IBM Power5 kommt - mit SMT

[Endorphine]

http://www.heise.de/newsticker/data/as-30.06.03-000/

Zumindest im SPEC CPU2000 Benchmark steht die Plattform schon mal gut da: Bezieht man diese Aussage auf die Einführungswerte des Power4 - 639 SPECint_base 2000 und 886 SPECfp_Base2000, so kommt man immerhin auf Größenordnungen von 2500 SPECint und 3500 SPECfp, weit mehr als die heute bekannt gegebenen Werte des Itanium-2-Madison.

SMT scheint - nach dem Intel damit vorpreschte - auch schlagartig hoffähig zu sein. Schade, dass das Konzept nicht schon vorher aus den Universitätsschubladen hervorgeholt wurde.

Hat jemand genaueres zu "Fast Path"? Mich würde interessieren, was dahintersteckt. Klingt irgendwie stark nach code morphing à la Transmeta.

[Stone2001]

Original geschrieben von Endorphine
Hat jemand genaueres zu "Fast Path"? Mich würde interessieren, was dahintersteckt. Klingt irgendwie stark nach code morphing à la Transmeta.
Das würde mich jetzt auch mal interessieren. Vorallem das wie, würde mich interessieren.
AFAIK werden dadurch vorallem Aufgaben vom Betriebssystem und Netzwerkaufgaben enorm beschleunigt. (Ich könnte schwören, das ich mal nen Artikel darüber gelesen habe, ist aber schon ein weilchen her)

[Endorphine]

Original geschrieben von Stone2001
Das würde mich jetzt auch mal interessieren. Vorallem das wie, würde mich interessieren.
AFAIK werden dadurch vorallem Aufgaben vom Betriebssystem und Netzwerkaufgaben enorm beschleunigt. (Ich könnte schwören, das ich mal nen Artikel darüber gelesen habe, ist aber schon ein weilchen her) Das einzige was ich bis jetzt gefunden habe ist folgendes Patent: United States Patent 6,163,812 - Adaptive fast path architecture for commercial operating systems and information server applications (http://patft.uspto.gov/netacgi/nph-Parser?Sect1=PTO1&Sect2=HITOFF&d=PALL&p=1&u=/netahtml/srchnum.htm&r=1&f=G&l=50&s1=6163812.WKU.&OS=PN/6163812&RS=PN/6163812) - von IBM. Irgendwie scheint mir das aber nur eine Softwaretechnik zu sein...

[Stone2001]

Über die 'Adaptive Fast Path Architecture' habe ich gestern auch schon über Google bei IBM etwas gefunden, bin aber noch nicht dazu gekommen, es durchzulesen (http://www.research.ibm.com/journal/rd/452/hu.html)

[Endorphine]

Ich denke dass wir mit AFPA irgendwie auf dem Holzweg sind. Das ist ja eine reine Softwaretechnik, das "fast path" von Power5/Power6 soll ja hardwaregestützt sein.

Irgendwie frustrierend, dass sich kein Material dazu findet.

[Stone2001]

Ich hab hier gerade mal nen älteren Artikel von zdnet.com ausgegraben. Dort wird auch etwas über 'Fast-Path' gesprochen, aber leider wird dort auch nicht in Detail gegangen.
Arimilli said CPUs tend to spend a large fraction of their time executing a relatively small number of software tasks. It's these tasks the Fast Path acceleration features offload. IBM selected only mature software processes that don't change often so it's not a problem when the operation is hardwired into immutable silicon.
Wenn ich diesen Artikel richtig deute, dann verdrahtet IBM ein paar kleine Tasks fest. Von Rekonfigurierbarkeit der Hardware wird dort allerdings auch nicht gesprochen

http://zdnet.com.com/2100-1103-892836.html

[Endorphine]

Ich quote mal einfach den ganzen Text :D Fast Path
But the Fast Path acceleration feature wins the spotlight, Glaskowsky said.

"We've heard nothing from Intel application-specific acceleration features in Itanium, and we can see out into the 2004, 2005 timeframe," Glaskowsky said, adding that Sun can't afford to spend as much on chip design as IBM and Intel and that SGI and Hewlett-Packard Unix chips eventually are being phased out.

Arimilli said CPUs tend to spend a large fraction of their time executing a relatively small number of software tasks. It's these tasks the Fast Path acceleration features offload. IBM selected only mature software processes that don't change often so it's not a problem when the operation is hardwired into immutable silicon.

"We reached around and tried to find some common things customers do within the operating system that get called frequently," Arimilli said of the feature.

The acceleration feature will speed up several communication tasks, including the TCP/IP processing used to read and write data on the Internet and corporate networks.

Accelerating TCP/IP makes sense, Glaskowsky said; the software for running a single network connection with a 1 gigabit-per-second transfer capacity soaks up the entire processing power of a processor on an UltraSparc processor in a Sun server, he said. However, other chips can handle the task, and indeed companies such as Alacritech and Adaptec are working on special-purpose chips that do so.

Power5 will accelerate other communications processes as well, including the Message Passing Interface ( MPI) used to harness clusters of computers into a collective supercomputer, Arimilli said. And the chip will accelerate virtual memory subsystem, a frequently used operating system feature that manages how higher-speed regular memory can be expanded by using slower but bigger hard drives.

Sun cautions that there can be problems accelerating software functions. "If all you're going to do is a custom operation, then building a custom chip makes sense. But computers are still in the general-purpose range," Kunz said.

And designing the processor poorly--for example, hardwiring specific software operations that aren't used frequently--wastes silicon real estate, making the chip more costly and power-hungry.

Glaskowsky said a good chip design could intercept requests to the operating system to handle jobs the chip itself can perform faster, but that automation would be difficult for higher-level software.

Arimilli said Power5 and Power6 will be faster for any software, but the acceleration features will require support from software makers. Such support isn't too difficult, Glaskowsky said.

Initially, IBM's version of Unix, AIX, will be able to take advantage of the new chip features, Arimilli said. The company also is working with Linux programmers so that Unix variant also can tap into the chip's acceleration resources, he said.

"We created these interfaces to the silicon accelerators open so the Linux guys could take advantage of it," Arimilli said.

Irgendwie fragwürdig. Und wenn sich die Optimierung der Hardwarearchitektur auf Eigenheiten von Software (imo sowieso ein komischer Ansatz) derzeit im IPv4-Offload erschöpft ist das wohl eher viel Rauch um nichts...

Ich dachte eher, es würde sich um etwas wirklich revolutionäres wie Tramsmeta's code morphing handeln, wo sehr viel Entwicklungspotenzial stecken würde. Eine statische Architekturoptimierung für ein paar ganz besonders häufig auftretende typische Aufgaben ist ja eher - hmm - imo "fragwürdig". Da sollte man doch eher die Software mehr optimieren, oder einfach bessere NIC-ASICs verwenden, die Protokoll-Offload ebensogut selbst vornehmen und die CPU(s) gleich völlig entlasten. Softwareoptimierung und Arbeits-offload auf die ASICs ist da wohl eher der richtige Ansatz denke ich, statt statische proprietäre Architekturoptimierungen.

3Com macht das Prinzip schon seit einer Weile erfolgreich vor: