2200 MHz AthonXP oder 2700 MHz P4 ? [Archiv]

Katrin

2003-07-28, 13:36:06

Original geschrieben von Ludewig
Er will Zocken und da ist AMD besser

ein P4 ist da genauso gut ! Halt nur nen bisl teurer

Und mit ein bischen geschick kommt man mit AMD an Intels spitzen
Modellen ran.

und mit ein bisl geschick kannste auch einen P4 nach oben schrauben. Nur ist dann da kein Gegner mehr

Bleiben wir dabei. Jede CPU hat ihre Vor- Und Nachteile !

du gehst von den Spitzenmodellen aus. 2500+ (90€) vs P4c 2400 (180€). Da liegen knapp 100€ dazwischen. Der P4 ist nen bisl schneller. Bietet HTT und lässt sich genauso gut übertackten.

3200+ vs P4C 3000. bisl mehr als 50€ Unterschied. Der P4 ist meistens schneller. Hat HTT und lässt sich besser übertakten.

Ok, das der 3.2 von Intel wieder mal überteuert ist, wie sonst was, da stimme ich zu. Aber es liegt glaube ich daran, dass er im Mom keinen Gegner von AMDs Seiten hat.

Bei einem AMD System brauchste ein nForce 2 Board (Abit NF7 76€) und zum übertakten noch nen besseren Lüfter (SLK800 50€ oder nen anderer), als den Box

CPU+ Board + Lüfter = 216€

Bei einem Intelsystem nimmste ein I865(Abit IS7 95€) Board. Der Box Lüfter reicht locker für Übertaktungen aus.

CPU + Board = 275€

Beim RAM nimmste bei beiden gute PC400 Riegel.

Also so gross ist der Unterschied jetzt auch nicht mehr. Beide Systeme bieten ca die gleiche Leistung. Bei Standarttakt und OC 2500+@2400(2500)Mhz P4 2400@3300

Habe die Sachen hier nicht aufgeschrieben um für Intel zu flamen. Wollte das selber mal schwarz auf weiss sehen und bin selber nen bisl verwundert. Ich sehen hier keinen "absoluten" Preis/Leistungs Sieger. Das ist natürlich nur auf diese beiden Kombis bezogen. Das Verhältnis kann sich bei anderen ja wieder ändern.

Kati

P.S. Wenn was falsch sein sollte, verbessert mich bitte

Haarmann

2003-07-28, 13:44:51

In diesem Falle müsste der AMD alleine wegen des besseren RAMdurchsatzes dem Intel davonziehen. Die CPUs an sich nähmen sich wohl nicht viel beim Spielen - da ist mal AMD und mal Intel wohl mit der Nase vorn. Allerdings zählt eben auch die Plattformpower und da liegt bei den genannten Systemen ganz sicher der NF mit 200FSB weit vorne.

WEGA

2003-07-28, 13:49:07

setzt mal nen athlon xp 2,2ghz 400mhz fsb gegen den p4 mit 2,2 ghz 400mhz fsb *gg*

amd hat eindeutig die bessere technik :D
amd hat auch geile sachen, wie 3dnow und 3dnow profesional

der thlon64 hat auch HT :D hyper transport :p

WEGA

2003-07-28, 13:50:40

wie kann man intel nur so mögen und verteidigen. intel ist doch mit M§ vergleichbar

Katrin

2003-07-28, 14:02:55

Original geschrieben von Haarmann
In diesem Falle müsste der AMD alleine wegen des besseren RAMdurchsatzes dem Intel davonziehen. Die CPUs an sich nähmen sich wohl nicht viel beim Spielen - da ist mal AMD und mal Intel wohl mit der Nase vorn. Allerdings zählt eben auch die Plattformpower und da liegt bei den genannten Systemen ganz sicher der NF mit 200FSB weit vorne.

Wenn wenn du einen P4 Übertaktest, dann haste nen FSB von 250-280. Glaube kaum, dass da ein NF mit 200FSB im RAMdurchsatz davon fliegt

Kati

Katrin

2003-07-28, 14:06:35

Original geschrieben von WEGA
setzt mal nen athlon xp 2,2ghz 400mhz fsb gegen den p4 mit 2,2 ghz 400mhz fsb *gg*

Ja AMD hat ne besser PRo/MHz Leistung. Das steht ausser Frage. Intel holt aber im Moment wieder nen bisschen auf.

amd hat eindeutig die bessere technik :D
amd hat auch geile sachen, wie 3dnow und 3dnow profesional

welche Technik ist besser ? Interessiert mich ?

3dnow.. hmm.. schön und gut.. aber ich glaube, dass ist nicht wo weit verbreitet, wie ISSE2.. weiss es aber nicht genau.

Ich verteidige Intel nicht. Intel macht genauso viele Fehler. Für mich "persönlich" bieten sie im Moment halt nur mehr als AMD.. was sich aber wieder ändern kann mit der Zeit

Kati

LOCHFRASS

2003-07-28, 14:32:08

Original geschrieben von Haarmann
In diesem Falle müsste der AMD alleine wegen des besseren RAMdurchsatzes dem Intel davonziehen. Die CPUs an sich nähmen sich wohl nicht viel beim Spielen - da ist mal AMD und mal Intel wohl mit der Nase vorn. Allerdings zählt eben auch die Plattformpower und da liegt bei den genannten Systemen ganz sicher der NF mit 200FSB weit vorne.

RAM Performance ist lange nicht alles, sieht man schön am P3-S, bei 1596 (9,5x168) ist die Möhre etwa mit einem Athlon XP @ 1700 MHz und 200 MHz FSB vergleichbar.

Original geschrieben von WEGA
...intel ist doch mit M§ vergleichbar

alles nur nicht m$!! ;D ich krieg deine ip raus, dann bist du dran... ;D ;D

Haarmann

2003-07-28, 16:26:55

Katrin

"Wenn wenn du einen P4 Übertaktest, dann haste nen FSB von 250-280. Glaube kaum, dass da ein NF mit 200FSB im RAMdurchsatz davon fliegt"

Tja... da liegt immer der Fehler in der Rechnung ;). Nicht die ganze Welt befindet Fast Writes für sinnvoll. Ein NF2 Board hat die erstaunliche Eigenschaft, dass Bandreite von RAM = AGP*8+FSB AMD ist. Dies Feature ist sicherlich ab und an nützlich.

http://www.gamepc.com/labs/view_content.asp?id=xeongaming&page=4

In diesem Vergleich mit HiRes, scheint sich jedenfalls der AMD recht wacker zu schlagen gegen die geballte P4 und Xeon Konkurrenz. Da spielt der FSB eben keine so grosse Rolle.
Der Trick dabei ist, dass ein Barton nicht nur mehr Cache hat, sondern vor allem hat er überhaupt L1 Cache und nicht wie der P4 nur nen L1 "Lesepuffer". Ein P4 kriegt kein WB auf seinen L1 hin, nedmals auf den Datenteil. Da er nun nur eine Schreibcacheebene besitzt, ist er viel stärker auf ne hohe Schreibleistung angewiesen und ist somit weniger entkoppelt vom FSB.

LOCHFRASS

Ist immer ne Frage der Anwendung... Bei Games wird der P3S immer brotlos dastehen - vor allem bei Q3 Engine.

Muh-sagt-die-Kuh

2003-07-29, 12:36:35

Original geschrieben von Haarmann
Katrin

Tja... da liegt immer der Fehler in der Rechnung ;). Nicht die ganze Welt befindet Fast Writes für sinnvoll. Ein NF2 Board hat die erstaunliche Eigenschaft, dass Bandreite von RAM = AGP*8+FSB AMD ist. Dies Feature ist sicherlich ab und an nützlich.Ein i875/865 Board arbeitet nie dauerhaft am Bandbreitenlimit, es bleibt mehr als genug für den AGP übrig, was NVidia da betreibt ist eigentlich nur für einen integrierten Grafikchip sinnvoll.In diesem Vergleich mit HiRes, scheint sich jedenfalls der AMD recht wacker zu schlagen gegen die geballte P4 und Xeon Konkurrenz. Da spielt der FSB eben keine so grosse Rolle.Wenn die Grafikkarte am Ende ist, ist die CPU fast vollkommen egal.Der Trick dabei ist, dass ein Barton nicht nur mehr Cache hat, sondern vor allem hat er überhaupt L1 Cache und nicht wie der P4 nur nen L1 "Lesepuffer". Ein P4 kriegt kein WB auf seinen L1 hin, nedmals auf den Datenteil. Da er nun nur eine Schreibcacheebene besitzt, ist er viel stärker auf ne hohe Schreibleistung angewiesen und ist somit weniger entkoppelt vom FSB.Was du hier schreibst ist, gelinde gesagt, ziemlicher Mist.

Der P4 arbeitet mit einem inklusiven L2 Cache, der L1 Data Cache wird mittels write-through in den L2 Cache gespiegelt, das kostet etwas L2 Cache-Bandbreite, davon ist aber genug vorhanden. Der L2 Cache ist dagegen write-back, der veränderte Daten aus dem L1 werden erst dann in den Speicher geschrieben, wenn sie aus dem L2 gekickt werden, das kostet keine zusätzliche Speicherbandbreite.

P.S.: Wann treten bitteschön Schreiboperationen auf den Programmcode auf?

Haarmann

2003-07-29, 16:01:41

Muh-sagt-die-Kuh

Das Bandbreitenlimit ist bei vielen Bankwechseln auch weit tiefer denn die max Bandbreite.
So zur Veranschaulichung, ob sowas Sinn ergibt oder nicht. Ein P3 ist mit DDR nicht wirklich schneller, denn mit SDR. Nimm nun mal aber nen Dual Board für P3 und benche dies durch - plötzlich wird das DDR signifikante Vorteile bieten gegenüber dem SDR, trotz sharded FSB. Besonders beim P4 mit HT könnte z.B. eine ähnliche Situation auftreten. Dies wird man dann wohl mitem 4 Channel RAMBUS Chipset von SiS erst sehen können, falls die was taugt.

Wenn man nicht doppelt WB halten kann, dann ist ein exklusiver Cache auch nicht möglich, resp sinnvoll.
Der L1 (Datenteil, denn Befehlscache im eigentlichen Sinn gibts nicht) des P4 ist ein reiner Lesepuffer und seinen Sinn stelle ich mal schwer in Frage. Sicherlich ist seine Latenz kleiner als die des L2, aber wieviel grösser wird dadurch die Latenz des L2, weils diesen L1 gibt? Wieviel grösser wird dadurch die Latenz bei RAM Zugriffen? Ich wiess es ehrlich gesagt nicht. Auch wirds nicht immer gleichviel bringen oder fressen. Auf einem 875er Board könnte ich mir jedoch vorstellen, dass ein fehlender (nicht nur abgeschaltet) L1 Datencache Geschwindigkeitssteigernd sich auswirkt beim Arbeiten.
Ich rede nicht von Speicherbandbreite, sondern von Latenz. Cache hatte eigentlich immer das primäre Ziel die Latenz zu verbessern und nicht die Bandbreite. Falls Du das nicht so siehst, erinnere ich Dich an die Socket7 Zeit. Wieviel der Cache dort brachte ist sicherlich bekannt und das er rein zur Latenzverbesserung diente sollte auch klar sein.

"Wann treten bitteschön Schreiboperationen auf den Programmcode auf?"

Mindestens im meinen Programmen solls sowas ab und an passieren. Das soll aber nicht als Referenz gelten, denn mein Code ist nicht gerade sauber. Allerdings würde ich jeden Cruncher (Amigaausdruck) als sowas hinstellen wollen.

Muh-sagt-die-Kuh

2003-07-29, 16:59:58

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Wenn man nicht doppelt WB halten kann, dann ist ein exklusiver Cache auch nicht möglich, resp sinnvoll.Ein inklusiver Cache wie beim P4 hat durchaus seine Vorteile, unter anderem einen deutlich geringeren Verwaltungsaufwand (Latenzsenkung).Der L1 (Datenteil, denn Befehlscache im eigentlichen Sinn gibts nicht) des P4 ist ein reiner Lesepuffer und seinen Sinn stelle ich mal schwer in Frage. Sicherlich ist seine Latenz kleiner als die des L2, aber wieviel grösser wird dadurch die Latenz des L2, weils diesen L1 gibt?Ist dir eigentlich klar, wieviele Variablen selbst in 8 kb passen? Die Latenz des P4 L1 Cache ist mit 2 Zyklen extrem niedrig und für die Kernschleifen der meisten Integerlastigen Programme ist die Größe ausreichend. FloatingPoint lastige Programme werden durch die hohe Latenz der Befehle sowieso fast nur aus dem L2 mit seiner 7 Zyklen Latenz abgearbeitet....was für einen L2 verdammt schnell ist.

Nur mal so nebenbei, wieso sollte ein L1 Cache wie beim P4 bitteschön die Latenz des L2 erhöhen?Wieviel grösser wird dadurch die Latenz bei RAM Zugriffen? Ich wiess es ehrlich gesagt nicht. Auch wirds nicht immer gleichviel bringen oder fressen. Auf einem 875er Board könnte ich mir jedoch vorstellen, dass ein fehlender (nicht nur abgeschaltet) L1 Datencache Geschwindigkeitssteigernd sich auswirkt beim Arbeiten.Wenn du es nicht weisst, dann schreib lieber nichts...deine Vermutung hier ist auf jeden Fall vollkommen aus der Luft gegriffen und auf jeden Fall falsch.Ich rede nicht von Speicherbandbreite, sondern von Latenz. Cache hatte eigentlich immer das primäre Ziel die Latenz zu verbessern und nicht die Bandbreite. Falls Du das nicht so siehst, erinnere ich Dich an die Socket7 Zeit. Wieviel der Cache dort brachte ist sicherlich bekannt und das er rein zur Latenzverbesserung diente sollte auch klar sein.Das ist mir vollkommen klar...aber du warst derjenige, der angefangen hat von Bandbreite zu reden."Wann treten bitteschön Schreiboperationen auf den Programmcode auf?"

Mindestens im meinen Programmen solls sowas ab und an passieren. Das soll aber nicht als Referenz gelten, denn mein Code ist nicht gerade sauber. Allerdings würde ich jeden Cruncher (Amigaausdruck) als sowas hinstellen wollen. Es geht hier um x86 Binärcode...mit "Schreiboperationen" auf den Programmcode meine ich z.B. eine Routine, die den Binärcode zur laufzeit verändert, z.B. aus einem XOR-Befehl einen AND-Befehl macht oder irgendwas in der Richtung...nochmal, welches Programm macht sowas?

BlackBirdSR

2003-07-29, 17:26:03

Original geschrieben von Haarmann
Der L1 (Datenteil, denn Befehlscache im eigentlichen Sinn gibts nicht)

anstelle des Befehlscaches hat er doch den TraceCache. Und dieser ist sogar noch mehr als ein einfacher Befehlscache.

ich weiss gar nicht warum man so über die Cacheorganisation des P4 herziehen sollte?... ich finde Intel hat gerade da Vorteile gegenüber AMD.

ATI-Andi

2003-07-29, 18:11:38

Sehe ich auch so.

Die Latenzen von L1 und L2 Cache beim P4 sind niedriger, als beim XP. Nicht umsonst ist der P4 im Coden/Encoden so schnell.

Haarmann

2003-07-29, 19:20:41

BlackBirdSR

Welche Vorteile sind denn da?

ATI-Andi

Nimm nen Encoder ohne SSE2 und P4 Optimierung und schon ist der AMD schneller - abgesehen davon müsste man da fairerweise fast schon by MHz und nicht by Rating vergleichen - da gewinnt wohl Intel nie.
Ich fand leider nirgends ne Angabe über Latenz in Takten von allen gängigen CPUs ... Woher nimmste Dein Wissen drüber?

Muh-sagt-die-Kuh

"Ein inklusiver Cache wie beim P4 hat durchaus seine Vorteile, unter anderem einen deutlich geringeren Verwaltungsaufwand (Latenzsenkung)."

Ich würde jetzt gerade das Gegenteil behaupten, dass es mehr Verwaltung braucht. Damit das nicht so lose dasteht werde ichs auch veranschaulichen.
Bei Exclusive Cache kannste immer an L1 und L2 gleichzeitig ne Anfrage stellen - maximal liefert einer Daten. Bis Du also weisst, dass es doch ans RAM geht, dauerts weniger lange.
Bei Inclusive Cache musst warten, ob der L1 nen Hit hat, bevors an L2 weitergibst - ansonsten kriegst die Daten doppelt.
Mit Verwaltung meine ich übrigens nicht das was hab ich wo im Cache - nur damit das gleich klar ist.

Also bei AMD fand ich irgendwo, dass L1 4-wege assoziativ ist und L2 16-wege assoziativ (mir war das zwar anders, aber egal ich schreibs mal so ab). Bei Intel ist L2 8-wege assoziativ und beim L1 fand ich gar nix. Wäre das Teil direct mapped, dann weisste gar nicht, wie wenige Variablen da drin sein werden - bei Vollassoziativ wär er wenigstens einfach füllbar - naja so halb jedenfalls - er hält sich ja an die L2 Inhalte. Wir leben nimmer im Singletasking Universum...

Mir kommen mal wieder keine integerlastigen Programme mit Kernschleiffen mehr in den Sinn. Kannste mir da mal eines nennen, das nicht schon per SIMD umgeschrieben wurde?

"nochmal, welches Programm macht sowas?"

Es gibt Programme die sowas machen und das ergibt in gewissen Anwendungen sogar Sinn. Neben Crunchern kommt mir noch gerade FX32! in den Sinn - allerdings ist das nicht Intel based.
Bei Viren könnte ich mir sowas übrigens auch vorstellen - da ich allerdings selbst keine schreibe und mich auch sonst gerne davon fernhalte, weiss ich nicht, was welcher Virus inzwischen alles tut. Mindestens ich würde meinen Virus genau das tun lassen - viele Wege führen bekanntlich nach Rom.

BlackBirdSR

2003-07-29, 19:51:53

Original geschrieben von Haarmann
BlackBirdSR

Welche Vorteile sind denn da?

ATI-Andi

Nimm nen Encoder ohne SSE2 und P4 Optimierung und schon ist der AMD schneller - abgesehen davon müsste man da fairerweise fast schon by MHz und nicht by Rating vergleichen - da gewinnt wohl Intel nie.
Ich fand leider nirgends ne Angabe über Latenz in Takten von allen gängigen CPUs ... Woher nimmste Dein Wissen drüber?

Muh-sagt-die-Kuh

"Ein inklusiver Cache wie beim P4 hat durchaus seine Vorteile, unter anderem einen deutlich geringeren Verwaltungsaufwand (Latenzsenkung)."

Ich würde jetzt gerade das Gegenteil behaupten, dass es mehr Verwaltung braucht. Damit das nicht so lose dasteht werde ichs auch veranschaulichen.
Bei Exclusive Cache kannste immer an L1 und L2 gleichzeitig ne Anfrage stellen - maximal liefert einer Daten. Bis Du also weisst, dass es doch ans RAM geht, dauerts weniger lange.
Bei Inclusive Cache musst warten, ob der L1 nen Hit hat, bevors an L2 weitergibst - ansonsten kriegst die Daten doppelt.
Mit Verwaltung meine ich übrigens nicht das was hab ich wo im Cache - nur damit das gleich klar ist.

Also bei AMD fand ich irgendwo, dass L1 4-wege assoziativ ist und L2 16-wege assoziativ (mir war das zwar anders, aber egal ich schreibs mal so ab). Bei Intel ist L2 8-wege assoziativ und beim L1 fand ich gar nix. Wäre das Teil direct mapped, dann weisste gar nicht, wie wenige Variablen da drin sein werden - bei Vollassoziativ wär er wenigstens einfach füllbar - naja so halb jedenfalls - er hält sich ja an die L2 Inhalte. Wir leben nimmer im Singletasking Universum...

Mir kommen mal wieder keine integerlastigen Programme mit Kernschleiffen mehr in den Sinn. Kannste mir da mal eines nennen, das nicht schon per SIMD umgeschrieben wurde?

"nochmal, welches Programm macht sowas?"

Es gibt Programme die sowas machen und das ergibt in gewissen Anwendungen sogar Sinn. Neben Crunchern kommt mir noch gerade FX32! in den Sinn - allerdings ist das nicht Intel based.
Bei Viren könnte ich mir sowas übrigens auch vorstellen - da ich allerdings selbst keine schreibe und mich auch sonst gerne davon fernhalte, weiss ich nicht, was welcher Virus inzwischen alles tut. Mindestens ich würde meinen Virus genau das tun lassen - viele Wege führen bekanntlich nach Rom.

@exklusive vs inclusive
ein strikt Exclusive Cache benötigt z.B einen Victim Buffer um "Opfer" aus dem L1 rauszuschmeissen und in den L2 zu befördern. Das erzeugt ordentlich Aufwand, und ist einer bzw der Grund warum AMDs K7 relativ schlechte L2 Cache Latenzen haben (11-20Takte).

Die Erklärung die du gibts, will mir nicht einleuchten. Die CPU frägt im Normalfall immer zuerst den L1 Cache ab, und geht dann auf den L2 über. Aus dem L2 Cache kommen Befehle nur in speziellen Fällen direkt. Du kannst also gar keine (unerwünschten) doppelte Load/Stores bekommen. Soweit ich weiss, frägt man nicht den L1 und L2 Cache gleichzeitig ab. Die Daten aus dem L2 Cache müssen immer erst in den L1 Cache geschrieben werden bevor man sie nutzen kann. (Ausnahmen wie IA64 nicht enthalten).

@Cache assoziativität.
Der L1 Cache des K7 ist meines Wissens 2-Way, und der L2 Cache 16way.
Der P4 setzt für Trace und Data Cache ein 4-way dagegen, und ein 8-way für den L2 Cache.

@Vergleiche per MHz
Warum sollte es fair sein, den K7 und den P7 auf gleichen Takt zu vergleichen?
Ich vergleiche den RS4 auch nicht mit einem A8 Quattro, in dem ich beiden den gleichn Hubraum verpasse.
Es kommt darauf an, was jeder einzelne aus dem macht, was er hat.
Und was am Ende dabei herrauskommt.
Vergleiche auf MHz Basis sind schön für mehr Informationen über die Architektur, aber sonst Sinnlos.

@TraceCache.
Der TraceCache ersetzt den L1 BefehlsCache.
Im Vergleich, sitzt der TC tiefer in der CPU, bereits nach den Decodern.
Befehle im TC sind bereits decodiert und deren Sorünge vorhergesagt, und können direkt an die Funktionseinheiten ausgegeben werden.
Nach der Ausführung werden die Befehle wieder direkt an den TraceCache gegeben. Sie können demnach nahezu sofort wieder ausgeführt werden, ohne erst die gesamte stadnard Prozedur zu durchlaufen.
Viele Befehle werden x-Mal ausgeführt, und der P7 spart sich dadurch jedesmal ca 8 Pipeline Stufen. (Intel gibt 20 Stufen an, das sind aber nur die Stufen ab dem TC).

Für den gleichen befehl gibt es mitunter auch unterschiedliche Versionen, mit unterschiedlichen Sprungzielen. Ausserdem werden die Befehle in Segmenten angeordnet die ihrer AUsführung entsprechen. So hat man ganze Codefragmente die immer wieder ausgeführt werden, bereits in der CPU, perfekt in Reihenfolge angeordnet.

Man kann sich nun darüber streiten, wieviel der TC wirklich bringt.. wieviel Unterschied er gegenüber 3 vollwertigen Decodern macht, und ob er momentan zu klein ist. Trotzdem ist es sicherlich eines DER Highlights des P7.
3 vollwertige Decoder lassen sich nämlich nicht mal schnell auf 3.4GHz betreiben ohne mächtig Wärme zu produzieren. Davon hat der P7 ja genug.

Muh-sagt-die-Kuh

2003-07-29, 20:31:10

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

"Ein inklusiver Cache wie beim P4 hat durchaus seine Vorteile, unter anderem einen deutlich geringeren Verwaltungsaufwand (Latenzsenkung)."

Ich würde jetzt gerade das Gegenteil behaupten, dass es mehr Verwaltung braucht. Damit das nicht so lose dasteht werde ichs auch veranschaulichen.
Bei Exclusive Cache kannste immer an L1 und L2 gleichzeitig ne Anfrage stellen - maximal liefert einer Daten. Bis Du also weisst, dass es doch ans RAM geht, dauerts weniger lange.
Bei Inclusive Cache musst warten, ob der L1 nen Hit hat, bevors an L2 weitergibst - ansonsten kriegst die Daten doppelt.
Mit Verwaltung meine ich übrigens nicht das was hab ich wo im Cache - nur damit das gleich klar ist.Dazu muss ich mich nicht mehr äußern, BlackBird war schneller :DWäre das Teil direct mapped, dann weisste gar nicht, wie wenige Variablen da drin sein werden - bei Vollassoziativ wär er wenigstens einfach füllbar - naja so halb jedenfalls - er hält sich ja an die L2 Inhalte. Wir leben nimmer im Singletasking Universum...Ein Cache bleibt im Gegensatz zu einem TLB auch bei einem Thread/Prozesswechsel gefüllt. Es braucht zwar eine gewisse Zeit, ihn zu füllen, aber das geht schneller als du glaubst....wenn man nicht über 1000 Threads nebeneinander betreibt ist die Nutzzeit um ein vielfaches größer als die Füllzeit.Mir kommen mal wieder keine integerlastigen Programme mit Kernschleiffen mehr in den Sinn. Kannste mir da mal eines nennen, das nicht schon per SIMD umgeschrieben wurde?

"nochmal, welches Programm macht sowas?"Ob nun SIMD genutzt wird oder nicht ist für einen Cache vollkommen irrelevant. Es gibt Programme die sowas machen und das ergibt in gewissen Anwendungen sogar Sinn. Neben Crunchern kommt mir noch gerade FX32! in den Sinn - allerdings ist das nicht Intel based.
Bei Viren könnte ich mir sowas übrigens auch vorstellen - da ich allerdings selbst keine schreibe und mich auch sonst gerne davon fernhalte, weiss ich nicht, was welcher Virus inzwischen alles tut. Mindestens ich würde meinen Virus genau das tun lassen - viele Wege führen bekanntlich nach Rom. Ein Interpreter wie FX32 verändert aber keinen Alpha Maschinencode zur Laufzeit...und was verstehst du unter einem "Crunsher"? Wenn du einen Numbercruncher meinst....nein, auch hier wird kein Code zur Laufzeit verändert....wozu auch? Software schreibt man in einer Hochsprache, jagt sie durch den Compiler und lässt dann den Code in Ruhe...

Haarmann

2003-07-29, 21:02:48

BlackBirdSR

Aufwand an Transistoren ja, aber eigentlich ist das Verfahren nicht soo kompliziert. Deswegen schrieb ich ja, wie ich Verwaltung sehe, damit das klar ist, was ich sagen will.

Naja - 16-wege Assoziativ ist natürlich langsamer als 8-wege Assoziativ. Am schnellsten ist direct mapped - nur ist das sinnvoll? Das Ganze ist immer eine Schätzung, welche Aufgaben im Schnitt an die CPU gestellt werden. Wie langsam z.B. ein 2-wege System ist, das kannste Dir mal im Celeron/Schnecke Thread nachlesen gehen. Bei PC100 RAM 86fps im Q3 ist wirklich ein Witz.

Exclusive Cache Architekturen sind soweit ich mich entsinne recht neu. Ob man wirklich nicht erst L1 und dann L2 abfragt, das kann ich nicht beurteilen - ich kann nur sagen, dass es nicht mehr zwingend notwendig ist, weil man auf sicher weiss, dass nie beide Caches die gleichen Daten drinnen haben und somit immer nur einen Hit oder einen Miss hat. Bei Inclusive gibts neben den 2 auch den "Doublehit".

Mir wars eben auch so, dass der K7 L1 Cache nur 2-wege Assoziativ ist...

Die Angabe zum Datacache L1 fand ich nedmals bei Intel selber -> Woher hast diese Angabe?

Mit dem encoding ist das eben so ne Sache...
http://www.tomshardware.com/cpu/20030217/cpu_charts-25.html
http://www.tomshardware.com/cpu/20030217/cpu_charts-26.html
Bei der kleinen mp3 Datei ist der Intel P4 echt schneller (auch der P3S liegt beim XP1700), vergleichst das aber nun mit der Video Version von encoden, sieht die Sache anders aus (P3S ist z.B. nur noch unter ferner liefen).

TraceCache
Das ist natürlich nötig bei der Pipelinelänge - nur offenbar krebst Intel zZ trotz "Netburst" auch etwas mitem Takt. Vom Stromverbrauch her gesehen hat nämlich AMD zZ die Nase vorne und frisst weniger.

Für den gleichen befehl gibt es mitunter auch unterschiedliche Versionen, mit unterschiedlichen Sprungzielen. Ausserdem werden die Befehle in Segmenten angeordnet die ihrer AUsführung entsprechen. So hat man ganze Codefragmente die immer wieder ausgeführt werden, bereits in der CPU, perfekt in Reihenfolge angeordnet.

Ich werde mal den P7 zum P4 machen (786 ist ned so im Gebrauch), wenn Du mir das verzeihst. Bisher läuft er nur 3.2GHz und ist damit nicht in allen Bereichen AMD gewachsen. Ich bin nach wie vor der Meinung, dass AMDs Konzept runder läuft. Besonders im SMP Betrieb stinken Intels x86 Chips zZ derb ab. Und von HT halte ich sehr wenig, auch wenn wich WinXP sicher wirklich viel schneller mit aufsetzen lässt (etwa 17 mins hatte ich mit meiner Automatik XP CD) - der Betrieb ist mir wichtiger. Dort war einfach nichts mehr zu sehen von dieser Speedsteigerung.

Haarmann

2003-07-29, 21:11:49

Muh-sagt-die-Kuh

"Ein Cache bleibt im Gegensatz zu einem TLB auch bei einem Thread/Prozesswechsel gefüllt. Es braucht zwar eine gewisse Zeit, ihn zu füllen, aber das geht schneller als du glaubst"

Das Leeren ist schlimmer als das Füllen, da aufs RAM schreiben langsamer ist - und was immer Dirty ist, geht mal ins RAM, bevors ausm Cache fliegt. Dort spielt ein höher segmentierter Cache, wie AMD ihn hat, seine Stärken aus.

FX32! ist eben kein reiner Interpreter - deswegen kann er ja so schnell werden. Ich würde das eher als Crusoe Vorstufe definieren.

Cruncher gabs oft für ganze Programme oder Teile - es war sowas wien Selbstentpacker für Programme, wurde zT aber eben misbraucht. Gibts auch fürn PC, scheinen aber nicht ganz so flexibel zu sein.
Als Veranschaulichung nehme ich mal MS Office, wie es gewisse Funktionen von CD reinholt. Du kannst auch die Funktion F gepackt haben, bis Du sie brachst. Beim ersten Gebrauch entpackt sie sich und danach ist an der gleichen Stelle nicht mehr der "Enpackheader", sondern der Code zu finden. War in Zeiten knappen RAMs und lahmer Floppys noch nett.

Abgesehen davon - wer schreibt denn auch Hochsprache? ;D

Muh-sagt-die-Kuh

2003-07-29, 22:53:50

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Das Leeren ist schlimmer als das Füllen, da aufs RAM schreiben langsamer ist - und was immer Dirty ist, geht mal ins RAM, bevors ausm Cache fliegt. Dort spielt ein höher segmentierter Cache, wie AMD ihn hat, seine Stärken aus.Der Vorgang des Zurückschreibens ist bei beiden CPUs identisch.FX32! ist eben kein reiner Interpreter - deswegen kann er ja so schnell werden. Ich würde das eher als Crusoe Vorstufe definieren.Kein reiner Interpreter...dann ist es wohl eine Art Crosscompiler der x86 Binärcode in Alpha Binärcode umwandelt ;)Cruncher gabs oft für ganze Programme oder Teile - es war sowas wien Selbstentpacker für Programme, wurde zT aber eben misbraucht. Gibts auch fürn PC, scheinen aber nicht ganz so flexibel zu sein.
Als Veranschaulichung nehme ich mal MS Office, wie es gewisse Funktionen von CD reinholt. Du kannst auch die Funktion F gepackt haben, bis Du sie brachst. Beim ersten Gebrauch entpackt sie sich und danach ist an der gleichen Stelle nicht mehr der "Enpackheader", sondern der Code zu finden. War in Zeiten knappen RAMs und lahmer Floppys noch nett.

Abgesehen davon - wer schreibt denn auch Hochsprache? ;D Naja...in anderen Worten: Etwas was man heute nicht mehr braucht.

Haarmann

2003-07-29, 23:00:05

Muh-sagt-die-Kuh

"Der Vorgang des Zurückschreibens ist bei beiden CPUs identisch."

Bessere Segmentierung = weniger Zurückschreiben ;)

"Kein reiner Interpreter...dann ist es wohl eine Art Crosscompiler der x86 Binärcode in Alpha Binärcode umwandelt ;)"

Und das macht das Teil seltsamerweise on the fly, je nach wie oft man nen bestimmtes Teil abruft.

"Naja...in anderen Worten: Etwas was man heute nicht mehr braucht. "

Ne HD macht 50MB/sek und der Speicher 6GB/sek - Biste sicher, dass dies so sinnlos ist? Wieso macht IBM denn sowas in der Art? ;)

Muh-sagt-die-Kuh

2003-07-29, 23:13:42

Original geschrieben von Haarmann
BlackBirdSR

Naja - 16-wege Assoziativ ist natürlich langsamer als 8-wege Assoziativ. Am schnellsten ist direct mapped - nur ist das sinnvoll?16-fach Mengenassoziativ muss nicht langsamer als direct-mapped sein...man muss den Tag-Vergleicher nur 16-fach ausführen. Das Ganze ist immer eine Schätzung, welche Aufgaben im Schnitt an die CPU gestellt werden. Wie langsam z.B. ein 2-wege System ist, das kannste Dir mal im Celeron/Schnecke Thread nachlesen gehen. Bei PC100 RAM 86fps im Q3 ist wirklich ein Witz.PC100 SDRAM für einen P7 Core ist ein Witz.TraceCache
Das ist natürlich nötig bei der Pipelinelänge - nur offenbar krebst Intel zZ trotz "Netburst" auch etwas mitem Takt. Vom Stromverbrauch her gesehen hat nämlich AMD zZ die Nase vorne und frisst weniger.

Für den gleichen befehl gibt es mitunter auch unterschiedliche Versionen, mit unterschiedlichen Sprungzielen. Ausserdem werden die Befehle in Segmenten angeordnet die ihrer AUsführung entsprechen. So hat man ganze Codefragmente die immer wieder ausgeführt werden, bereits in der CPU, perfekt in Reihenfolge angeordnet.Wie ein TraceCache funktioniert wissen wir.Ich werde mal den P7 zum P4 machen (786 ist ned so im Gebrauch), wenn Du mir das verzeihst. Bisher läuft er nur 3.2GHz und ist damit nicht in allen Bereichen AMD gewachsen. Ich bin nach wie vor der Meinung, dass AMDs Konzept runder läuft. Besonders im SMP Betrieb stinken Intels x86 Chips zZ derb ab. Und von HT halte ich sehr wenig, auch wenn wich WinXP sicher wirklich viel schneller mit aufsetzen lässt (etwa 17 mins hatte ich mit meiner Automatik XP CD) - der Betrieb ist mir wichtiger. Dort war einfach nichts mehr zu sehen von dieser Speedsteigerung. was heisst hier "nur" 3.2 Ghz....AMD ist schon froh, wenn der Opteron 2 Ghz packt ;)

Für deine Aussage zum SMP Betrieb hätte ich gerne Belege

HyperThreading beschleunigt Multithreaded Anwendungen wie DivX Encoding oder Rendering bei gleicher Taktrate nur um 20-30%, das ist voll für den Arsch, oder? :eyes:

Muh-sagt-die-Kuh

2003-07-29, 23:23:47

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

"Der Vorgang des Zurückschreibens ist bei beiden CPUs identisch."

Bessere Segmentierung = weniger Zurückschreiben ;)Falsch, es wird genau das zurückgeschrieben, was das Programm geändert hat....und das ist vollkommen unabhängig vom Aufbau des Caches."Kein reiner Interpreter...dann ist es wohl eine Art Crosscompiler der x86 Binärcode in Alpha Binärcode umwandelt ;)"

Und das macht das Teil seltsamerweise on the fly, je nach wie oft man nen bestimmtes Teil abruft.Gib mir mal ne Quelle, die die Vorgehensweise etwas genauer beschreibt"Naja...in anderen Worten: Etwas was man heute nicht mehr braucht. "

Ne HD macht 50MB/sek und der Speicher 6GB/sek - Biste sicher, dass dies so sinnlos ist? Wieso macht IBM denn sowas in der Art? ;) Quelle?

Und ja, es ist sinnlos....genau nach solch einem Prinzip haben die ganzen RAM-Extender der 486er Zeit gearbeitet...mit dem Erfolg, dass das ganze System deutlich langsamer wurde, da selbst Dekompression ein ziemlich rechen- und zeitaufwändiger Vorgang ist.

Haarmann

2003-07-29, 23:30:52

Muh-sagt-die-Kuh

Ned wirklich.... Nen Flush Cache Command wirft ja Niemand mit Hirn einfach durch die Gegend ;).

"Gib mir mal ne Quelle, die die Vorgehensweise etwas genauer beschreibt Quelle?"

Ist DEC nimmer da? Waren die mal Compaq? Sin die nin HP? Hällste mich für Nostradamus?
Sorry also ich wüsste nimmer, wo ich das finde sollte.

Es ist nicht sinnlos, wenn man ein Preogram hat, welches 1 mio Funktionen hat und die nie gebraucht weerden... andere nennen sowas Word ;).

Muh-sagt-die-Kuh

2003-07-30, 01:22:37

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Ned wirklich.... Nen Flush Cache Command wirft ja Niemand mit Hirn einfach durch die Gegend ;).Was hat die Existenz des SSE2 Befehls "CLFLUSH mem", der den Entwicklern nur etwas mehr Kontrolle über die Hardware gibt (was bei speziellen, hochoptimierten SSE2 Assemblerprogrammen teilweise Sinn machen kann) mit dem Verhalten der CPUs bei normalem Code zu tun?Es ist nicht sinnlos, wenn man ein Preogram hat, welches 1 mio Funktionen hat und die nie gebraucht weerden... andere nennen sowas Word ;). Sagen dir "Dynamic Link Libraries" etwas?

Haarmann

2003-07-30, 14:44:56

Muh-sagt-die-Kuh

Soweit ich mich entsinne im Intelianischen modernen Assemblerdschungel, gibts diese Befehle zum leeren der Caches schon ne ganze Weile. Die Gefahr mit denen ist einfach, dass der Code dann sehr CPU spezifisch optimiert wird. Siehste ja z.B. beim P4 oder PentiumM - beim einen wird ein Flush Level1 Cache Sinn ergeben und beim Anderen ists blanker Hohn. Du siehst also, dass sowas nicht gerade schlau ist. Nicht nur der P4 kann SSE2.

Ich kenne das Konzept einer DLL, aber auch die wird geladen oder nicht geladen soweit ich mich entsinne.

Muh-sagt-die-Kuh

2003-07-30, 18:13:55

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Soweit ich mich entsinne im Intelianischen modernen Assemblerdschungel, gibts diese Befehle zum leeren der Caches schon ne ganze Weile. Die Gefahr mit denen ist einfach, dass der Code dann sehr CPU spezifisch optimiert wird. Siehste ja z.B. beim P4 oder PentiumM - beim einen wird ein Flush Level1 Cache Sinn ergeben und beim Anderen ists blanker Hohn. Du siehst also, dass sowas nicht gerade schlau ist. Nicht nur der P4 kann SSE2.CLFLUSH ist der einzige Befehl, der solch eine Aktion durchführt...zudem invalidiert er immer den Inhalt ALLER Cacheebenen und ist auch bei SSE2 Untersützung einer CPU nicht zwingend vorgeschrieben.Ich kenne das Konzept einer DLL, aber auch die wird geladen oder nicht geladen soweit ich mich entsinne. Richtig, und das ist als Konzept zur Speicherplatzschonung vollkommen ausreichend.

Ludewig

2003-07-30, 19:06:07

Ich lache mich kaputtttttttttttttttttttt

Seht es mal gelassen ich habe AMD Weil ich mit dem system angefangen
habe. Intel Systeme sind saugut.Nur mus man Wenn man wirklich ein saugutes Intelsystem haben will tief in die tasche greifen.
Und es ist die rede vom system.
AMD ist auch saugut aber ich bin mit weniger kosten zufrieden .
Wie gesagt ich bin genauso schnell wie ein intel smt2800 .

Und zum übertakten brauch ich auch für ein intel eine WK .
Logo den der Intelbruder wird nähmlich auch sau heiß.

Katrin

2003-07-30, 19:17:36

Original geschrieben von Ludewig
Ich lache mich kaputtttttttttttttttttttt

Seht es mal gelassen ich habe AMD Weil ich mit dem system angefangen
habe. Intel Systeme sind saugut.Nur mus man Wenn man wirklich ein saugutes Intelsystem haben will tief in die tasche greifen.
Und es ist die rede vom system.
AMD ist auch saugut aber ich bin mit weniger kosten zufrieden .
Wie gesagt ich bin genauso schnell wie ein intel smt2800 .

Und zum übertakten brauch ich auch für ein intel eine WK .
Logo den der Intelbruder wird nähmlich auch sau heiß.
warum lachst du dich kaputt ???

Das beide CPUs gut sind, weiss jeder. Wer nen billiges, schnelles System haben will nimm AMD. Wer mehr wert auf Leistung legt, nimmt Intel.

Ich bin auch so schnell wie ein XP 3600+ mit nur 3300Mhz..

Du kannst beide CPUs auch mit Lüft kühlen. Bei guter Gehäusekühlung reicht der Intelbox aus. Oder du kaufst dir nen SLK. Ist halt nur lauter als ne Wakü.

Kati

Ludewig

2003-07-30, 19:20:32

Nein es muß kühl sein nicht laut.
Amd is besser Ätzsch!

Katrin

2003-07-30, 19:23:18

Original geschrieben von Ludewig
Nein es muß kühl sein nicht laut.
Amd is besser Ätzsch!

gut, damit du deinen Frieden hast. AMD ist besser, in allen Lagen.

Kati

Haarmann

2003-07-30, 20:23:48

Muh-sagt-die-Kuh

Schon viele ältere CPUs kannten dies. Ohne diese Möglichkeit kannste z.B. kein suspend to disk machen. Da dies schon sehr alte Gräte konnten, muss ich fast davon ausgehen, dass diese nen Befehl dafür hatten. Abgesehen davon bezweifle ich, dass der L3 Cache davon betroffen ist, den einige Xeons aufweisen.

"Richtig, und das ist als Konzept zur Speicherplatzschonung vollkommen ausreichend."

Das siehst Du so und die Industrie natürlich auch, besonders die, die Dir das extra RAM auch verkaufen ;). Schaue ich mir aber mal an, wieviele MB meine Anwendungen so benutzen und was diese alles machen, so muss ich mich immer wieder wundern wieviel RAM für wieviel NIX draufgehen. ICQ is da son Klassiker mit 13-18MB für ne lächerliche Liste... oder mein Explorer mit 20 MB fürn Desktop und die Taskleiste.

Katrin

"Das beide CPUs gut sind, weiss jeder. Wer nen billiges, schnelles System haben will nimm AMD. Wer mehr wert auf Leistung legt, nimmt Intel."

Also den hab ich ned mitbekommen. Wer doch Leistung will, der nimmt nen Dual System und das kannst einfach bei Intel nicht mehr bezahlen als Privater. Abgesehen davon sind Intels Dual fähige Xeons ziemlicher Schrott und restlos veraltet und offensichtlich wieder mit shared FSB künstlich kastriert. Wer will sowas?
Klar, AMD hat keinen modernen Chipset mehr für den alten Athlon MP, aber das liegt in erster Linie am Opteron. Abgesehen davon kann man mit nem MPX Chipset noch gut leben - immerhin hat das PCI66/64 Support, was kein Intel Chipset fürn P4 bietet.

Für den Preis eines P4 mit HT von 2.8GHz inkl 875er Board, kannste Dir glatt nen Dual AMD kaufen. Welches ist wohl Leistungsfähiger?

Ludewig

2003-07-30, 21:49:48

Haarmann hey langsammeln

Es gibbet keine Schrott Intelsysteme!
Es gibbet nur Sau teure Intelsysteme!
Es gibbet keine mehr bei Lidel und Aldi!(Intelsysteme)zu Teuer!
Weil die saugut sind und jeder Dau weiß
das er für weniger ein gleich schnelles AMD System kaufen kann.
Mann solte mal den Markt beobachten und da fällt auf das Intel
ganz wenig top Modelle Verkauft sondern in der hauptsache p4 cell/
oder wer hat diesen
Intel Pentium IV 3.2 GHz 800MHz (BOX)

671.99 €
Der Intel® Pentium® 4 Prozessor mit 3,20 GHz hat die 3-GHz-Grenze durchbrochen und bietet mehr Leistung für mehr Kreativität und Produktivität.Er basiert auf der Intel NetBurst™ Mikroarchitektur und hat eine höhere Verarbeitungsleistung als je zuvor. Der Pentium 4 Prozessor wird mit der 130-Nanometer-Technologie von Intel produziert und bietet deutliche Leistungszuwächse für Ihre gesamten Verarbeitungsanforderungen, ob beim Einsatz in Heimcomputern oder bei Unternehmenslösungen. Der neueste Pentium 4 Prozessor ist für die Hyper-Threading-Technologie² geeignet, so dass Sie die Möglichkeit zu effizienterem Multitasking als je zuvor haben. Sie können selbst die leistungshungrigsten Anwendungen Parallel ausführen.

Produkteigenschaften
Taktfrequenz
3200 MHz

Sockel/Slot
Sockel-478

Bustakt
800 MHz

Technologie
0.13 Micron

MMX Befehlssatz
vorhanden

3D-Now Befehlssatz
nicht vorhanden

SSE-Befehlssatz
vorhanden

SSE2-Befehlssatz
vorhanden

Kernspannung
1.55 V

Cache
512 KByte

Prozessorart
Pentium 4

Weitere Informationen
-Taktfrequenzen bis 3,20 GHz
-PGA-423- und mPGA-478-Bauweise
-Intel® NetBurst™ Mikroarchitektur
-0,13-Mikrometer-Technologie
-Kompatibel mit Software auf Basis der Intel® Architektur
-Internet Streaming SIMD Extensions 1 und 2
-Internet-Streaming-SIMD-Extensions
-Intel MMX™ Media Enhancement Technologie
-Systemskalierbarkeit bis zu 64 GB
-800-MHz-Systembus: 3,20 GHz
Sinnvolles Zubehör

Das is top aber zu teuer Weil ich Bord und speicher auch noch brauche

Die P4 CPU mit 800 MHz FSB, der Intel 875P Chipsatz und die jahrelange Erfahrung von ASUS im Mainboarddesign sind exakt das, was Sie brauchen, wenn Sie nach bestmöglicher Perfomance suchen. Das P4C800 Deluxe bietet neben den ASUS AI Features Dual Channel ECC DDR 400 Speicher und Hyper Threading Technologie Unterstützung.
Die AI (Artificial Intelligence)-Merkmale im P4C800 Deluxe bieten ein Netzwerk Diagnose Utility, Audio-Jack Sensing Technologie, automatische Lüfterregelung und einiges mehr. Das P4C800 Deluxe holt die maximale Leistung aus Ihren Komponenten heraus und hilft, Ihr System optimal zu konfigurieren

Produkteigenschaften
Sockel/Slot
Sockel-478

Intel Pentium 4 bis
3200 MHz

Chipsatz
Intel 875P

Frontsidebus
800 MHz

Systemspeicher
PC-400 DDRAM

maximaler Speicher
4000 MB

Anzahl der RAM-Steckplätze
4x

AGP-Steckplatz
AGP 8x

PCI-Steckplätze
5x PCI

ISA-Steckplätze
kein ISA vorhanden

AMR-Steckplatz
kein AMR

Serielle Schnittstelle
1x Seriell

parallele Schnittstelle
1x vorhanden

PS/2 Schnittstelle
2x PS/2

USB 1.1
nicht vorhanden

USB 2.0
6 Anschlüsse vorhanden

Firewire
vorhanden

RAID on Board
RAID 0 und 1

Soundkarte on Board
vorhanden

LAN on Board
1 GBit

Infrarotschnittstelle
optional

Formfaktor
ATX

Festplattencontroller
Serial-ATA

Bios
Award

Weitere Informationen
2xUDMA100-Ports und 2 x Serial-ATA,
zusätzlich Promise 20378 RAID Controller für 1 UDMA133-Port und 2 Serial-ATA Ports,
Gigabit LAN mit 3COM 3C940-Chip,
6-Kanal-Sound mit AD1985 AUDIO Codec und mit S/P-Div out,
Intel PAT (Intel Performance Acceleration Technology),
WfM 2.0,DMI 2.0,WOL by PME,WOR by PME, Chassis Intrusion, SM Bus,
Sicherheit beim Bios-Update mit ASUS Crash Free BIOS 2,
Q-Fan regelt die Lüfterdrehzahl nach Bedarf,
Gute Overclocking-Eigenschaften:
Jumperlose, flexible CPU Core Voltage Einstellung in 0.025V Schritten,
SFS (Stufenlose Frequenz Einstellung) bis zu 400MHz in 1 MHz Schritten, Einstellbares FSB/DDR Verhältnis. Feste AGP/PCI

204.99 € das is top

SPE 512MB Kingston HyperX CL2 KHX3500 (PC433)
Kategorie PC-400 + 433
Hersteller Kingston

Wenn es um Geschwindigkeit geht...Hyper-X Speichermodule sind speziel für diese Eigenschaft konstruiert und getestet worden. Aus diesem Grund ist dieser "Wunderriegel" im "Overclocking"-Berreich nicht mehr wegzudenken. Jeder HyperX Speicherchip erreicht Höchstgeschwindigkeiten bei einer Frequenz von 333MHz bis hin zu 434MHz an High-End-Speichertestgeräten bevor diese in HyperX Speichermodule integriert werden. Diese erstklassigen Module bestehen aus qualitativ hochwertigen Komponenten und erreichen trotzdem Spitzenwerte im Preis-/Leistungsverhältnis. Ein Muss für jeden "Vollblut"-Gamer und "Overclocker".

Produkteigenschaften
Latenz Zeit
CL 2.0

Größe des Speichers
512 MB

Art des Speichers
PC-400 DDRAM

Bestückung
verschieden

Weitere Informationen
-CAS Latency 2 für höchste Performance
-Aluminum Kühlkörper
-Kingston Qualität für aller höchste Ansprüche

157.99 €

Mit diesem zeug ist ein AMD zur zeit zuschlagen
aber ZUTEUER!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

das sind ~1100€
einen Celeron macht der Lidel/aldirechner platt.

Katrin

2003-07-30, 21:57:43

oh mann...

PIV 3000C (400€) und I865 (100€) Board reichen auch aus, um AMD schnellste Kombi zu schlagen.

du hast wieder mal das schnellste und teuerste genommen, was Intel zu bieten hat. Das Intel sich nach oben alles hoch bezahlen lässt liegt auch an AMD, ne :-)

Muh-sagt-die-Kuh

2003-07-30, 23:15:49

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Schon viele ältere CPUs kannten dies. Ohne diese Möglichkeit kannste z.B. kein suspend to disk machen. Da dies schon sehr alte Gräte konnten, muss ich fast davon ausgehen, dass diese nen Befehl dafür hatten. Abgesehen davon bezweifle ich, dass der L3 Cache davon betroffen ist, den einige Xeons aufweisen.Wenn du meinst....dann nenn mir doch bitte den konkreten x86 Assemblerbefehl der dies macht."Richtig, und das ist als Konzept zur Speicherplatzschonung vollkommen ausreichend."

Das siehst Du so und die Industrie natürlich auch, besonders die, die Dir das extra RAM auch verkaufen ;). Schaue ich mir aber mal an, wieviele MB meine Anwendungen so benutzen und was diese alles machen, so muss ich mich immer wieder wundern wieviel RAM für wieviel NIX draufgehen. ICQ is da son Klassiker mit 13-18MB für ne lächerliche Liste... oder mein Explorer mit 20 MB fürn Desktop und die Taskleiste.
Auch die Verwendung eines anderen Konzepts kann nichts an ineffizienter Programmierung ändern.

S370sNAKE

2003-07-31, 00:31:54

nuja ich sag mal nix zu dem thema.

sind wieder alle vorbeigeschossen :)

Bokill

2003-07-31, 01:22:34

in Spamming belooooongs tooo...

Ludewig

Begründung:
Wunderhübscher Stil verpackt und gewürtzt mit grossartiger Copy and Paste Manie, ergänzt durch nicht Angabe der entprechenden Intel- Werbeseiten.

Schön! So etwas brauchen wir!

GloomY

2003-07-31, 03:00:38

Sehr interessante Diskussion. Wenn ich wieder mehr Zeit habe, werde ich mich dazu auch noch detailliert äußern.
Original geschrieben von Muh-sagt-die-Kuh
Falsch, es wird genau das zurückgeschrieben, was das Programm geändert hat....und das ist vollkommen unabhängig vom Aufbau des Caches.Nein, es werden (fast) immer komplette Cache Lines zurückgeschrieben. Diese sind beim P4 größer als beim Athlon, zumindest, was den L2 angeht. Beide Hersteller speichern zur Optimierung jeweils ein Bit für die "obere" und "untere" Hälfte einer Cache Line, umfestzulegen, ob diese geändert wurde oder nicht. Das verringert den Bandbreitenbedarf beim Zurückschreiben auf die Hälfte, jedoch bleibt das Minumum bei Intel damit immer noch doppelt so groß wie bei AMD. Wenn ich ein einziges Bit ändere (ok, kleinste Einheit bei Register-Speicher Transfer ist ein Byte), dann muss ich bei AMD 32 Bytes in den RAM schreiben, bei Intel 64 Bytes. Das ist doch schon ein Unterschied, oder?

Ludewig

2003-07-31, 07:16:04

Nein soetwas brauchen wir nicht Ram/Bord/Prozessor/TCPA Für~1100 fast 2200 DM

Muh-sagt-die-Kuh

2003-07-31, 08:31:45

Original geschrieben von GloomY
Sehr interessante Diskussion. Wenn ich wieder mehr Zeit habe, werde ich mich dazu auch noch detailliert äußern.
Nein, es werden (fast) immer komplette Cache Lines zurückgeschrieben. Diese sind beim P4 größer als beim Athlon, zumindest, was den L2 angeht. Beide Hersteller speichern zur Optimierung jeweils ein Bit für die "obere" und "untere" Hälfte einer Cache Line, umfestzulegen, ob diese geändert wurde oder nicht. Das verringert den Bandbreitenbedarf beim Zurückschreiben auf die Hälfte, jedoch bleibt das Minumum bei Intel damit immer noch doppelt so groß wie bei AMD. Wenn ich ein einziges Bit ändere (ok, kleinste Einheit bei Register-Speicher Transfer ist ein Byte), dann muss ich bei AMD 32 Bytes in den RAM schreiben, bei Intel 64 Bytes. Das ist doch schon ein Unterschied, oder? Das schon...dafür darf ein Barton aber wegen seines insgesamt größeren Caches mehr zurückschreiben. Ebenso bedeutet eine größere Cache Line auch mehr räumliche Lokalität, was sich auch positiv auswirken kann.

Insgesamt gesehen frisst der P4 schon etwas mehr Bandbreite, was aber eben an der Größe der Cache Lines liegt und nicht an inklusiv oder exklusiv.

Haarmann

2003-07-31, 10:18:41

Muh-sagt-die-Kuh

ftp://download.intel.com/design/intarch/datashts/27277102.pdf

Seite eins lesen - wie das Command geht, weiss ich ned, aber dass ers kann steht da. Das reicht mir eigentlich. Der DX4 is imho der erste Intel mit WB Cache. Ohne WB macht das Command wenig Sinn.

Nein, man kannst ned ändern, aber die Auswirkung etwas mildern. Spätestens mit der OO Würgerei werden die Codes länger und imho unübersichtlicher, aber witzigerweise erklärte mir mal jemand, dass gerade die Übersicht erhöht würde... Scheint da geteilte Meinungen zu geben.

Höhere Lokalität? Positiv? Das musste mir mal genauer erklären, wie das positiv sein soll.

Ludewig

Ich sagte deutlich Schrott mehrfach Xeon System. Der hat weder FSB 800, noch DDR 400*2 - dafür isser sauteuer und dan Shared FSB vor allem viel zu langsam.

Allerdings ist auch Dein System Arschlahm. PCI Bus ist einfach zu lahm um RAID, GBit LAN, Soundkarte usw zu versorgen.

Katrin

Bin mal gespannt, wie Du damit nen Dual MPX mit 2 Bartons schlagen willst. Bei Games hast sicher ne Chance, aber schon beim Encoden siehts zappenduster aus. Dank breiterem PCI Bus hast auch im IO Sektor kein Brot mehr.

GloomY

2003-07-31, 10:33:18

Original geschrieben von Muh-sagt-die-Kuh
Das schon...dafür darf ein Barton aber wegen seines insgesamt größeren Caches mehr zurückschreiben.Wie groß der Cache ist, hat imho keine negativen Auswirkungen auf die Anzahl der Rückschreibeoperationen. Im Gegenteil ist bei einem großen Cache die Wahrscheinlichkeit, dass sich eine geänderte Line längere Zeit im Cache befindet und nicht rausgeschmissen wird, größer als bei einem kleinen Cache. Wenn diese Line dann z.B. noch ein zweites Mal geändert wird und dann erst in den RAM zurückgeschrieben wird, spart das sogar noch Speicherbandbreite.
Original geschrieben von Muh-sagt-die-Kuh
Ebenso bedeutet eine größere Cache Line auch mehr räumliche Lokalität, was sich auch positiv auswirken kann.Das kann es, es kann sich aber auch negativ auswirken. Eine so hohe räumliche Lokalität an Daten besitzen nur Streaming Anwendungen, welche von der großen Line Size profitieren. Bei alle anderen Anwendungen wird nicht nur Platz im Cache verschenkt (die temporäre Lokalität leided darunter), sondern auch der Bandbreitenbedarf des Prozessors enorm nach oben geschraubt. Wie angesprochen gilt das sowohl für Lese- als auch für Schreiboperationen.

Der P4 legt sich imho damit zu stark auf die Streaming Anwendungen fest. Die restlichen Anwendungen werden eher gebremst, ebenso SMT, welches eher temporäre Lokalität bevorzugt (d.h. kleine Line Sizes).
Original geschrieben von Muh-sagt-die-Kuh
Insgesamt gesehen frisst der P4 schon etwas mehr Bandbreite, was aber eben an der Größe der Cache Lines liegt und nicht an inklusiv oder exklusiv. Ja, die größte Ursache ist sicher die Line Size. Die Inklusivität schadet nicht all zu viel, da der L1 Cache eh nicht sehr groß ist. Die Daten, die dadurch doppelt in L1 und L2 drin sind, sind also im Verhältnis zur Größe des L2s sehr klein. Es wird dadurch also nur wenig Cacheplatz verschwendet, was sich kaum auf die Hitrate und damit auf den Bandbreitenverbrauch auswirkt.

Katrin

2003-07-31, 11:32:52

Original geschrieben von Ludewig
Nein soetwas brauchen wir nicht Ram/Bord/Prozessor/TCPA Für~1100 fast 2200 DM

warum nimmst du eigentlich immer das teuerste bei Intel ?

Katrin

Gast_434

2003-07-31, 11:48:25

Original geschrieben von Katrin
warum nimmst du eigentlich immer das teuerste bei Intel ?

Katrin Ich schätze um zu zeigen das man für die kohle mehr power bei amd bekommt (zumindest in der gesammt performence)

Katrin

2003-07-31, 12:24:30

Original geschrieben von Gast_434
Ich schätze um zu zeigen das man für die kohle mehr power bei amd bekommt (zumindest in der gesammt performence)

???

wie soll das gehen. AMD bietet da oben leider nix. Wenn er eine Vergleichkombi zum 3200+ und nforce 2 bringen will, reicht auch ein P4 3000 mit I865.

Wie gesagt. Das Intels Preise bei den Spitzenmodellen zu hoch sind. liegt ja auch nen bisl an AMD

Kati

Haarmann

2003-07-31, 13:05:35

Katrin

Wozu reichen die denn? Fürs ein paar fps mehr, die man aufm Monitor eh nie sehen kann? ;)

Katrin

2003-07-31, 13:10:09

Original geschrieben von Haarmann
Katrin

Wozu reichen die denn? Fürs ein paar fps mehr, die man aufm Monitor eh nie sehen kann? ;)

ja, das streite ich ja gar nicht ab. Nur sollte ein Vergleich auch fair bleiben.

Kati

Pappy

2003-07-31, 13:44:56

Ich habe es ganz billig zu einem vernünftigen Intel-System geschafft. Das war zwar so ein bisschen wie ein Einkauf auf dem Flohmarkt, aber es ist möglich. Für mein System (Grafikkarte ausgenommen) , so wie es in der Signatur steht, habe ich nur 200 Euro bezahlt. Dazu kommt nochmal ein Zalman CNPS 7000-cu für 50,- Euro. Da kann man wirklich nicht meckern. Und bei 2990 ist sicher noch Luft. Weiter bin ich jedenfalls noch nicht gekommen.

Für Overclocker lohnt sich ein kleiner PIV auf jeden Fall.

Ludewig

2003-07-31, 14:25:39

Weil ich für das geld schon ein AMD rechner haben kann der
deinen celeron in grund und boden stampft.
Weil meine Rechnung volgende ist:
Was ist bei Amd genauso schnell wie bei Intel für ungefär das gleiche geld.
Und da muß ich eindeutig sagen Intel hatt verloren.

Haarmann

2003-07-31, 14:38:41

Katrin

Mein Vergleich ist doch fair... Ein Dual AMD mit 2*2500+ Barton CPU vs nen P4 2.8C mit 865 Board. Was ist daran nicht fair? Sollte in etwa gleich teuer sein.

Katrin

2003-07-31, 15:03:14

Original geschrieben von Ludewig
Weil ich für das geld schon ein AMD rechner haben kann der
deinen celeron in grund und boden stampft.
Weil meine Rechnung volgende ist:
Was ist bei Amd genauso schnell wie bei Intel für ungefär das gleiche geld.
Und da muß ich eindeutig sagen Intel hatt verloren.

wer hat hier nen celeron ?

mein Rechner stampft deinen auch in Grund und Boden,, :bäh:

das Intel teurer ist als ein AMD habe ich nicht abzweifelt. Nur ist der Unterschied nicht so gross, wie du immer angibst.. max 100-150€...

Kati

Kakarot

2003-07-31, 16:02:34

Original geschrieben von Ludewig
Was ist bei Amd genauso schnell wie bei Intel für ungefär das gleiche geld.
Und da muß ich eindeutig sagen Intel hatt verloren.
INTEL vs. AMD thread...jeder hat diesbzgl. seine eigene Meinung, Deine, dass Du bei AMD einen Preis/Leistungsvorteil siehst, hat nun jeder mitbekommen und das sollte doch nun reichen.

Pappy

2003-07-31, 16:08:44

Original geschrieben von Katrin

das Intel teurer ist als ein AMD habe ich nicht abzweifelt. Nur ist der Unterschied nicht so gross, wie du immer angibst.. max 100-150€...

Kati

Mit dem P4 2,4C hat Intel gehörig am Preisleistungsverhältnis gearbeitet. Und aus der CPU kann man noch einiges herausholen, so dass sie den XP 3000+ nass macht. Denn 250 MHZ erreichen sie alle. Die Chipsätze geben es her und dank der Speicherteiler hat man da auch nichts zu befürchten.

Haarmann

2003-07-31, 16:30:40

Pappy

Ich kann auch nen Dual AMD in ganz andere Sphären jagen als die 2800+, die es bisher gibt. OC ist aber wie Lotto - man kauft die Katze im Schnitt im Sack. Nicht jeder 2.4C wird mit 250FSB die 3.0 GHz erreichen. Und besonders billiger ist das Teil mindestens gegenüber dem 2.6C auch nimmer.
Ich kann ja auch mal erzählen, wie hoch meine AMDs laufen und wie billig deren Anschaffung ist, aber das ist eben ein Einzelfall und somit nicht relevant.
Es gibt zu Deutsch durchaus AMD 2500+, die auch 2800MHz+ (ned Rating) erreichen. Aber wie gesagt halte ich von OC Abschätzungen sehr wenig. Nicht jeder geht gleich schnell. Dazu gibts dann noch mindestens beim AMD die Option den Multi zu setzen (Kann man mit Xeons auch machen). Durch nen verändertes FSB-2-Core Verhältnis erreicht man schliesslich auch was.

S370sNAKE

2003-07-31, 18:17:15

Mein Vergleich ist doch fair... Ein Dual AMD mit 2*2500+ Barton CPU vs nen P4 2.8C mit 865 Board. Was ist daran nicht fair? Sollte in etwa gleich teuer sein.

wo ist denn der vergleich fair?
Dualprozzesorsystem mit einem single-prozessorsystem zu vergleichen
ist wieder mal das äpfel/birnen spiel.

mein hauptgrund ist einfach, das ich meine rechner auch der kühlung
berauben kann und sie nicht so einfach wegsterben.
und das ist es mir schon wert ein paar mark mehr zu investieren.
ich habe nunmal keine lust andauernd zu basteln und im sommer panik
zu haben das mir was abraucht.

und wenn jemand sagt, das intel mittlerweile auch eine hoche verlustleistung aufweist so muß ich sagen jep das stimmt.
mein 2,4C@3,4C hat eine verlustleistung von ca. 105W.
dennoch erreicht er im hochsommer mit einer lesien luftkühlung
gerade einmal 50grad.
falls das schlecht sein sollte, dann weiß ich aich nicht mehr weiter.

Muh-sagt-die-Kuh

2003-07-31, 20:24:44

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

ftp://download.intel.com/design/intarch/datashts/27277102.pdf

Seite eins lesen - wie das Command geht, weiss ich ned, aber dass ers kann steht da. Das reicht mir eigentlich. Der DX4 is imho der erste Intel mit WB Cache. Ohne WB macht das Command wenig Sinn.Wow, ein 486DX4 Diagramm...das absolut null Informationen über softwaregetriggerte Cache-Flushes enthält...nochmal, nenn mir den konkreten Befehl, wenn er denn existiert.

Haarmann

2003-07-31, 20:31:45

Muh-sagt-die-Kuh

Ich hätte keinen Schimmer, so ich das zugehörige pdf suchen sollte, das mir assemblerbefehle der einzelnen CPUs auflisten würde. Sicherlich gibts das, aber ich finde es nichtmals. Falls Du eines weisst für jede CPU inkl den speziellen Befehlen, dann teile mir doch das mit. Ich fand nix dergleichen bei x86.org und bei Intel auch nicht. Deren Webserver erinnert mich eh immer wieder an ein Chaos.

Also lies doch bitte in meinem pdf bis man was findet mal Seite 1 durch. Also die mit der 1 drauf nicht die erste Seite des pdf. Dort stellste fest, dass der Chip das tun kann.

S370sNAKE

Virtuelles Dual System vs echtes Dual System ist bei gleichem Preis also unfair? Dann schalten wir doch HT mal ab für nen fairen Vergleich mit AMD... Vor allem im Encoding bereich siehts dann bitterer aus.

S370sNAKE

2003-07-31, 22:16:49

bei dir gehts ja auch nur um preis/leistungsverhältnis.
mir ist der preis ehrlich gesagt schitegal.

mir gehts darum gleichwertige systeme zu vergleichen !
anscheinend können amd-user nur mit preis/leistung kontern :(

ich glaube nicht das der P4 ohne HT so dermaßen abfällt wie du es gerne hättest.
besser wäre, wenn man solche meinungen äußert, das man beide Systeme zuhaus hat und selbst vergleicht.

der threadersteller wollte auch keinen vergleich was mehr leistet fürs geld,
sondern nur welches sys für seine bedürfnisse besser geeignet ist wissen ohne testen zu müssen.

naja wie gesagt, thema verfehlt 6 setzen! :D

Katrin

2003-07-31, 22:31:54

Original geschrieben von S370sNAKE
bei dir gehts ja auch nur um preis/leistungsverhältnis.
mir ist der preis ehrlich gesagt schitegal.

anscheinend können amd-user nur mit preis/leistung kontern :(

du nimmst mir die Worte aus dem Mund ! :-)
Kati

Muh-sagt-die-Kuh

2003-07-31, 22:52:22

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Ich hätte keinen Schimmer, so ich das zugehörige pdf suchen sollte, das mir assemblerbefehle der einzelnen CPUs auflisten würde. Sicherlich gibts das, aber ich finde es nichtmals. Falls Du eines weisst für jede CPU inkl den speziellen Befehlen, dann teile mir doch das mit. Ich fand nix dergleichen bei x86.org und bei Intel auch nicht. Deren Webserver erinnert mich eh immer wieder an ein Chaos.

Also lies doch bitte in meinem pdf bis man was findet mal Seite 1 durch. Also die mit der 1 drauf nicht die erste Seite des pdf. Dort stellste fest, dass der Chip das tun kann.Da steht nur, dass dies durch einen externen Cache-Controller geschehen kann...hier geht um Software-Flushes, ein externer Cache-Controller ist aber Hardware.

Haarmann

2003-07-31, 23:10:03

S370sNAKE

Ich bin zufälligerweise auch Händler und schraube sogar ab und an PCs oder Server. Allerdings macht das sonst der Praktikant - nur manchmal mach ichs halt selber, wenns mich entweder interessiert oder keine Fehler passieren dürfen. Daher weiss ich echt hervorragend wie schnell oder langsam welches System ist.

Was nennst Du denn gleichwertig? Intel hat ja nix gegen nen Athlon MP oder Opteron anzubieten. Wie soll ich da was anderes vergleichen?
Ich hab die Wahl zwischen nem 3.2C P4 oder ner arschlahmen Dual Xeon mit ihrem shared und kastrierten 533FSB und 3.06 GHz nebst nem Itanium. Deswegen vergleiche ich eben Gleichpreisige Systeme, denn man kann Intel und AMD nicht vergleichen. Sonst nehme ich als ganz gemeines BSP FPU Power - nix SSE2, denn 64 Bit FPU sind nicht für alle Anwendungen ausreichend.
Egal was man also vergleicht, es ist im Prinzip nicht fair, denn man bevorteilt eine Seite.

Für gewisse Anwendungen bringt HT enorm viel, aber ohne HT hat in der gleichen Anwendung AMD die Nase vorn. Wir haben das mal mit Steinberg Sw getestet und eines der Goa Stücke in echtzeit rechnen lassen (kein vorheriges berechnen einer Spur), dann siehst sofort, welches schneller is, denn wenn ein Rechner stottert, isr zu lahm.

Ich hatte mal nen P4 Zuhaus, aber er war für meine Zwecke zu lahm -> wieder nen Dual AMD System hingestellt. Die anderen "produtiven" Systeme sind ein Via C3, eine K6-2 und 2 AMD XP. K6-2 ist die BSD "Firewall", der C3 is Server und stromsparend (EPIA System in Serenity 2000), der eine XP ist da, weil ich des NForce APU brauche Zwecks AC3 Encoding (gibts mit P4 ja ned) und der andere XP könnte auch ein P4 sein - er dient mehr oder minder zum CD Brennen und TV gucken.

Im Office hab ich wiederum beides - je nen alten 1600er - einmal AMD und einmal P4, wobei der AMD schneller ist, dafür der P4 leiser...

Einfach rumstehen tun noch 2 500er P3, ein 333er Celli und ein 800EB nebst ner SlotA 700er. Im Office haben wir zum "spielen" noch nen alten Dual 800E.

Schön, dass Du noch zur Schule gehst, schön dass ich ne 6 kriege - ist in meinem Land schlisslich die beste Note *eg*.

S370sNAKE

2003-07-31, 23:10:33

kati, bist du das auf dem avatar? schick schick ;D

haarman aus der schule bin ich schon 14 jahre raus :bäh:
"Egal was man also vergleicht, es ist im Prinzip nicht fair, denn man bevorteilt eine Seite."
mehr wollte ich doch gar nicht hören =)

nuja den P4 xeon mag ich auch nicht besonders, die P3 Xeons dagegen waren klasse =)

Haarmann

2003-07-31, 23:14:51

Muh-sagt-die-Kuh

Ich bin nun faul und nehm einfach das PPro Manual, dort hats nämlich das Command direkt drinnen. Opcode 0F 08 INVD... Viel Spass ;)

Muh-sagt-die-Kuh

2003-08-01, 00:32:02

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Ich bin nun faul und nehm einfach das PPro Manual, dort hats nämlich das Command direkt drinnen. Opcode 0F 08 INVD... Viel Spass ;) Geht doch ;)

Und nun sag mir, wie oft dieser Befehl in von modernen Compilern erzeugtem Code vorkommt, Sinn macht dieser Befehl bei modernen CPUs nämlich keinen :D

Haarmann

2003-08-01, 00:33:44

Muh-sagt-die-Kuh

Bin ich Hellseher oder progge ich Compiler? Ich würde eh sagen, dass ein flushen des Caches immer fürn Arsch is ;).

Trotz allem gibts den Befehl ;).

zeckensack

2003-08-01, 03:17:46

MSDK, Haarmann,
B.4.125 INVD: Invalidate Internal Caches

INVD ; 0F 08 [486]

INVD invalidates and empties the processor's internal
caches, and causes the processor to instruct external
caches to do the same. It does not write the contents of
the caches back to memory first: any modified data held
in the caches will be lost. To write the data back first,
use WBINVD (section B.4.328).

-----------

B.4.328 WBINVD: Write Back and Invalidate Cache

WBINVD ; 0F 09 [486]

WBINVD invalidates and empties the processor's internal
caches, and causes the processor to instruct external
caches to do the same. It writes the contents of the
caches back to memory first, so no data is lost. To flush
the caches quickly without bothering to write the data
back first, use INVD (section B.4.125).

Quelle: NASM (http://sourceforge.net/projects/nasm)-Dokumentation

Ich glaube auch nicht gerade, daß dieser Befehl häufig in 'normalem' Code vorkommt, viel eher in OS-Kernel-Code. Wie Haarmann schon sagte, für STR zB ist's unausweichlich.

ATI-Andi

2003-08-01, 09:44:56

Mit den Latenzen das hatte ich mal gelesen, weiß aber nemmer wo. Im Gegensatz zum AXP, der 64bit L1-Datenbandbreite hat, hat der P4 256bit L1-Datenbandbreite, so dass die Cachelines nicht ins Gewicht fallen.

Das Gigabit-Lan ist mit 266Mbyte/sec an die Northbridge angebunden. Communications Streaming Architecture (CSA) heißt diese Technik, da könnte sich AMD, Via und nvidia mal eine Scheibe von abschneiden. Vorausgesetzt sie wollen auch mal in den Server und Backbonebereich kommen. Da kommt man nämlich mit einer Anbindung von Gigabit-Lan an PCI net weit.

Im Homebereich ist der Pentium 4 3,06 HT schon mit dem i845PE eine Enorm schnelle CPU. Der P4 3,2 C schlägt mit dem 1875P Dual Channel und PC400 DDR alle Singelprozessor-Systeme.

Aber man kann ja auch mal einen NEC 3000 P3 500 vergleichen, gegen die 3000 P3 500 dürfte der Dual AMP keine Chance haben, wenn ja selbst ein Single P4 3,0 im Main Concept Encoding an einen Dual Opteron nah rankommt. :D

Haarmann

2003-08-01, 10:26:58

zeckensack

Danke. Mir kamen keine anderen Seiten als die von x86.org in den Sinn - dabei wär ne Assembler Doku wohl die einfachere Alternative gewesen - wie man sieht.

ATI-Andi

Soweit dokumentiert sind alle jetzigen Onboard LAN "Chips" der Chipsatzhersteller direkt angebunden ohne PCI. So gesehen ist das nicht wirklich neu. Abgesehen davon ist auch der PCI Bus eigentlich nicht auf 133MB/Sek limitiert. Wer will, kann den auch auf 532MB/Sek jagen. AMDs MPX Chipset verfügt über den Modus und einige Serverworks kriegens imho auch hin. 66MHz fähige PCI Karten erkennst an den 2 Kerben und 64 Bit sind einfach länger.
Für Dich ist das ne schnelle CPU, aber Du bist nicht die Welt. Für meine Anwendungen ist das z.B. ne arschlahme Kombo. Für nen Menschen, dessen Architekturprogramme 80Bit FPU Befehle nutzen, ist ein P4 ziemlicher Abfall. Das wird natürlich nie in nem Bench gezeigt, ist aber ne Anwendung, wie jede andere auch.
Auch werden immer die modernsten Programme genommen, mit was auch immer für Skripten - meinste wirklich, dass jeder sich gleich immer wieder für 50k€ oder so die neuste Version zulegt? Sind nicht alle so Raubkopierer wie Du ;).

zeckensack

2003-08-01, 11:10:52

Original geschrieben von ATI-Andi
Das Gigabit-Lan ist mit 266Mbyte/sec an die Northbridge angebunden. Communications Streaming Architecture (CSA) heißt diese Technik, <...>... die nichts weiter ist als ein zweiter Hub-Link. Das gleiche Teil, was bei Intel die NB mit der SB verbindet.

Über 266MB/s können "AMD, Via und nvidia" und, ich ergänze, SiS nur müde lächeln. Schau dir mal an, was deren Interconnects momentan an Bandbreite liefern. Die brauchen einfach nichts dediziertes, die sind schon auf einem einzigen Link mindestens genauso schnell.

Ludewig

2003-08-01, 11:54:19

bei dir gehts ja auch nur um preis/leistungsverhältnis.
mir ist der preis ehrlich gesagt schitegal.

mir gehts darum gleichwertige systeme zu vergleichen !
anscheinend können amd-user nur mit preis/leistung kontern

ich glaube nicht das der P4 ohne HT so dermaßen abfällt wie du es gerne hättest.
besser wäre, wenn man solche meinungen äußert, das man beide Systeme zuhaus hat und selbst vergleicht.

der threadersteller wollte auch keinen vergleich was mehr leistet fürs geld,
sondern nur welches sys für seine bedürfnisse besser geeignet ist wissen ohne testen zu müssen.

naja wie gesagt, thema verfehlt 6 setzen!

__________________

Dann schaue mal was ich zuerst geschrieben habe jo
Das AMD zum zocken die bessere CPU ist

Das ist nun mal so.
Und unsere Lieben Intel user das nicht wahr haben wollen.

Haarmann

2003-08-01, 12:14:08

zeckensack

Sogar ATI hat inzwischen mit A-Link nen 266er Bus zur SB, aber intern soll sich laut Doku auch schon ein 3Com "Chip" verbergen. Wie der angebunden ist, stand leider nicht zu lesen. Jedenfalls müsste man daher sogar ATI in die Reihe derer einreihen, die über selbiges Feature verfügen.

Katrin

2003-08-01, 12:22:37

Original geschrieben von Ludewig
bei dir gehts ja auch nur um preis/leistungsverhältnis.

__________________

Dann schaue mal was ich zuerst geschrieben habe jo
Das AMD zum zocken die bessere CPU ist

Das ist nun mal so.
Und unsere Lieben Intel user das nicht wahr haben wollen.
worauf beziehst du das ? Mehr frames oder was ?

Gib doch mal ne Begründung, warum AMD die bessere CPU ist bei Games. ich lasse mich gerne belehren

Wenns um den Vergleich zwischen den beiden CPUs geht, die der Threadstarter genannt hat, dann haste Recht und der AMD ist schneller

kati

kati

Madkiller

2003-08-01, 12:25:42

Original geschrieben von Katrin
worauf beziehst du das ? Mehr frames oder was ?

Gib doch mal ne Begründung, warum AMD die bessere CPU ist bei Games. ich lasse mich gerne belehren

kati

Geduldet euch doch bitte noch ein wenig.

Muh-macht-die-Kuh und ich haben ja mal den P4C gegen den Barton in Spielen verglichen. Demnächst werden die Ergenisse veröffentlicht.

Muh-sagt-die-Kuh

2003-08-01, 16:39:00

Original geschrieben von zeckensack
... die nichts weiter ist als ein zweiter Hub-Link. Das gleiche Teil, was bei Intel die NB mit der SB verbindet.

Über 266MB/s können "AMD, Via und nvidia" und, ich ergänze, SiS nur müde lächeln. Schau dir mal an, was deren Interconnects momentan an Bandbreite liefern. Die brauchen einfach nichts dediziertes, die sind schon auf einem einzigen Link mindestens genauso schnell. Sie haben aber keine Southbridge mit integriertem Gigabit-LAN, die koennen alle nur 10/100 MBit.

zeckensack

2003-08-01, 17:24:57

Original geschrieben von Muh-sagt-die-Kuh
Sie haben aber keine Southbridge mit integriertem Gigabit-LAN, die koennen alle nur 10/100 MBit. Das stimmt natürlich. Muß noch kommen.
Es ging mir erstmal darum, daß CSA an sich nicht besonderes ist. Wichtig ist das was daran angeschlossen wird.
Und die Präsentation der CSA-Bandbreite war mir auch ein wenig zu überschwenglich ;)

S370sNAKE

2003-08-01, 17:31:49

@ ludewig du warst gar nicht gemeint.

zum zokkn reicht mir auch ne x-box, da brauch ich keinen amd für.
ein rechner ist auch noch für anderer dinge von vorteil :bäh:

Muh-sagt-die-Kuh

2003-08-01, 20:00:57

Original geschrieben von zeckensack
Das stimmt natürlich. Muß noch kommen.
Es ging mir erstmal darum, daß CSA an sich nicht besonderes ist. Wichtig ist das was daran angeschlossen wird.
Und die Präsentation der CSA-Bandbreite war mir auch ein wenig zu überschwenglich ;) CSA ist technisch auch nichts besonderes, aber es ist die einzige Gigabit-Lösung im Desktop-Sektor die wirklich die volle Leistungfähigkeit dieser Ethernet-Geschwindigkeitsstufe bereitstellt.

Haarmann

2003-08-01, 21:00:23

Muh-sagt-die-Kuh

Nö, mein Board ist zwar Dual AMD, aber klar Desktop Ausführung. Kein ECC, kein SCSI usw. Ich hab PCI 66/64 Slots, die halten locker nen GBit LAN Adapter aus.
Abgesehen davon macht selbst ein PCI Express (der CSA is langsamer) GBit Adapter nur 66MB/Sek real mit. Dafür reicht mein PCI noch lange fürs LAN und für IDE.

Muh-sagt-die-Kuh

2003-08-01, 21:48:42

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Nö, mein Board ist zwar Dual AMD, aber klar Desktop Ausführung. Kein ECC, kein SCSI usw. Ich hab PCI 66/64 Slots, die halten locker nen GBit LAN Adapter aus.Dual-Boards mit PCI 66/64 sind definitiv nicht Teilmenge des Desktop-Markts.Abgesehen davon macht selbst ein PCI Express (der CSA is langsamer) GBit Adapter nur 66MB/Sek real mit. Dafür reicht mein PCI noch lange fürs LAN und für IDE. Real macht der Intel CSA GBit Ethernet Adapter nach c´t Messungen 110 MB/sec, PCI Lösungen kamen nicht über 80 hinaus.

StefanV

2003-08-01, 21:56:19

Original geschrieben von zeckensack
... die nichts weiter ist als ein zweiter Hub-Link. Das gleiche Teil, was bei Intel die NB mit der SB verbindet.

Über 266MB/s können "AMD, Via und nvidia" und, ich ergänze, SiS nur müde lächeln. Schau dir mal an, was deren Interconnects momentan an Bandbreite liefern. Die brauchen einfach nichts dediziertes, die sind schon auf einem einzigen Link mindestens genauso schnell.

...Wobei es theoretisch auch möglich ist, daß SIS und VIA auch 'nen 66MHz/64bit PCI in die SB pappen...

Die Bandbreite des V-Link müsste dazu reichen, zumindest seit dem KT400...

Haarmann

2003-08-01, 22:05:07

Muh-sagt-die-Kuh

Die 66 sind duplex bei ner PCI Express... Ich rede ja hier nicht vom Kinderkartenmodus ;).

Mein Board ist billiger, denn manches 875 Board und viel billiger als es die ersten Granite Bay Boards je waren. Es wurde nie als Server Board angepriesen (Vorher hatte ich nen tyan tiger MP). Es schert sich nichtmal snen Dreck um MP oder nicht MP - ich muss ergo meine XP nedmals unlocken um sie drauf zu betreiben (bin drum gerade mental am mich mit aufrüsten beschäftigen und weiss noch ned genau auf was). BIOS Schalter "umgelegen" und Dual Betrieb geht auch mitem XP. Das kann kein WS oder SVR Board sein.

Abgesehen davon wäre mir der Punkt des Caches noch immer weit mehr sympa - denn ich möchte dort mal aufn Mangel des P4 HT hinweisen...

S370sNAKE

2003-08-01, 22:11:10

glücklicherweise bekommt der prescott 1mb l2 cache,
dann dürfte es doch auch wieder besser aussehn ?

Haarmann

2003-08-01, 23:38:44

S370sNAKE

Bei 16 Wege Assoziativität staat 8 Wge - Ja - Sonst.. Nö

zeckensack

2003-08-02, 10:42:31

Prescott soll ja angeblich auch 16kB L1-D bekommen.

Muh-sagt-die-Kuh

2003-08-02, 11:12:07

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Die 66 sind duplex bei ner PCI Express... Ich rede ja hier nicht vom Kinderkartenmodus ;).Die 80 MB/sec waren auf die OnBoard PCI/33 Lösungen von 3Com und Broadcom bezogen. 64 bit Karten bringen selbstverständlich die volle Bandbreite.Mein Board ist billiger, denn manches 875 Board und viel billiger als es die ersten Granite Bay Boards je waren. Es wurde nie als Server Board angepriesen (Vorher hatte ich nen tyan tiger MP). Es schert sich nichtmal snen Dreck um MP oder nicht MP - ich muss ergo meine XP nedmals unlocken um sie drauf zu betreiben (bin drum gerade mental am mich mit aufrüsten beschäftigen und weiss noch ned genau auf was). BIOS Schalter "umgelegen" und Dual Betrieb geht auch mitem XP. Das kann kein WS oder SVR Board sein.Desktop Markt <=> Single CPU + PCI/33Abgesehen davon wäre mir der Punkt des Caches noch immer weit mehr sympa - denn ich möchte dort mal aufn Mangel des P4 HT hinweisen... Bitte, schiess los.

Gast

2003-08-02, 11:54:57

Original geschrieben von Muh-sagt-die-Kuh
Real macht der Intel CSA GBit Ethernet Adapter nach c´t Messungen 110 MB/sec, PCI Lösungen kamen nicht über 80 hinaus. [/SIZE]

Tjo da kommt der gute alte PCI-Bus halt an seine Grenzen...Andere
Geräte lauschen ja auch am Bus und die theoretischen 133mb/s er-
reicht man real eh ned...

Haarmann

2003-08-02, 12:47:45

Muh-sagt-die-Kuh

Zum Thema Desktop fällt mir da doch mal nen gutes Argument ein, welches Dir Deutlich zeigen soll, dass Desktop Markt nicht Deine Grenzen beinhaltet.

http://www.apple.com/hardware/

z.B. hat der G4 schon 4 33/64 PCI Slots und Dual CPUs gabs bei Aplle auch schon oft. Diese Geräte sind aber ganz klar als Desktops vermarktet, wie man gut sehen kann. Intel bietet das nicht mehr an, aber zu früheren Zeiten gabs das alles von Intel auch. Ich nenne hierzu mal HX Chipset.

Zum Cache Kapitel - HT beinhaltet ja immer noch den gleichen Cache mit 8 "Zeigern". Je einer wird wohl auf jedes logischen CPU Code zeigen. Wieder je einer wird Quelldaten zeigen. Nochmals je einer Zieldaten. Somit hast schon 6 von 8 möglichen Segmenten blockiert. Hab ich nun noch je ne SIMD Quelle und Ziel, so sinds bereits 10 Segmente, die aber gar nicht da sind -> Cache Trashing -> langsamer denn möglich. Daher bin ich für 16 Segmente statt 8. 8 Segmente shared sind für 2 CPUs schlicht zu wenig. Das merkt man deutlich bei gewissen Benches. Gerade bei den Benches werden dann die schnellen Boards für etwas Ausgleich sorgen können.

Muh-sagt-die-Kuh

2003-08-02, 15:14:56

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Zum Thema Desktop fällt mir da doch mal nen gutes Argument ein, welches Dir Deutlich zeigen soll, dass Desktop Markt nicht Deine Grenzen beinhaltet.

http://www.apple.com/hardware/

z.B. hat der G4 schon 4 33/64 PCI Slots und Dual CPUs gabs bei Aplle auch schon oft. Diese Geräte sind aber ganz klar als Desktops vermarktet, wie man gut sehen kann. Intel bietet das nicht mehr an, aber zu früheren Zeiten gabs das alles von Intel auch. Ich nenne hierzu mal HX Chipset.Für den aktuellen x86 PC Markt passen meine Grenzen verdammt gut...und genau darum geht es hier, nicht um Apple oder die Vergangenheit.Zum Cache Kapitel - HT beinhaltet ja immer noch den gleichen Cache mit 8 "Zeigern". Je einer wird wohl auf jedes logischen CPU Code zeigen. Wieder je einer wird Quelldaten zeigen. Nochmals je einer Zieldaten. Somit hast schon 6 von 8 möglichen Segmenten blockiert. Hab ich nun noch je ne SIMD Quelle und Ziel, so sinds bereits 10 Segmente, die aber gar nicht da sind -> Cache Trashing -> langsamer denn möglich. Daher bin ich für 16 Segmente statt 8. 8 Segmente shared sind für 2 CPUs schlicht zu wenig. Das merkt man deutlich bei gewissen Benches. Gerade bei den Benches werden dann die schnellen Boards für etwas Ausgleich sorgen können. Richtig, auch mit HT beinhaltet im L2 ein Set immer noch 8 Cache-Lines, richtig ist auch, dass es bei 2 Threads zu mehr Speicherzugriffen umd somit auch zu mehr Konflikten kommt...deine Argumentation danach verstehe ich allerdings nicht. Im L2 wird mit physikalischen Adressen gearbeitet, eine Unterscheidung nach Threads ist nicht nötig.
Eine Assoziativität von 16 bedeutet im Durchschnitt eine leicht höhere Hit-Rate als eine Assoziativität von 8, dafür hat man auch einen höheren Verwaltungsaufwand. Das einzige was gegen die Konflikte wirklich hilft ist ein doppelt so großer Cache.

Haarmann

2003-08-02, 21:05:31

Muh-sagt-die-Kuh

Bei nem Dual System eben nimmer, da ein HT System ein Dual System mit einfachem Cache Subsystem darstellt, musst so rechnen. 2 CPUs rechnen nie am gleichen Thread um, das kann ja nicht gut gehen sonst.
Im Prinzip hat nun jede logische CPU 256KB und 4 Segmente zur Verfügung, aber die sind nicht gelocked - nimmt eine CPU also 5 und die andere 3, dann wird die mit 3 mit grosser Wahrscheindlichkeit ein 4es wollen - damit fliegt wieder eines der anderen raus. Für 2 CPUs ist der Cache also im Prinzip nur 4 Wege assoziativ. Das ist dann eben deutlich weniger als die normalen 8 wege. 16 wege bieten da wohl mehr, denn 8 wege in Grösse verdoppelt. Für 2 CPUs reichts einfach nicht imho. mit 8 Segmenten.

Quasar

2003-08-02, 23:49:50

Original geschrieben von Muh-sagt-die-Kuh
Sie haben aber keine Southbridge mit integriertem Gigabit-LAN, die koennen alle nur 10/100 MBit.

Was mir viel wichtiger wäre, ist, daß der Netzwerk-Chip ausgelastet werden kann, ohne den PCI-Bus, über den herkömmliche NICs angeschlossen sind, auch wenn sie auf das Board gelötet wurden, zu beeinträchtigen.
Konkurrierende Transfers können den PCI ganz schön aus dem Tritt bringen und gerade bei Aufnahmen via TV-Karte o.ä. sind solche Einbrüche m.E. unbedingt zu vermeiden.

"CSA" ist für mich ein absolutes Kriterium (oder besser: Maßstab, da ich entsprechende Lösungen anderer Hersteller ebenso begrüßen würde) bei meiner zukünftigen Mainboardauswahl.

Muh-sagt-die-Kuh

2003-08-03, 00:56:29

Original geschrieben von Quasar
Was mir viel wichtiger wäre, ist, daß der Netzwerk-Chip ausgelastet werden kann, ohne den PCI-Bus, über den herkömmliche NICs angeschlossen sind, auch wenn sie auf das Board gelötet wurden, zu beeinträchtigen.
Konkurrierende Transfers können den PCI ganz schön aus dem Tritt bringen und gerade bei Aufnahmen via TV-Karte o.ä. sind solche Einbrüche m.E. unbedingt zu vermeiden.

"CSA" ist für mich ein absolutes Kriterium (oder besser: Maßstab, da ich entsprechende Lösungen anderer Hersteller ebenso begrüßen würde) bei meiner zukünftigen Mainboardauswahl. Vollkommen richtig...das bestätigt der c´t Mainboardtest auch....unter Last auf dem PCI Bus brechen die 3Com und Broadcom PCI Lösungen auf unter 40 MB/sec ein während die CSA Lösung weiterhin die 110 MB/sec hält.

Muh-sagt-die-Kuh

2003-08-03, 01:25:25

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Bei nem Dual System eben nimmer, da ein HT System ein Dual System mit einfachem Cache Subsystem darstellt, musst so rechnen. 2 CPUs rechnen nie am gleichen Thread um, das kann ja nicht gut gehen sonst.
Im Prinzip hat nun jede logische CPU 256KB und 4 Segmente zur Verfügung, aber die sind nicht gelocked - nimmt eine CPU also 5 und die andere 3, dann wird die mit 3 mit grosser Wahrscheindlichkeit ein 4es wollen - damit fliegt wieder eines der anderen raus. Für 2 CPUs ist der Cache also im Prinzip nur 4 Wege assoziativ. Das ist dann eben deutlich weniger als die normalen 8 wege. 16 wege bieten da wohl mehr, denn 8 wege in Grösse verdoppelt. Für 2 CPUs reichts einfach nicht imho. mit 8 Segmenten. So simpel wie du das hier darstellst ist es nicht...

Für den Cache existieren keine virtuellen CPUs, durch den 2. Thread steigt nur die Anzahl der Speicherzugriffe an, aber nicht auf das doppelte. Aus der Sicht des Caches ist es egal ob nun ein einziger speicherlastiger Thread oder zwei weniger speicherlastige laufen...

Es ist unbestritten, dass ein 16-fach assoziativer Cache eine höhere durchschnittliche Hit-Rate als ein 8-fach assoziativer Cache hat und dass dieser Vorteil bei häufigeren Speicherzugriffen deutlicher ausfällt als bei wenigen. Nach dem Gesetz des abnehmenden Ertrags ist der Vorteil von 16 fach gegenüber 8 fach allerdings deutlich geringer als der von 8 fach über 4 fach.

Eine symmetrische Aufteilung wie du sie oben beschreibst gibt es auch nicht, ob Konkurrenz um die Plätze in einem Set entsteht oder nicht hängt einzig und allein von der Position der Daten im Hauptspeicher ab.

Um es nochmal zusammenzufassen:

Für den Cache ändert sich durch HyperThreading nichts grundlegendes, es gibt einfach nur mehr Speicherzugriffe. Konkurrenz um Plätze in einem Set gibt es immer, auch bei einem einzelnen Thread.

/edit:

Vielleicht überzeugt dich ja ein Gegenbeispiel: Der IBM Power4 Prozessor

Beim Power4 sitzen 2 echte CPU Cores auf einem Die und teilen sich einen L2 Cache von 1,5 MB Größe...nun rat mal, wie dieser L2 Cache organisiert ist ;)

http://www-1.ibm.com/servers/eserver/pseries/hardware/whitepapers/power4_4.html

ATI-Andi

2003-08-03, 01:51:22

@ Haarmann: Wenn von Desktops die Rede ist, sind damit natürlich keine SMP Systeme gemeint, da wohl die wenigsten PC-User ein solches Einsetzen. Der Desktop Markt hört momentan, für mich beim i875P und nforce2 und beim P4 3,2 C und AXP 3200+ auf. Da gebe ich Muh-Kuh völlig recht. Und im Desktopbereich ist CSA, daher eine Neuerung, die es Ottonormaluser ermöglicht Gbit-Lan voll zu nutzen.

Außerdem kann ein User der 80bit Befehle benutzt auch das Geld in die nötige Plattform investieren, an der Software darf es da nicht scheitern. Und ich nutze Video-Encoding wo
Vorteile erst ab Quadro-Systemen zum tragen kommen würden. Im Desktopbereich wird mit 80 bit Befehlen nicht viel gemacht.
Und überhaupt ist erst recht AMD und auch nicht Intel im SMP-Bereich sonderlich schnell. Die richtig schnellen Computer baut NEC, ich nenne nur die DX-Reihe und davon den SX-6/4A, der Computer hat 4 CPUs,32 GFlops/sec, 64GB-Ram und
128 GB/s Ram Bandbreite und dabei das beste Preisleistungsverhältnis unter dem SMP Systemen. Selbst der mit einer CPU ist schon schneller als Die Dual Systeme von AMD/Intel. Und das ist die Konkurrenz von SMP-Systemen. Und nicht irgendwelche Desktop-CPUs. Im Übrigen zeigt der Intel Itanium einem Athlon MP gehörig die Zähne. Der Preis steht da natürlich auf dem anderen Blatt. Preis/Leistung bleibt aber excellent. Und wenn du meinst der Vergleich wäre nicht fair, gibt es auch da Widerrede, da es ja noch den SX1024/128 gibt. Also CSA ist Desktop und PCI 64 bleibt ein unsäglicher Versuch PCI im SMP -Bereich zu etablieren, jedenfalls für die Poweruser, die nicht nur Server betreiben wollen. Und Intel bleibt hat mit CSA im Desktopbereich eine Innovation. Oder schon mal einen nforce 2 mit CSA gesehen.
Im Übrigen weise ich den Warezvorwurf von mir, weil ich keine 3DNow Extended Freakware brauche. Mir reicht Pinnacle und DIVX-Codec im Videobereich. Und das läuft auf den Intel, wohl aufgrund der Bandbreite und dem CPU-Core schneller.Lieber ein gutes SMT-System, als ein SMP-System und dann die
Freakware noch von Warezsites downloaden, weil das Geld fehlt. Nein, sowas habe ich nicht nötig.

Bokill

2003-08-03, 18:45:22

ATI-Andi hat es aber nötig sein "Intelboy- Gehabe" allen kundzutun.

Schon mal was von Marktmacht gehört?
3DNow war damals überragend, der Marktdruck von AMD war vzu gering.

SSE3 hat erst jetzt den Funktionsumfang den damals schon 3DNow! bot.

Bitte verunglimpfe daher nicht die Möglichkeiten von 3DNow! Nicht alles was technisch überragend ist hat auch Erfolg, das Marktumfeld ist genauso wichtig.

Link dazu: http://www.xbitlabs.com/articles/cpu/display/prescott-sse.html
SSE Technology in New Intel Prescott Processors

Kakarot

2003-08-03, 18:57:42

Original geschrieben von Bokill
ATI-Andi hat es aber nötig sein "Intelboy- Gehabe" allen kundzutun.

was nicht verboten ist, gleiches gilt natürlich auch für "AMDboy- Gehabe", also unterlass doch bitte in Zukunft derartige Aussagen.

Gast

2003-08-03, 21:01:12

Ähm wann habt ihr eigentlich zuletzt ma auf das topic geschaut???
das arme kerlchen wollte doch blos wissen welche cpu (er besitzt doch beide!!)er zum zoggen benutzen soll. und ihr labert den mit cache modi
HT und PLV voll. ich denke ma der wollte einfach nur hören:nimm den AMD der is besser als der Intel weil das so ist.

Kakarot

2003-08-03, 21:11:32

Das manche threads spätestens nach Seite 2 o. 3 "offtopic" werden ist im Allgemeinen nichts Schlechtes, da es sich hier um ein Diskussions-Forum handelt. Wenn die Kernfrage weitgehends beantwortet ist, kann man schonmal vom Thema etwas abkommen, woraus sich interessante Diskussionen ergeben können.

Panther

2003-08-04, 00:03:35

Willste was stabiles, sicheres und problemloses haben, nimm den P4. Wenn Du eher auf Probleme, Überhitzung und dauerndes nach Patches und Bugfixes Ausschau halten stehst, dann nimm den AMD.:D

Den Unterschied wirste sowieso nur in Benchmarks mit blossem Auge erkennen, worauf man dann einen Schwanzvergleich mit Kumpels starten kann.;D

LiquidAcid

2003-08-04, 04:22:34

[...]
Nun wurde mein Thread doch vergewaltigt mit einer sinnlosen AMD vs. Intel Diskussion.
[...]

edit: flame entfernt.
Ich bitte doch darum derartige Aussagen, die von mir editiert wurden, in Zukunft zu unterlassen, da es
1. nicht Dein Thread ist, sondern dieser lediglich von Dir erstellt wurde, was Dir nochlange nicht das Recht gibt, Beiträge derart zu kritisieren.
2. flame ist hier unerwünscht(siehe auch Board-Regeln).

Kakarot

Kakarot

2003-08-04, 14:37:01

Original geschrieben von Panther
Wenn Du eher auf Probleme, Überhitzung und dauerndes nach Patches und Bugfixes Ausschau halten stehst, dann nimm den AMD.
Pauschalisierung!

StefanV

2003-08-04, 15:08:45

Original geschrieben von Panther
Willste was stabiles, sicheres und problemloses haben, nimm den P4. Wenn Du eher auf Probleme, Überhitzung und dauerndes nach Patches und Bugfixes Ausschau halten stehst, dann nimm den AMD.:D

Den Unterschied wirste sowieso nur in Benchmarks mit blossem Auge erkennen, worauf man dann einen Schwanzvergleich mit Kumpels starten kann.;D

Hmpf, schade, daß hier einige Postings entfernt wurden...

Aber ich nehme mal an, daß du keine aktuelleren AMD Plattformen zu Gesicht bekommen hast, oder??

Ich selbst bin ja einer der glücklichen, die beide Plattformen kennen, wobei ich eigentlich recht zufrieden mit den VIA Chipsätzen war...

Für Consumer sind die VIAs recht gut, auch unterstützen sie (seltsamerweise) als einzige Consumerchips durchgehend Registred ECC RAM...

Wer sich also mal irgendwann 'nen 'echten' Server aufbauen will, für den führt absolut garkein Weg an VIA vorbei...

Ergo:

Die VIA Chipsätze ab KT266A sind recht gut, mit der VT8235 sogar sehr gut und auch ziemlich problemlos, für den 'Hausgebrauch' auch absolut ausreichend.

Ob man sich für AMD oder eher für Intel entscheidet sollte man in erster Linie vom Geldbeutel abhängig machen, wenn mann sichs leisten kann Intel zu kaufen, DANN kann man sichs überlegen, für 'nen Schüler ists sogar dämlich sich 'nen Intel Rechner zu kaufen, da er mit seinen sehr geringen Devisen nicht wirklich weit kommt...

Bei AMD bekommt eine 'Arme Sau' fürs gleiche Geld einen sehr schnellen Rechner, während man bei Intel nur Schonkost aka Celeron bekommt...

-=O.C.B=-

2003-08-04, 15:38:03

Original geschrieben von Stefan Payne
Ob man sich für AMD oder eher für Intel entscheidet sollte man in erster Linie vom Geldbeutel abhängig machen, wenn mann sichs leisten kann Intel zu kaufen, DANN kann man sichs überlegen, für 'nen Schüler ists sogar dämlich sich 'nen Intel Rechner zu kaufen, da er mit seinen sehr geringen Devisen nicht wirklich weit kommt...

Bei AMD bekommt eine 'Arme Sau' fürs gleiche Geld einen sehr schnellen Rechner, während man bei Intel nur Schonkost aka Celeron bekommt...

Ist so aber leider nicht richtig! Ich habe Anfang Nov. 2002 mein
Sys aufgerüstet und stand vor der Wahl:

Intel-P4 Northwood für PSB 533mhz samt i845PE und 512mb DDR-333
oder
AMD-XP 2400+ samt KT333 und ebenfalls 512mb-DDR-333

Die Intel-Combo war genau 11€ günstiger - Als CPU kam die jeweilige
"boxed" Vers. in Betracht...;)

Inzwischen hast Du aber wieder recht. Die Preise sind bei AMD wieder
ziemlich im Keller angelangt. Wobei sich die Mainboards - NF2 bzw.
i865PE - preislich nichts nehmen. Beim Speicher kann man auch nix
sparen...Bleibt halt die Differenz bei der CPU...Beim Vergleich von
Barton 2500+ und P4-2,4C sind das um die 75-80€...Soviel teurer kommt
ein Intel-Sys also auch nicht...=)

Haarmann

2003-08-04, 15:47:15

ATI-Andi

Mit nem Intel system brauchte ich auch kein 3dnow - das sagt aber nichts über 3dnow aus, sondern nur, dass es sinnlos ist, weil die Intel CPU es eh nicht nutzen kann. CSA ist auch im Desktop Bereich keine Neuerung.
G4 Macs sind für dich offenbar auch keine Desktops, sondern wohl Server oder was auch immer - für mich sinds Desktops, weil se Apple als das verkauft.

Otto Normalnutzer hat wohl auch kein GBit LAN Zuhause... Von daher gesehen werde ich GBit LAN mal nach Deinem Model ins Server Segment stellen ;). Ich kenne echt Niemanden, der Zuhause nen GBit LAN rumstehen hat.

Wie gross ist der NEC? Passt der auf Deinen Desktop? ;)

Der Itanium ist genau so lange schnell, wie ich Itanium Code einsetze und auch dann ist erst die neuste Generation zu mehr denn 800MHz Fehlerfrei fähig - imho ziemlicher Schrott und die lächerlichen Verkaufszahlen scheinen mich da zu unterstützen.

Muh-sagt-die-Kuh

Hab gesagt die sind nicht locked - also nicht statisch verteilt, aber ich wollte zeigen, dass Threads leicht anfangen der andere "CPU" Segmente zu trashen.

-=O.C.B=-

2003-08-04, 15:53:01

Original geschrieben von Muh-sagt-die-Kuh
Vollkommen richtig...das bestätigt der c´t Mainboardtest auch....unter Last auf dem PCI Bus brechen die 3Com und Broadcom PCI Lösungen auf unter 40 MB/sec ein während die CSA Lösung weiterhin die 110 MB/sec hält.

Aber mal Butter bei die Fische...Welcher Home-User hat ein Gbit-LAN?
Sowohl die Switches als auch Router sind dafür doch noch zu teuer...
I.d.R. sinds doch 100mbit LANs - Die häufig auch noch mit nicht ganz
so dollen Realtec-NICs auskommen müssen...;)

ATI-Andi

2003-08-04, 16:30:07

Viele Nutzer nutzen Gbit-Lan schon zur Direktverbindung, um beide Rechner auf dem neuesten Stand zu halten. Bei Erweiterungen wird es in der Tat schnell teuer. Ich kenne mittlerweile einige User mit Gbit-Lan Mobos.

@ Haarmann: Das 3DNow war mehr auf die Warez-Anspielung bezogen, denn auf die aktuelle Vormachtstellung von SSE(2) :D

Apple mit Dual G4 sind im Profibereich anzusiedeln. Der Power Mac G4 ist laut Apple speziell für Kreativ-Profis, Unternehmen und Wissenschaftler konzipiert. Auch für Unternehmen bietet NEC Desktops mit Quadroprozessoren. Preislich liegen die nochmal etwas über Apple, aber bei 4000 Euro ohne Monitor kann man meines Erachtens nicht mehr von einem Homecomputer sprechen. Und diese gehen auch aus dem Threadtitel hervor, AXP oder P4, das sind Homecpu's und Apple und NEC ist Profibereich und so werdense auch beworben. Der einzige Apple, der für den Homebereich konzipiert ist, ist der Emac und der hat 10/100MBit Ethernet. Der G4 ist ein Rechner für Kreativität, Produktivität und Kommunikation, laut Apple.

Jeder Spezialprozessor ist nur solange schnell, wie angepasster Code benutzt wird. Die Maße der Deskside bei NEC sind 445mm x 730mm x 700mm. ;)

Muh-sagt-die-Kuh

2003-08-04, 19:00:13

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Hab gesagt die sind nicht locked - also nicht statisch verteilt, aber ich wollte zeigen, dass Threads leicht anfangen der andere "CPU" Segmente zu trashen. Definiere doch mal, was du unter "locked" bzw "statisch verteilt" verstehst...und was das mit dem P4 bzw Power4 L2 Cache zu tun hat.

Cache-Trashing ist/war beim P4 übrigens eine L1 Problematik.

Panther

2003-08-04, 19:25:23

[SIZE=1]Original geschrieben von Stefan Payne
Hmpf, schade, daß hier einige Postings entfernt wurden...

Aber ich nehme mal an, daß du keine aktuelleren AMD Plattformen zu Gesicht bekommen hast, oder??

Keine Sorge, das habe ich.
Ich spreche auch nicht von mir, mir ist das egal, damit verdiene ich mein Geld. ;)
Im Endeffekt führt das wieder zu nichts, weil jeder von sich ausgeht, was das Installieren und Einrichten eines Systems angeht und sich anschliessend für den King hält (ja ich weiss...Pauschalisierung) :D , weil er ne Sekunde schneller als der andere ist und/oder paar Pünktchen mehr in einem blödsinnigen Benchmark hat.:) Darauf läuft es doch hinaus.

Haarmann

2003-08-04, 19:38:23

ATI-Andi

Weisste, das SSE Gelabber erinnert mic immer wieder an MMX. Das erste "optimierte" Spiel, POD, war langsamer mit MMX, denn ohne ;).

Mein Rechner kostet mit CPUs, RAM, HD etc ohne die Graka keine 1000€. Damit ist das durchaus ein mit nem Dell PC vergleichbares Kistchen.

Haarmann

2003-08-04, 19:39:57

Muh-sagt-die-Kuh

Ich definiere das so, dass der Cache nicht blockierbar ist für eine "CPU" und nicht geteilt verwaltet wird. Eben ein Shared Cache für beide.

Zusatz

Trashing ist natürlich im L1 noch schlimmer, aber L1 oder L2 ist weniger Unterschied, denn Speicher oder L2.

-=O.C.B=-

2003-08-04, 20:21:46

Original geschrieben von Haarmann
ATI-Andi

Weisste, das SSE Gelabber erinnert mic immer wieder an MMX. Das erste "optimierte" Spiel, POD, war langsamer mit MMX, denn ohne ;).

Hm,

warum laufen dann einige Photoshop-Filter mit z.T. 300% mehr Per-
formance? MMX mag anfänglich ein Papiertiger gewesen sein und die
Implantierung durch Software-Hersteller auch nicht die beste ge-
wesen sein ABER imo trift das nicht auf SSE zu! Gerade im Bereich
von Multi-Media/Vidoebearbeitung findet sich recht häufig SSE...

Gerade der Umstand, dass Adobe recht früh auf eine Implantierung von
SSE gesetzt hat dürfte AMD zur lizensierung bewogen haben...;)

Mein Rechner kostet mit CPUs, RAM, HD etc ohne die Graka keine 1000€. Damit ist das durchaus ein mit nem Dell PC vergleichbares Kistchen.
Was soll und das sagen? Für 1000€ excl. Graka kriege ich ein ver-
dammt gutes Intel-System...Siehe meine Sig...:D

Muh-sagt-die-Kuh

2003-08-04, 20:31:25

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Ich definiere das so, dass der Cache nicht blockierbar ist für eine "CPU" und nicht geteilt verwaltet wird. Eben ein Shared Cache für beide.

Zusatz

Trashing ist natürlich im L1 noch schlimmer, aber L1 oder L2 ist weniger Unterschied, denn Speicher oder L2. Klar...und wo ist nun das Problem? Nach diesem Prinzip funktionieren sowohl der Power4 als auch der P4 Cache...und auch der Power4 kommt mit 8-way Assoziativität aus.

Thrashing im L1 entsteht durch eine Besonderheit in dessen Verwaltung, im L2 gibt es diese nicht.

Haarmann

2003-08-04, 21:05:13

Muh-sagt-die-Kuh

Haste das je nachgemessen, obs das wirklich nicht gibt? Ich jedenfalls kann sowas nicht wirklich nachmessen, da mit ein 16 wege L2 Cache P4 zum Vergleich fehlt. Daher kann ich nur abschätzen, was es bringen sollte.

P.S. RISC und CISC Chips lassen sich nicht in allen Bereichen vergleichen ;).

Muh-sagt-die-Kuh

2003-08-04, 21:50:19

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Haste das je nachgemessen, obs das wirklich nicht gibt? Ich jedenfalls kann sowas nicht wirklich nachmessen, da mit ein 16 wege L2 Cache P4 zum Vergleich fehlt. Daher kann ich nur abschätzen, was es bringen sollte.

P.S. RISC und CISC Chips lassen sich nicht in allen Bereichen vergleichen ;). Ich weiss, dass ein 16-fach assoziativer Cache besser ist als ein 8-facher...und aus den oben genannten Gründen kannst du dir auch zusammenreimen, dass der Schritt von 8 zu 16 fach beim P4 auch nicht mehr bringt als bei jeder anderen CPU.

Reine RISC und reine CISC Chips existieren sowieso nicht mehr...mal abgesehen davon, im Bezug auf die Caches kann man sie problemlos vergleichen.

StefanV

2003-08-04, 22:01:35

Original geschrieben von -=O.C.B=-
Ist so aber leider nicht richtig! Ich habe Anfang Nov. 2002 mein
Sys aufgerüstet und stand vor der Wahl:

Intel-P4 Northwood für PSB 533mhz samt i845PE und 512mb DDR-333
oder
AMD-XP 2400+ samt KT333 und ebenfalls 512mb-DDR-333

Die Intel-Combo war genau 11€ günstiger - Als CPU kam die jeweilige
"boxed" Vers. in Betracht...;)

Inzwischen hast Du aber wieder recht. Die Preise sind bei AMD wieder
ziemlich im Keller angelangt. Wobei sich die Mainboards - NF2 bzw.
i865PE - preislich nichts nehmen. Beim Speicher kann man auch nix
sparen...Bleibt halt die Differenz bei der CPU...Beim Vergleich von
Barton 2500+ und P4-2,4C sind das um die 75-80€...Soviel teurer kommt
ein Intel-Sys also auch nicht...=)

1. ein Schüler bzw jemand mit wenig Geld bzw jemand der nicht viel Geld ausgeben will (wobei letzterer eigentlich Geld hat allerdings keinen Sinn sieht das in den PC zu stecken ;)) wird sich kaum 'High End' leisten können...
Was du zum Vergleich angegeben hast, war zur damaligen Zeit aber High End...
Mid Range wäre wohl der XP1700+ oder 2000+ gewesen, welcher wohl auch deutlich Preisgünstiger gewesen wäre...

Persönlich rechne ich mit maximal 100€ für CPU...

2. Ebensowenig wird sich ein 'Preisbewusster' ein 100€ Board leisten können/wollen...
Wenn schon, dann kloppen die sich ein ECS, Asrock oder anderes 'Preisgünstiges' rein...
Wobei ich persönlich doch ein ECS (L7S7A2) nehmen würde...

Persönlich rechne ich hier mit maximal 65€, mit viel Glück auch 75€ für ein Board...

3. nö...
Ich hab in diesem Punkt immer Recht gehabt, nur haben wir uns anscheinend a bisserl missverstanden bzw wir reden jewaisl von einem anderen Segment...

Wie gesagt, ich redete eher von dem 'Armen Schlucker', der sich keine CPU für 200€ leisten kann/will...
Und du musst selbst zugeben, daß es für unter 200€ bei Intel meist nur Schrott bzw Selleries gibt, bei AMD hingegen für ~die hälfte des Preises (also 100€) eine gute Mid Range CPU...

-=O.C.B=-

2003-08-04, 22:42:17

Was du zum Vergleich angegeben hast, war zur damaligen Zeit aber High End...
Öhm, die 2,4´er waren damals "Mid-Range" - Wie sie es auch heute sind. ;)
Persönlich rechne ich mit maximal 100€ für CPU...
In dem Segment ist AMD ohne Frage performanter.
Persönlich rechne ich hier mit maximal 65€, mit viel Glück auch 75€ für ein Board...
Für 60€ kriegste nen Sockel 478 mit SIS648 bei K&M...
nö...
Ich hab in diesem Punkt immer Recht gehabt, nur haben wir uns anscheinend a bisserl missverstanden bzw wir reden jewaisl von einem anderen Segment...

Hast Du nicht so ganz...Selbst wenn ich mir nen Low-Cost MoBo und
Billig-Ram verbaue bleibt "nur" die Differenz der CPU. Die sonstigen
Komponenten kriegste für beide Plattformen zum etwa gleichen Preis.
Und das in jedem Marktsegment des Desktop-Bereiches...

S370sNAKE

2003-08-04, 23:20:01

OCB zustimm

Quasar

2003-08-05, 00:24:03

Original geschrieben von Haarmann
[...] CSA ist auch im Desktop Bereich keine Neuerung.[...]

Echt? Ich dachte, das wäre neu. Wo gab's das denn früher schon?

Original geschrieben von -=O.C.B=-
Aber mal Butter bei die Fische...Welcher Home-User hat ein Gbit-LAN?
Sowohl die Switches als auch Router sind dafür doch noch zu teuer...
I.d.R. sinds doch 100mbit LANs - Die häufig auch noch mit nicht ganz
so dollen Realtec-NICs auskommen müssen...;)

Naja, hast schon recht, aber wie ATi-Andi sagt, für Direktverbindungen (und genau das plane ich) ist das schon eine feine Sache, für "richtige" LANs mit Switch/Router ist's sicherlich noch ein bißchen zu teuer.

Aber ein 100MBit-CSA würde mir auch gut gefallen.

Bokill

2003-08-05, 00:43:07

Warum werden diverse Postings hineingdrückt, die alle selbst einen fettenThread abgeben würden?
1. Preiswürdigkeit
2. Cachestruktur/Geschwindigkeit
3. Flame AMD vs Intel
4. Benchmarkvergleich XP2200+ vs P4 2700
da gab es bei X-Bit Labs sogar ein Duell mit einem Athlon mit 2200Mhz AthlonXP dort versägte der 2200Mhz Athlon die P4 bis 2800/3000 Mhz, bis auf die ganz speziellen Streamingbenchmarks, witzigerweise sind die aber noch nicht genannt worden.

Haarmann

2003-08-05, 09:02:19

Quasar

Da z.B. - Ja, es ist kein dedizierter Bus für nur LAN, aber er ist einfach so stark dimensioniert, dass er bei Weitem reicht. Im Gegensatz zum lahmen Intel Hublink, hängen somit auch die IDE Interfaces mit full Speed am Chipset. Beim 266MB/Sek Hublink reichts nämlich nicht für 2 PATA und 2 SATA (zusammen 566MB/Sek). Nur haben bisher die Konkurrenten noch keine GBit Chips eingebaut - das wird aber kommen. Was natürlich richtig ist, ist dass die nicht Intel Chipsets oftmals minderwertige LAN Chipcores integrieren mit hoher CPU Load als Folge. Das ist schade imho.

"The SiS655FX features an AGP 8X bridge, and Dual Channel DDR-400 Memory controller, supporting Pentium IV FSB up to 200 MHz. The SiS655FX, via the second-generation 1GB/s Multi-threaded I/O link, interconnects the SiS964 Media I/O that integrates one EHCI compliant USB 2.0 host controller, 3 OHCI compliant USB 1.1 host controllers, the SATA150 controller, the ATA-133 dual IDE controller, AC 97 V2.3 compliant audio controller, and the Ethernet MAC controller with standard MII interfaced. "

Kleine Alternative für Dich... Firewire Links ;). Echt billig und recht schnell.

Muh-sagt-die-Kuh

Die Auswirkungen eines Miss bei nem P4 sind ziemlich heftig. Lange Pipeline und ewige Wartezeit aufs RAM (wegen dem Konzept hohe Clockspeed). Ein Opteron z.B. reagiert weniger allergisch auf sowas. Macht daher durchaus nen Unterschied, welche Architektur drin steckt. Auch profitieren Dual Systeme beim P3 plötzlich von RDRAM und DDR während Single Systeme das nicht machen (Hierzu sollteste Dir mal i840 SMP Benches betrachten - das ist fascht schon erschreckend).

Reine Risc sterben aus, aber die wichtigen Eigenschaften des Codes bleiben erhalten, auch wenn intern umgewürfelt wird. Im Prinzip darf ein Cisc Chip immer intern Risc like sein - es geht nur darum, womit er gefüttert wird. Ein Risc hat daher gewisse Sachen nach wie vor einfacher Realisierbar. Sprünge z.B. und konstante Befehlslänge sind nach wie vor eigentlich vorhanden bei RISC und bei x86 Code noch immer nicht vorhanden.

Mein "Lieblingschip" ist by the way nach wie vor ein Cyrix 6x86. Als das Teil rauskam, wars bei jedem Lowlevelbench Intel völlig unterlegen und doch wars in der realen NichtFPUwelt absolut überlegen.

http://firingsquad.gamers.com/hardware/joshua/default.asp

Das ist das einzige Preview dieser netten CPU, die man leider nicht mehr fertigstellen konnte. Wie immer sehr interessant im Ansatz (Unified Caches, was Intel nur beim DX4 hingekriegt hat) und schwach auf der FPU, dabei waren Cyrix FPUs beim 386 wesentlich schneller als die i387. Auch dass er mit nur einer Pipeline bereits den Celeron im Integersektor schlagen kann ist imho erstaunlich.

BlackBirdSR

2003-08-05, 09:48:51

Original geschrieben von Haarmann
und schwach auf der FPU, dabei waren Cyrix FPUs beim 386 wesentlich schneller als die i387.

was daran lag, dass sich Cyrix nen Mathematiker geholt hat, und ein paar Optimierungen vorgenommen hat.
Intel hat das damals total verpeilt.

Quasar

2003-08-05, 09:55:18

Original geschrieben von Haarmann
Quasar

Da z.B. - Ja, es ist kein dedizierter Bus für nur LAN, aber er ist einfach so stark dimensioniert, dass er bei Weitem reicht. Im Gegensatz zum lahmen Intel Hublink, hängen somit auch die IDE Interfaces mit full Speed am Chipset. Beim 266MB/Sek Hublink reichts nämlich nicht für 2 PATA und 2 SATA (zusammen 566MB/Sek). Nur haben bisher die Konkurrenten noch keine GBit Chips eingebaut - das wird aber kommen. Was natürlich richtig ist, ist dass die nicht Intel Chipsets oftmals minderwertige LAN Chipcores integrieren mit hoher CPU Load als Folge. Das ist schade imho.

"The SiS655FX features an AGP 8X bridge, and Dual Channel DDR-400 Memory controller, supporting Pentium IV FSB up to 200 MHz. The SiS655FX, via the second-generation 1GB/s Multi-threaded I/O link, interconnects the SiS964 Media I/O that integrates one EHCI compliant USB 2.0 host controller, 3 OHCI compliant USB 1.1 host controllers, the SATA150 controller, the ATA-133 dual IDE controller, AC 97 V2.3 compliant audio controller, and the Ethernet MAC controller with standard MII interfaced. "

Kleine Alternative für Dich... Firewire Links ;). Echt billig und recht schnell.

Das Problem, AFAIK, das bisher all diese "integrierten Lösungen" hatten, und auch der SiS macht da, ebenfalls IIRC, keine Ausnahme, ist, daß nur ein Teil des NIC im Chipsatz integriert ist und der andere Teil dann via aufgelötetem Baustein auf dem Board realisiert werden muss (i.e. 3Com, Broadcom, div. intel-Baustein, AMD gibt's glaube ich auch) und dieser dann ganz normal per PCI an den Chipsatz (ich sage bewusst nicht NB, da es die bei einigen SiSen nicht gibt) angeschlossen werden.
Wenn ich mal Zeit habe, werde ich mich da noch schlauer machen...

FireWire wäre eine Alternative, allerdings krankt es momentan daran, dass ich einen Rechn0r mit CSA-GBit habe und einen mit IEEE1394... Und der FireWire-Rechner wird eher umgerüstet auf CSA-GBit als der neuere Rechn0r mit CSA-GBit auf Firewire. :)

edit:
Gerade, beim Schlaumachen, sah ich, dass die gigantisch klingenden 1GBit/s bei SiS' "MuTIOL" nur auf die Bandbreite zwischen Chipsatz und CPU bezogen sind (http://www.sis.com/images/products/diagram/655fx.gif), nicht auf die einzelnen Anbindungen der Peripherie. Dazu schweigt sich SiS dezent aus.

Ikon

2003-08-05, 10:14:41

Original geschrieben von Quasar
Das Problem, AFAIK, das bisher all diese "integrierten Lösungen" hatten, und auch der SiS macht da, ebenfalls IIRC, keine Ausnahme, ist, daß nur ein Teil des NIC im Chipsatz integriert ist und der andere Teil dann via aufgelötetem Baustein auf dem Board realisiert werden muss (i.e. 3Com, Broadcom, div. intel-Baustein, AMD gibt's glaube ich auch) und dieser dann ganz normal per PCI an den Chipsatz (ich sage bewusst nicht NB, da es die bei einigen SiSen nicht gibt) angeschlossen werden.
Wenn ich mal Zeit habe, werde ich mich da noch schlauer machen...

Das hast du schon richtig erkannt, üblicherweise (definitiv auch bei SiS) sind MAC und PHY in einem separaten Chip untergebracht, welcher nur über den PCI-Bus angekoppelt ist (weshalb natürlich die Bandbreite krankt). Intel hat bei seiner Gigabit-LAN-Lösung einfach MAC&PHY in den Ethernet-Controller integriert (und diesen per separatem Hub-Link an die Northbridge angebunden).

Haarmann

2003-08-05, 11:20:43

-=O.C.B=-

Photoshop Filter liefen zT schon damals mit MMX schneller als ohne - seltsamerwese lief der präMMX Filter auch schneller als der Neue ohne MMX... Und wenn mans genau nahm, dann brachte MMX in diesen Filtern je nach Setting etwas, oder gar nix bis weniger Leistung als der Vorgänger.

Quasar

Das MII Interface ist spezifiziert und ich hab dazu den Link mal ins Angebot genommen...

http://www-ee.eng.hawaii.edu/~msmith/XCoNET/Level_One/lxt970ng.pdf

Ich erkannte keinerlei Hinweise auf irgendwelche PCI Notwendigkeit.

Muh-sagt-die-Kuh

2003-08-05, 11:41:25

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Die Auswirkungen eines Miss bei nem P4 sind ziemlich heftig. Lange Pipeline und ewige Wartezeit aufs RAM (wegen dem Konzept hohe Clockspeed). Ein Opteron z.B. reagiert weniger allergisch auf sowas. Macht daher durchaus nen Unterschied, welche Architektur drin steckt. Auch profitieren Dual Systeme beim P3 plötzlich von RDRAM und DDR während Single Systeme das nicht machen (Hierzu sollteste Dir mal i840 SMP Benches betrachten - das ist fascht schon erschreckend).Um was geht es dir eigentlich? Auf die Assoziativität gehts du plötzlich garnicht mehr ein...

Das ein Miss beim P4 wegen seiner hohen Taktrate eine höhere Wartezeit in CPU Zyklen erzeugt ist klar...deswegen hat diese CPU ja auch sehr gute Caches und agressives Prefetching...
Reine Risc sterben aus, aber die wichtigen Eigenschaften des Codes bleiben erhalten, auch wenn intern umgewürfelt wird. Im Prinzip darf ein Cisc Chip immer intern Risc like sein - es geht nur darum, womit er gefüttert wird. Ein Risc hat daher gewisse Sachen nach wie vor einfacher Realisierbar. Sprünge z.B. und konstante Befehlslänge sind nach wie vor eigentlich vorhanden bei RISC und bei x86 Code noch immer nicht vorhanden.Wie, Sprünge gibts bei x86 nicht? ;)
x86 Binärcode ist vielleicht nicht so elegant wie mancher RISC Code, dafür ist der Code allerdings sehr kompakt, die meisten befehle brauchen nur 1 oder 2 Bytes während bei RISC mit konstanter Befehlslänge meist 4 Byte draufgehen.Mein "Lieblingschip" ist by the way nach wie vor ein Cyrix 6x86. Als das Teil rauskam, wars bei jedem Lowlevelbench Intel völlig unterlegen und doch wars in der realen NichtFPUwelt absolut überlegen.Für meinen Geschmack etwas zuviel Lob für diese Heizplatte...ich hatte selbst mal einen.
Bei 133 mhz Takt im Integerbereich etwa so schnell wie ein 150 mhz Pentium, im FPU Bereich dafür auf Pentium 90 Niveau...
http://firingsquad.gamers.com/hardware/joshua/default.asp

Das ist das einzige Preview dieser netten CPU, die man leider nicht mehr fertigstellen konnte. Wie immer sehr interessant im Ansatz (Unified Caches, was Intel nur beim DX4 hingekriegt hat) und schwach auf der FPU, dabei waren Cyrix FPUs beim 386 wesentlich schneller als die i387. Auch dass er mit nur einer Pipeline bereits den Celeron im Integersektor schlagen kann ist imho erstaunlich. Nicht wirklich verwunderlich bei doppelt so schnellem Speicher + FSB und mehr als doppelt so großem Cache...für diesen Aufwand ist die FPU Leistung mehr als erbärmlich.

Muh-sagt-die-Kuh

2003-08-05, 11:52:25

Original geschrieben von Haarmann
Das MII Interface ist spezifiziert und ich hab dazu den Link mal ins Angebot genommen...

http://www-ee.eng.hawaii.edu/~msmith/XCoNET/Level_One/lxt970ng.pdf

Ich erkannte keinerlei Hinweise auf irgendwelche PCI Notwendigkeit. Ich erkenne ein PDF über einen PCI-NIC....

Haarmann

2003-08-05, 12:03:26

Muh-sagt-die-Kuh

Wir sprachen doch vorher von Cache Abhängigkeit. Je schlimmer ein Miss ausfällt, desto wichtiger ist eine hohe Hitrate. Das BSP mit den Dual Systemen sollte zeigen, dass das Subsystem bei 2 CPUs ganz andere Wirkung erzielen kann, denn bei einer CPU. So beim i840 Chipset, welches in der Tat für Dual Systeme einen grossen Vorsprung auf i815 oder Via hat. Bei Single CPU ist kein Vorsprung mehr sichtbar. Damit will ich sagen, dass die Anforderungen an das Subsystem durch die Anzahl CPUs verändert werden. Da beim P4 HT schon der L2 ind L1 Cache ein gemeinsames Subsystem darstellen, muss nicht ideal sein für HT, was ohne HT ideal war. Ideal ist auch im Sinne von Transistorcount/Leistung zu sehen. 16 wege Assoziativität ist ja nicht "gratis" zu haben.

Der PCI Teil ist aber nicht der LTX970A. Daher komme ich zum Schluss, dass es eben nicht PCI based sein muss. Hab ich aber unklar formuliert resp die Intel Doku zum LTX970A nicht gezeigt - my Fish, wenn das ned klar war.

-=O.C.B=-

2003-08-05, 12:05:31

Original geschrieben von Haarmann
-=O.C.B=-

Photoshop Filter liefen zT schon damals mit MMX schneller als ohne - seltsamerwese lief der präMMX Filter auch schneller als der Neue ohne MMX... Und wenn mans genau nahm, dann brachte MMX in diesen Filtern je nach Setting etwas, oder gar nix bis weniger Leistung als der Vorgänger.

Das mag auf die "Anfänge" von MMX zutreffen. Inzwischen sind wir
aber bei SSE2 bzw. bald kommend SSE3 angelangt! Gerade im Bereich
von Streaming/Encoding ist die Verwendung von SSE "state of the art".
Und mir wäre KEINE aktuelle Vers. einer Applik bekannt, die OHNE SSE
schneller wäre als mit...;)

Quasar

2003-08-05, 12:14:19

Original geschrieben von Haarmann
Quasar

Das MII Interface ist spezifiziert und ich hab dazu den Link mal ins Angebot genommen...

http://www-ee.eng.hawaii.edu/~msmith/XCoNET/Level_One/lxt970ng.pdf

Ich erkannte keinerlei Hinweise auf irgendwelche PCI Notwendigkeit.

Haarmann,

Der LXT970 scheint das zu sein, was in vielerlei übliche Chipsets heutzutage integriert ist, der NIC-Controller-Chip, der in deinem Beispiel von DEC kam, wurde und wird überall per PCI angebunden, auch in deinem Demo-Beispiel.
Ich frage mich, warum das so gemacht wird, wenn es, deiner Meinung nach, einen effizienteren Weg gäbe.

Zum LXT970 und MII steht in dem PDF allerdings nichts wirklich aussagekräftiges drin, oder?

StefanV

2003-08-05, 12:16:22

Original geschrieben von Quasar
Naja, hast schon recht, aber wie ATi-Andi sagt, für Direktverbindungen (und genau das plane ich) ist das schon eine feine Sache, für "richtige" LANs mit Switch/Router ist's sicherlich noch ein bißchen zu teuer.

Aber ein 100MBit-CSA würde mir auch gut gefallen.

Dafür kannst du auch IEE1394 'missbrauchen'; was auch schon 4x so schnell wie Fast Ethernet ist...

Quasar

2003-08-05, 12:20:20

Original geschrieben von Stefan Payne
Dafür kannst du auch IEE1394 'missbrauchen'; was auch schon 4x so schnell wie Fast Ethernet ist...

Lies' mal ein bißchen weiter... ;)
Und IEE1394 ist leider auch immer noch per PCI angebunden, AFAIK.

Haarmann

2003-08-05, 12:22:58

Quasar

Ich hab wie gesagt den Teil dazu verschwiegen.

http://www.intel.com/design/network/products/lan/PHYs/LXT970A.htm

Ev hätte ich das genauer definieren sollen... Aus meiner Sicht wars natürlich klar, dass es nicht um den DEC ging.

-=O.C.B=-

Der Einsatz von SSE geht meisst Hand in Hand mitem Einsatz von Assemblerstücken würde ich mal dezent vermuten. Das ist natürlich immer schneller als mit Compilern, aber es ist sehr CPU abhängig. Den Speedgewinn durch SSE2 Einsatz sollte man daher mal vom PM zum P4 vergleichen. Dann siehste sofort, dass der Gewinn nicht identisch hoch ist.

BlackBirdSR

2003-08-05, 12:23:51

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Wir sprachen doch vorher von Cache Abhängigkeit. Je schlimmer ein Miss ausfällt, desto wichtiger ist eine hohe Hitrate. Das BSP mit den Dual Systemen sollte zeigen, dass das Subsystem bei 2 CPUs ganz andere Wirkung erzielen kann, denn bei einer CPU. So beim i840 Chipset, welches in der Tat für Dual Systeme einen grossen Vorsprung auf i815 oder Via hat. Bei Single CPU ist kein Vorsprung mehr sichtbar. Damit will ich sagen, dass die Anforderungen an das Subsystem durch die Anzahl CPUs verändert werden. Da beim P4 HT schon der L2 ind L1 Cache ein gemeinsames Subsystem darstellen, muss nicht ideal sein für HT, was ohne HT ideal war. Ideal ist auch im Sinne von Transistorcount/Leistung zu sehen. 16 wege Assoziativität ist ja nicht "gratis" zu haben.

verpeilst du da den Sinn von SMT?
Es geht nicht darum, ein ideales 2 Wege System auf dei beine zu stellen.
Es sollen ungenutzt Prozessorresourcen so ausgenutzt werden, so dass das leistungsplus alle negativen begleiterscheinen negiert und übertrifft.
Und das klappt beim P4 numal ganz gut. Egal ob die Caches nun ideal für SMT sind oder nicht.. es ist ein großes leistungsplus da. Der Rest ist ein Bonus, den man sich kontinuierlich durch Anpassung an SMT holen kann.

-=O.C.B=-

2003-08-05, 12:29:50

Original geschrieben von Haarmann
-=O.C.B=-

Der Einsatz von SSE geht meisst Hand in Hand mitem Einsatz von Assemblerstücken würde ich mal dezent vermuten. Das ist natürlich immer schneller als mit Compilern, aber es ist sehr CPU abhängig. Den Speedgewinn durch SSE2 Einsatz sollte man daher mal vom PM zum P4 vergleichen. Dann siehste sofort, dass der Gewinn nicht identisch hoch ist.

Öhm, AFAIK ist das eine Sache des Compilers...Und der P-M holt seine
höhere pro/Mhz Performance im Vergleich zum P4 in anderen Bereichen
rein - Z.Bsp. mit dem 1mb grossen Cache...;)

Haarmann

2003-08-05, 12:38:38

Quasar

Kommt wie immer auf die Chipsets an.

http://www.via.com.tw/en/apollo/VT8235.jsp

Hier steht z.B. deutlich, dass V-Link den Sinn verfolgt den PCI zu entlasten. imho kann man daher die Tatsache als erwiesen betrachten, dass die integrierten LAN Lösung vom PCI entkoppelt wurden.

BlackBirdSR

Ich verpeile den Sinn gar nicht, aber es ergibt mehr Sinn, wenns auch wirklich funktioniert und nicht ab und an nur bremst.
Es gibt manchen Bench (Spiele), der von HT ausgebremst wird und ich bin sicher, dass dies nicht nur Spiele betrifft.
Nicht jede Anwendung gewinnt also durch HT und ich behaupte nur, dass dies am dazu unpassenden Subsystem Cache liegt.

Quasar

2003-08-05, 12:38:50

Original geschrieben von Haarmann
Quasar

Ich hab wie gesagt den Teil dazu verschwiegen.

http://www.intel.com/design/network/products/lan/PHYs/LXT970A.htm

Ev hätte ich das genauer definieren sollen... Aus meiner Sicht wars natürlich klar, dass es nicht um den DEC ging.

Und was ist hiermit (http://www.intel.com/design/network/products/lan/applnots/24901101.pdf) (Bild Seite 5)?

Ein PHY braucht einen LAN-Controller /MAC, um sinnvoll in ein LAN eingebunden werden zu können, oder?
Und nur zwischen diesem und dem PHY kommt das MII-Interface zum Einsatz. Das PHY mag ja sogar per MuTIOL angebunden sein, der LAN-Controller ist's dummerweise in keinem mir bekannten Falle nicht.

Haarmann

2003-08-05, 12:42:49

-=O.C.B=-

Ein P3 hat auch mehr Leistung pro MHz und das bei 256KB Cache - an dem wirds ned liegen ;).

Quasar

2003-08-05, 12:44:05

VIA developed V-Link technology to remove the PCI bus bottleneck in inter-chip communication. In less advanced chipsets, the PCI bus is responsible for connecting both the North and South Bridge, as well as providing a bus for most add-in peripherals. VIA 8X V-Link technology provides a dedicated 133MHz quad-pumped bus between the North and South Bridge, freeing up the PCI bus to deal strictly with peripheral devices and providing aggregate transfer of 533MB/s, four times the bandwidth of the original PCI interconnect.

Das würde ich eher nicht daraus folgern, wie du aus meiner Hervorhebung oben sehen kannst.

Im Chipsatz ist immer nur ein Teil einer Ethernet-"Lösung"-integriert. Der Rest ist per PCI angebunden.

edit:
Und selbst wenn es theoretisch möglich wäre, gemacht hat's bislang noch keiner, AFAIK. Oder hast du ein Beispiel dafür?

-=O.C.B=-

2003-08-05, 12:52:24

Original geschrieben von Haarmann
-=O.C.B=-

Ein P3 hat auch mehr Leistung pro MHz und das bei 256KB Cache - an dem wirds ned liegen ;).

In Bezug auf den alten Willamet Core mit 256kb Cache galt das vll.
noch...Durch den Northwood wurde das AFAIK egalisiert bzw. soagr
leicht zu gunsten des P4 verbessert. Beim neuen P4-C mit HTT liegt
imo der P4 deutlich vorn...

Quasar

2003-08-05, 12:55:10

Original geschrieben von Ikon
Das hast du schon richtig erkannt, üblicherweise (definitiv auch bei SiS) sind MAC und PHY in einem separaten Chip untergebracht, welcher nur über den PCI-Bus angekoppelt ist (weshalb natürlich die Bandbreite krankt). Intel hat bei seiner Gigabit-LAN-Lösung einfach MAC&PHY in den Ethernet-Controller integriert (und diesen per separatem Hub-Link an die Northbridge angebunden).

Meine Hervorhebung....

BTW:
Original geschrieben von Haarmann
Weisste, das SSE Gelabber erinnert mic immer wieder an MMX. Das erste "optimierte" Spiel, POD, war langsamer mit MMX, denn ohne ;).

POD sah mit MMX aber auch ein bissel anders aus, bzw. hörte sich etwas anders an, gelle?

-=O.C.B=-

2003-08-05, 13:00:36

VIA developed V-Link technology to remove the PCI bus bottleneck in inter-chip communication. In less advanced chipsets, the PCI bus is responsible for connecting both the North and South Bridge, as well as providing a bus for most add-in peripherals. VIA 8X V-Link technology provides a dedicated 133MHz quad-pumped bus between the North and South Bridge, freeing up the PCI bus to deal strictly with peripheral devices and providing aggregate transfer of 533MB/s, four times the bandwidth of the original PCI interconnect.

Diese Passage sagt nichts über die Anbindung irgendeines NICs aus!
Viel mehr steht dort nur, dass bei nicht soweit entwickelten Chip-
sätzen die Kommunikation zwischen North- und Southbridge über den
PCI-BUS abläuft und zusätzlich noch dieer Steckkarten aufnehmen und
versorgen muss. Diesen Teil - Die Kommunikation zwischen NB und SB -
hat VIA quasi "ausgeglidert" auf einen seperaten Bus: VIA 8X V-Link.
Dieser läuft mit 133mhz quad-pumped=533mhz und stellt so sicher,
dass der PCI-BUS sich nur seiner eigentlichen Aufgabe widmen kann.

EDIT: Sowohl bei VIA als auch bei SIS sind bei den aktuellen Desktop
Chipsätzen die NICs als "normales PCI-Device" angebunden!

just my2cents

Haarmann

2003-08-05, 13:02:02

Quasar

Hab hier kein Board mit SiS und OB LAN, aber eines mit Via 8233 und OB LAN.

Dort hats nur nen http://www.lankom.com.tw/images/LF-H50X.pdf drauf plus den VT8103 http://www.soltek.de/downloads/manuals/7series/kt400a%201.1/kt400A-spec.pdf. Das Ding sieht ned aus, als hinge es am PCI...

-=O.C.B=-

2003-08-05, 13:07:35

Sag uns doch einfach Model und Hersteller vom Brett...Die Specs
kann man dort doch nachlesen...;)

Haarmann

2003-08-05, 13:20:18

-=O.C.B=-

Nö, das kannste eben ned ;). Das hab ich zuerst versucht...

Quasar

2003-08-05, 13:24:50

Doch, Soltek -> Deutsch -> "Downloaden" -> Mainboards [geil, man kann mainboards downloaden!!] bissel warten und da stehen's dann, die SL-KT400A / KT400A-L.

BlackBirdSR

2003-08-05, 13:28:57

Original geschrieben von Haarmann
BlackBirdSR

Ich verpeile den Sinn gar nicht, aber es ergibt mehr Sinn, wenns auch wirklich funktioniert und nicht ab und an nur bremst.
Es gibt manchen Bench (Spiele), der von HT ausgebremst wird und ich bin sicher, dass dies nicht nur Spiele betrifft.
Nicht jede Anwendung gewinnt also durch HT und ich behaupte nur, dass dies am dazu unpassenden Subsystem Cache liegt.

und deshalb soll Intel jetzt endlich anfagen richtige L2 Caches zu bauen, obwohl du nichteinmal weisst, wo es wirklich klemmt?
Keiner sagt, dass das Subsystem ideal ist. Fakt ist, es gibt kein ideales Subsystem. Und Eine Multithreaded CPU hat nunmal Verluste zu beklagen wenn ein single thread Programm 95% der Rechenleistung beansprucht. Da hilft auch keine verdoppelte Assoziativität.

Haarmann

2003-08-05, 13:29:28

Quasar

Es is ein MSI Board, aber ich suchte in Google nach dem VT8103 und fand nur darin etwas sinnvolleres zum Lesen ;). Würde ja beim VT8103 stehen, dass er nicht am PCI hängt, wäre es laut Via Doku klar, dass er am VLink hängt.

zeckensack

2003-08-05, 13:33:10

Original geschrieben von Quasar
Das würde ich eher nicht daraus folgern, wie du aus meiner Hervorhebung oben sehen kannst.

Im Chipsatz ist immer nur ein Teil einer Ethernet-"Lösung"-integriert. Der Rest ist per PCI angebunden.

edit:
Und selbst wenn es theoretisch möglich wäre, gemacht hat's bislang noch keiner, AFAIK. Oder hast du ein Beispiel dafür? Ich weiß nicht ob dich das zufriedenstellt (mich ehrlich gesagt auch nicht, VIA hält sich mit exakten Angaben ziemlich bedeckt), aber der VT8237 (http://www.via.com.tw/en/apollo/vt8237.jsp) scheint nach Blockbild ein solcher Kandidat zu sein.

Der Controller ist on Chip, nur der PHY ist extern. Der PHY muß auch extern sein, weil er mit ganz anderen Spannungen umgehen können muß, und zudem quasi-analog arbeitet, was eine direkte Einbettung in einen dichten Chip schwer macht (Interferenzen, Rauschen, sowas halt).

Daß der PHY, wie du schreibst, per PCI angebunden ist macht btw IMO überhaupt keinen Sinn. Ein PHY ist immer nur das letzte Glied in einer großen Kette die zusammen einen NIC bildet. Daß das erste Glied per PCI sichtbar ist, ist wünschenswert, damit man das ganze dann überhaupt auf OS-Ebene benutzen kann. So sind auch moderne integrierte IDE-Controller logisch PCI, genauso wie auch ein CSA-Ethernet logisch PCI ist. Daß es tatsächlich so aufgebaut ist, wage ich aber derbst zu bezweifeln.

Quasar

2003-08-05, 13:51:29

Network Controller
The VT8237 features commercial strength networking capabilities courtesy of an integrated VIA IEEE 802.3 compliant 10/100 Mb/s 32-bit PCI bus master Ethernet MAC with standard MII interface (Media Independent Interface) to an external PHYceiver.

Hier (http://www.via.com.tw/en/apollo/vt8237_connectivity.jsp) steht aber wiederum etwas, das mich wieder mehr an PCI-Anbindung glauben läßt.

:balla:

BTW, das Blockschaltbild, bzw. die Marketing-Version mit bunten Farben, läßt auch bei der i875-Southbridge noch die Option eines 10/100/1000MBit LAN-Controllers zu, der dann allerdings durch seine zweite Komponente, auch wenn es nicht ausdrücklich dort steht, wiederum per PCI angebunden ist, bzw. bei ausgelastetem PCI dramatisch einbricht.

Muh-sagt-die-Kuh

2003-08-05, 14:04:37

Original geschrieben von Haarmann
Muh-sagt-die-Kuh

Wir sprachen doch vorher von Cache Abhängigkeit. Je schlimmer ein Miss ausfällt, desto wichtiger ist eine hohe Hitrate. Das BSP mit den Dual Systemen sollte zeigen, dass das Subsystem bei 2 CPUs ganz andere Wirkung erzielen kann, denn bei einer CPU. So beim i840 Chipset, welches in der Tat für Dual Systeme einen grossen Vorsprung auf i815 oder Via hat. Bei Single CPU ist kein Vorsprung mehr sichtbar. Damit will ich sagen, dass die Anforderungen an das Subsystem durch die Anzahl CPUs verändert werden. Da beim P4 HT schon der L2 ind L1 Cache ein gemeinsames Subsystem darstellen, muss nicht ideal sein für HT, was ohne HT ideal war. Ideal ist auch im Sinne von Transistorcount/Leistung zu sehen. 16 wege Assoziativität ist ja nicht "gratis" zu haben.Klar ändern sich die Anforderungen an das Subsystem bei 2 CPUs...die Last steigt und das kann nur durch Anpassung der Cachegröße kompensiert werden. Wie BlackBirdSR schon sagte, 16 fache Assoziativität wird da auch nicht helfen.

Vorallem der L1 Cache des P4 ist für HT nicht optimal, ab dem C1-Step funktioniert das ganze aber recht gut (im Bezug auf Aliasing-Konflikte)...so gut, dass es praktisch keine Leistungseinbrüche durch HT mehr gibt...wenn du meinst, dass dies nicht so ist, dann liefer doch die belegenden Benchmarks.

Quasar

2003-08-05, 14:07:18

Das einzige halbwegs aktuelle Mainboard von MSI, das ich gefunden (http://www.msi.com.tw/program/products/mainboard/mbd/pro_mbd_detail.php?UID=456) habe, welches einen VIA-onboard LAN-Chip verwendet, nutzt den VT6103 (http://www.google.de/search?hl=de&ie=ISO-8859-1&q=VIA+VT6103&btnG=Google+Suche), der laut VIA-Doku (http://www.via.com.tw/en/Networking/vt6103.jsp) über einen integrierten VT6102-MAC (http://www.via.com.tw/en/Networking/vt6102.jsp) per PCI-Bus (http://www.via.com.tw/en/datasheet/DS6103110.pdf)(Seite 8) angeschlossen werden muss.

Über einen VT8103 scheint demnach kein aktuelles MSI-Board zu verfügen (ich hab' jedenfalls keines gefunden, die KT600 nutzen einen externen Broadcom-Chip mit MAC&PHY) und auch bei Soltek könnte ich mir mangels anderer Angaben und der relativen Aktualität des VT6202/3 einen einfachen Tippfehler vorstellen.

zeckensack

2003-08-05, 14:17:51

Original geschrieben von Quasar
Hier (http://www.via.com.tw/en/apollo/vt8237_connectivity.jsp) steht aber wiederum etwas, das mich wieder mehr an PCI-Anbindung glauben läßt.

:balla:

BTW, das Blockschaltbild, bzw. die Marketing-Version mit bunten Farben, läßt auch bei der i875-Southbridge noch die Option eines 10/100/1000MBit LAN-Controllers zu, der dann allerdings durch seine zweite Komponente, auch wenn es nicht ausdrücklich dort steht, wiederum per PCI angebunden ist, bzw. bei ausgelastetem PCI dramatisch einbricht. Jau. Ich widerspreche auch garnicht.
Wenn ich darf, biete ich dir mal eine Theorie an:
VT8237 hat bekanntermaßen 8 INT-Leitungen ... 8? Nein, ein kleines gallisches Dorf ... *hust*
4 extern, 4 intern. Eine von den 4 internen kontrolliert den NIC. IDE läuft AFAIK wieder völlig seperat (fix auf den IRQs 14&15, eine gewisse Gewaltentrennung ist auch im Blockbild unübersehbar).

Theorie:
Der Chip hat intern einen zweiten PCI, auf dem die SB-Features laufen. Deswegen kann man auch keine INT-Leitungen zwischen intern nach extern umschichten. Dieser PCI ist für die derzeit verbauten Komponenten IMO ausreichend (womöglich gar deutlich höher getaktet als 33MHz).

Der externe PCI wird nicht durch den Traffic auf dem internen PCI belastet.

Die interne Anbindung muß VIA erst dann nachrüsten, wenn sie GB-Ethernet einbauen. Derzeit tun sie's nicht, also müssen sie sich auch nicht anstrengen.

Nun stelle ich mir aber die Frage, warum die internen Komponenten seperate PCI-Controller enthalten, wo doch klar ist daß hier nichts gesteckt und sonstwie erweitert werden kann. Ein Großteil des PCI-Protokolls ist schlicht unnötig.

Hat VIA trotzdem einfach komplette PCI-Chips eingepflanzt? Möglich, zur Beschleunigung des Designprozesses, aber eher schlecht für die Kosten. Keine Ahnung :)

Quasar

2003-08-05, 14:34:19

So, ich hab' grade nochmal in der fraglichen c't (14/2003) gelesen.

Neue Theorie (in Anlehnung an deine PCI-Theorie):

Dort steht, intel-Chipsätze könnten maximal 6 Busmaster-PCI verwalten, dazu zählen interne, logische PCI-Geräte, zu denen m.E. klassischerweise auch RAID-, LAN- und Sound-Komponenten zählen dürften.
Zum besseren Behelf mit der Vielzahl an Geräten setzt man PCI-Arbiter von Attansic (A%1235) ein, ich vermute, so etwas ist bei anderen Chipsätzen ähnlich.

Stellen diese evtl. auch eine Limitierung dar, wenn der logische LAN-PCI durch so einen Chip geroutet werden muss?

zeckensack

2003-08-05, 14:46:19

Original geschrieben von Quasar
So, ich hab' grade nochmal in der fraglichen c't (14/2003) gelesen.

Neue Theorie (in Anlehnung an deine PCI-Theorie):

Dort steht, intel-Chipsätze könnten maximal 6 Busmaster-PCI verwalten, dazu zählen interne, logische PCI-Geräte, zu denen m.E. klassischerweise auch RAID-, LAN- und Sound-Komponenten zählen dürften.
Zum besseren Behelf mit der Vielzahl an Geräten setzt man PCI-Arbiter von Attansic (A%1235) ein, ich vermute, so etwas ist bei anderen Chipsätzen ähnlich.

Stellen diese evtl. auch eine Limitierung dar, wenn der logische LAN-PCI durch so einen Chip geroutet werden muss? Ich weiß nicht recht, wie du das meinst. Diese Arbiter, sind das eigenständige Chips? Wenn ja, wie interagieren die denn dann mit den internen Komponenten???

Ich weiß nur, daß man für mehrere 'richtige' PCIs auch mehrere Host-Controller braucht.
Man kann zwar PCI mit PCI-Bridges nahezu beliebig erweitern, damit kann man aber die Gesamtbandbreite des bedienenden Host-Controllers nicht durchbrechen.
Das scheint mir deswegen keine gute Lösung für das Bandbreitenproblem zu sein.

Für ein anderes Problem wiederum könnte das ganz gut passen:
PCI-Slots haben physikalisch nur 4 Interrupt-Leitungen, die idR im Zickzack über's Board verlegt werden (eine PCI-Karte die einen IRQ braucht nimmt sich dann ihren INT-A). Will man nun mehr IRQs auf die Slots verteilen, muß man sich was einfallen lassen :)

Wie gesagt, ich hab's nicht komplett verstanden, aber ich denke diese Arbiter lösen eher die Verteilung der IRQs auf die Slots, denn das Bandbreitenproblem.

Quasar

2003-08-05, 14:56:39

Ich zitiere mal komplett:
c't 14/2003, S.145f
PCI-Tücken:
Intels Chipsätze verwalten maximal sechs Busmaster-fähige PCI-Geräte und eine AGP-Grafikkarte. Mainboards mit fünf oder sechs PCI-Steckplätzen und mehreren Onboard-PCI-Geräten müssen also die Fähigkeiten des Chipsatzes erweitern. Das gelingt mit Spezialbausteine[n] wie dem AT2135 der taiwanischen Firma Attansic. Er macht einen PCI-Anschluss für bis zu drei Baustein nutzbar. Es liegt jedoch auf der Hand, dass sich alle PCI-Geräte die Netto-Transferkapazität des PCI-Bus teilen müssen. Auf gut ausgestatteten Mainboards dürften sich fünf oder gar sechs Steckplätze nur mit viel Konfigurationsgeschick nutzen lassen.
Dabei hilft der APIC-Betriebssystemmodus: Statt der antiquierten kaskadierten Programmable Interrupt Controller (PIC) mit ihren maximal 16 IRQ-Kanälen stellt ein Advanced PIC bis zu 24 Interrupt-Eingänge bereit.[...]

Aufgrund der Formulierung schaut es für mich so aus, als wäre das keine Sache allein der Interrupt-Vergabe, da intel-Chipsätze (zumindest die Mainboards, kann also auch an den AT2135 liegen, da 6-1+3=8) auch extern bis zu acht INT-Leitungen kontrollieren können.

ATI-Andi

2003-08-05, 17:16:42

Bus-Arbiter können heutzutage auch über mehrere Ways routen.
Damals waren sie nur dafür gedacht Senderechte zu erteilen und den Bus optimal auszulasten. PCI-Arbiter haben nur eine begrenzte Bandbreite. Es gibt auch spezielle Arbiter für Server mit hoher Bandbreite. Aber Gbit-Lan über einen PCI-Arbiter zu routen ist eine Beschränkung der Bandbreite auf PCI-Niveau.

Haarmann

2003-08-05, 18:00:28

Also auf meinem A7M266-D hab ich eigentlich 2 PCI Busse (3 Slots 32/33 und 2 66/64) und nicht einen. Das scheint also durchaus nicht sooo exotisch und teuer zu sein. Wenn mans genau nimmt, kann man den AGP sogar als 3en PCI bezeichnen, denn diese Fähigkeit gehört eigentlich auch zum AGP. Allerdings muss ich deswegen eigentlich sagen, dass SiS oder Via das anders lösen, denn im Windows resp in dessen Regitry werden meine 2 Busse auch erkannt (Geräte sagen ja, wohin se gehören). Als ich das zur Sicherheit nochmals beim EPIA M nachsah, war ich mir dann sicher, dass dort offiziel alle Geräte am PCI0 hängen, aber soweit ich mich entsinne kennt ein PCI Bus nur 16 Geräte - diese internen Geräte liegen aber alle ausserhalb dieser 16. Ich würde daraus folgern wollen, dass diese Geräte nicht wirklich an diesem PCI Bus hängen.

Kleiner Zusatz...

Es standen Heute grad ein P4 2.8C HT mit P4P800 und ein 2700+ auf A7N8X-X rum. Beide je 2*256MB DDR 3200. Ich führte also nen exotischen Bench durch - der Bench gehört zu nem XP Keygen, den ich aber weder verlinke, noch sonstwie beim Namen nenne. AMD hatte 29 Sekunden und Intel 36... Soweit ich mich entsinne basiert der Bench rein auf Integer.

BlackBirdSR

2003-08-05, 18:41:07

Original geschrieben von Haarmann

Es standen Heute grad ein P4 2.8C HT mit P4P800 und ein 2700+ auf A7N8X-X rum. Beide je 2*256MB DDR 3200. Ich führte also nen exotischen Bench durch - der Bench gehört zu nem XP Keygen, den ich aber weder verlinke, noch sonstwie beim Namen nenne. AMD hatte 29 Sekunden und Intel 36... Soweit ich mich entsinne basiert der Bench rein auf Integer.

und das sagt uns???

ATI-Andi

2003-08-06, 13:31:36

Würde mich auch mal interessieren, was Benches, die nur auf einer Integerfunktion rumreiten auszusagen haben. Es gibt tausend Benchmarks, egal ob kleinste oder kommerzielle, wo der 2,8C einen 2700+ stehen lässt. Über die Alltagsgeschwindigkeit sagt das wenig aus, allein schon das HT des Intel macht das Arbieten wesentlich angenehmer und geschmeidiger und die Alltagsleistung ist die Leistung, die zählt. Was interessiert mich Benches, wenn der Rechner in der Praxis versagt, sich aufhängt, etc.

Ikon

2003-08-06, 13:38:34

Original geschrieben von ATI-Andi
Über die Alltagsgeschwindigkeit sagt das wenig aus, allein schon das HT des Intel macht das Arbieten wesentlich angenehmer und geschmeidiger und die Alltagsleistung ist die Leistung, die zählt.

Ich sag' es nochmal: Wer die Threads richtig priorisieren kann, braucht kein HTT.

Original geschrieben von ATI-Andi
Was interessiert mich Benches, wenn der Rechner in der Praxis versagt, sich aufhängt, etc.

Das war wohl als Scherz gedacht.

Gast

2003-08-06, 15:46:02

Original geschrieben von Ikon
Ich sag' es nochmal: Wer die Threads richtig priorisieren kann, braucht kein HTT.

Das ist bei einem MS-OS aber nur händisch möglich...Und ob der
"Otto-Normalo-User" das auch selber hinbekommt? ;)

Ikon

2003-08-06, 17:45:50

Original geschrieben von Gast
Das ist bei einem MS-OS aber nur händisch möglich...Und ob der
"Otto-Normalo-User" das auch selber hinbekommt? ;)

Eher nicht, muss er auch nicht, er sollte sich einen P4 kaufen :D

-=O.C.B=-

2003-08-06, 20:06:34

Original geschrieben von Ikon
Eher nicht, muss er auch nicht, er sollte sich einen P4 kaufen :D
Dann wären wir aber wieder bei HTT. Und deiner Aussage:
Ich sag' es nochmal: Wer die Threads richtig priorisieren kann, braucht kein HTT.
würdest Du indirekt selber widersprechen...

btw. War der Gast - Auf der Arbeit keine Kekse gehabt...;)

Ikon

2003-08-06, 20:20:37

@-=O.C.B=-
Du hattest das ganze auf den "Otto-Normal-User" eingegrenzt, IMO macht HTT für ihn absolut Sinn. Ob der Profi das hingegen braucht, ist wieder eine andere Sache (er kann ja die Threads priorisieren).

ATI-Andi

2003-08-07, 21:21:49

Original geschrieben von Ikon
Ich sag' es nochmal: Wer die Threads richtig priorisieren kann, braucht kein HTT.

Das war wohl als Scherz gedacht.

Richtig. Nur nicht leicht für den Otto-Normalo. :D Wenn man 30 Threads ma laufen hat ist es mit XP schon eine ganz schöne Arbeit, die Pipe immer voll zu haben. :D

Letzteres bezog sich vor allem auf die 3DMark-Rige. Ich kenne noch die Kyro2 Zeiten, wo die Kyro im 3DMark 2001 langsamer als eine Gf 2MX war, in Spielen dagegen so schnell, wie eine Gf 2GTS war. So viel zu der Aussagekraft von solchen Benches. Und wenn ich ein System bis zur Instabilität übertakte, um ein paar 3D-Murks Punkte mehr zu bekommen kommt das der Alltagstauglichkeit nicht zugute.

Sehr viele Benches machen da eine Ausnahme und zeigen konsequent Schwachstellen, nur an alte 3D-AMrk-Zeiten erinnere ich mich als Kyro2 user nur zu gut. :D

-=O.C.B=-

2003-08-07, 22:15:36

Original geschrieben von Ikon
@-=O.C.B=-
Du hattest das ganze auf den "Otto-Normal-User" eingegrenzt, IMO macht HTT für ihn absolut Sinn. Ob der Profi das hingegen braucht, ist wieder eine andere Sache (er kann ja die Threads priorisieren).

Hsst Du Lust ständig an den Prios wieder zu fummel weil man
gerade mal die Applik X,Y und Z ned benötigst aber dafür mit
A,B und C arbeitest...IMO ist der Ansatz schon sehr sinnvoll.
Ob er jetzt im "1. Anlauf" bei Intel 100% gelungen ist, darüber
kann man mit Sicherheit zweierlei Meinung sein...;)

Ikon

2003-08-08, 00:12:01

Original geschrieben von -=O.C.B=-
Hsst Du Lust ständig an den Prios wieder zu fummel weil man
gerade mal die Applik X,Y und Z ned benötigst aber dafür mit
A,B und C arbeitest...

In der Praxis ändere höchstens von zwei Threads die Priorität (und das auch nur einmal, nicht ständig), die "Arbeit" hält sich also in Grenzen.

Original geschrieben von ATI-Andi
Richtig. Nur nicht leicht für den Otto-Normalo. :D Wenn man 30 Threads ma laufen hat ist es mit XP schon eine ganz schöne Arbeit, die Pipe immer voll zu haben. :D

Die letzten fünf Worte erinnern mich an den eigentlichen Sinn von HTT -> die CPU stärker auszulasten. Diesen Vorteil kann man natürlich nicht einfach durch repriorisieren der Threads erreichen, wohl aber das oft propagierte "flüssigere Arbeitsgefühl".

Original geschrieben von -=O.C.B=-
IMO ist der Ansatz schon sehr sinnvoll.
Ob er jetzt im "1. Anlauf" bei Intel 100% gelungen ist, darüber
kann man mit Sicherheit zweierlei Meinung sein...;)

Ich denke, Intel hat das schon ziemlich gut hinbekommen. Als ich das erste mal über etwas über SMT las, konnte ich mir kaum vorstellen, dass dieses Konzept überhaupt sinnvoll im Heimbereich einsetzbar wäre.