Gast
2003-08-04, 10:12:58
Ich hab hier einige Infos zum Thema SP3D. Macht daraus was Ihr wollt.
Die Vorgeschichte der Firma SP3D (Chip Design) kennt ihr ja. Es ist
wirklich schade, dass es weder EnVision2000 noch einge andere Cores
von SP3D nicht in den Markt geschafft haben. Grund dafuer sind wohl
"strategische" Entscheidungen der Konzernmutter Philips. Nun sei's
drum. Jendenfals hat das SP3D Team einge technisch recht interessante
Ideen umgesetzt.
Von SP3D entwickelte Produkte:
1995 T-Rex AKA SPEA 3D Acccelerator (0.5-micron CMOS@50MHz)
(Work title SHARC: Shading and Rasterization Coprocessor)
Davon gab es funktionierende engineering Samples. Das
Produkt selbst ist aber nicht vermarktet worden.
Weitere infos dazu in EE Times Feb. 95
1997 Render and Setup-Engine für Philips SAA9727 (Windows Terminal
Controler)
Work Tile des SP3D Anteils war wenn ich mich recht enstinne
COUGAR. Keine Ahnung was Philips damit gemacht hat. Ich vermute
mal, dass der Chip ebenfals nicht vermarktet wurde um keine
eigene Konkurenz zum TriMedia zu schaffen. Jedenfals war das
fertige Produkt auf der COMDEX 97 zu sehen.
Bevor EnVison2000 in Planung war wurde an einigen anderen Projekten
gearbeitet, die die Grundlage von EnVision schufen. Dies waren:
ORCA (Optimized Render Architecture)
Dies war ein sysnthetisierbarer Core der folgende Features bot:
* Perfect Scan
* Subpixel Correct Scan
* Floating Point Registers
* 1k Texture Cache
* Texture Decompression
* System Memory Textures (=> on chip MMU)
* Defered Texturing (after clipping, screendooring, z-compare)
* z-Box check (@320Mp/sec)
* True Z-Buffer rendering without extra storage
* Trilinear Texture
* Arbitrary Texture sizes (allows direct image buffer use,
e.g. video/on screen contents)
* Stretched & rotated copies
* Src/Dst Color-keying
* Color LUT
* Independent treatment of specular color without performace hit
Der Core wurde vollständig entwickelt, aber Philips entschied das
es zu spät war damit auf dem Markt zu gehen. Die Architektur sollte
verfeinert werden und in einem Nachfolgeprodukt genutzt werden. Dies
war dann EnVison.
GAG (Geometry Accelerator for Graphics)
* Programable fetch engine
* Drawing Primitives: Lines, Rectangles, Points, Quadrilaterals
* Resolution up to 2048x2048 without any artifacts
* Full D3D local and global fog
* Full D3D wire frame mode
* Monochromatic Mode
* Complete handling of D3D culling requirements
* Programable assembly of consecutive vertices constituing drawing
primitives out of a list of single drawing primitives, meshes,
of drawing primitives, fans of drawing primitives, mixed meshes
and fans of drawing primitives, line loops
* Rasterizer setup calculation (Prameter set representing up to 3
edges per drawing primitive, x and y coordinates of starting
point, x and y scan direction)
* Slope calculation of diffuse RGB or monochrome values for gouraud,
flat, constand and indexed color modes
* Specular color for gouraud, flat, constand and indexed color modes
* Perspective correct texture parameters for two pairs of u,v
* Setup calculation of 1/w component
* Fog factor programmable as f(z,w,z*w) or alpha(f) component of
specular color
* Transparency factor alpha
* Interpretation of D3D flags on a per drawing primitive basis
* Controls topology of triangle meshes
* Controls topology of triangle edges
* Sub-Pixel correction (12 bit fraction for all calculated parameters
and variables)
* Vertex components can be: signed integer, signed and unsigned integer
fraction with 16 fraction bits,IEEE754 single precision floating point
EnVision2000
In der ursprünglichen Spezifikation bestand Envision2000 aus zwei Chips
(Star und Comet). Später wurde die Spec um einen 3rd party Geometry
Engine-Chip erweitert. Angedacht war ein MIPS-Derivat mit hauseigenem
GIC Bus -- allerdings gab es dafür keine Detailplanung.
* Comet is a triangle set up engine which can feed up to two Star chips.
Included in its output are 2 64bit high speed buses which operate at
100MHz.
Functions: Setup-Processor, AGP, VGA, GIC interface
Planned packaging: TBGA352
* Star is a unique chip which has a dual personality. It can operate as
a texture engine or a render engine or, in fact, both.
Functions: Texture and Filter Processor, Pixel-Render Engine,
GIC interface, 128 MB per STAR, 4GB/s throughput,
Dual independet 64 bit memory buses,
(SDRAM/DDR/SGRAM/DDR-SGRAM compliant)
Planned packaging: TBGA 576 or TBGA696
* GIC is a private bus that connects STAR and COMET chips
- 76 Bit
- 1GB/s bandwidth
- EV Bus Protokol
Eine besonderheit des STAR Chips ist das er zwei Unabhängige Speichercontroler
hat. Im Texture Mode werden beide Memory Busse quasi zu einem 128 Bitbus
zusammen genommen. Im Rendering Mode bedient der eine Bus den Framebuffer
(Pixelbuffer, Videobuffer) und der andere den "Utilitybuffer" -- damit werden
z-Buffer, Stencil-Buffer und window ID Buffer implementiert.
Eines der Hauptprobleme des Projekts war das TSMC damals die Probleme mit
dem 0.30 Micron CMOS-Prozess nicht in den Griff brachte. Dadurch muste
das Entwicker-Team ziemlich spät auf eine andere Foundery (NEC) ausweichen.
D.h. vor allem Zeitverzug von einigen Wochen (Umstellung der gesamten
Entwicklungstools auf eine andere Zellenbibliothek, Anpassungen,
Regressionstests, etc.). Auch dieses wurde gemeistert. Als die ersten
Engineering-Samples eintrafen stellte sich leider schnell heraus das
eine der Masken für eine Metalisierungsebene fehlerhaft war. Tja, dies
hätte bedeutet min. 6 Wochen warten bis neue Samples verfügbar sind,
dann ggv. echte Bugs entdecken, fixen und nochmals Samples erstellen
lassen. Eine zusätzliche Maskenerstellung war nicht in der Kalkulation
und auch die in Summe mehrmonatige Verzögerung (Foundarywechsel+Probleme)
hätte dazu geführt das das Produkt wohl nicht im Erwarteten Umfang verkauft
worden wäre. Das war dem Mutterkonzern zu teuer/zu viel Risiko und die
gesamten ~100 Mannjahre Entwicklung wurden wieder einmal in die Tonne
getreten :-(
A basic configuration is one Comet and two Star's in what is called a 1X2.
It is possible to combine chips to support 1x1 upto 2X9 configurations
(the later includes a geometry engine).
Processing Pipeline
HOST CPU => COMET => STAR => DAC
Input Geometry Setup, Drawing (Renering/Texturing) Output
Primitive Operations Pixeloperations
Technology:
- CMOS 0.3 Micron
- 133MHz
- 2MGates for both chips
The performance and other technical characteristics
include:
- 32bit RGBA
- 32bit Z
- 32bit Texture
- Resolutions to 1600 X 1200 at 85Hz
- VGA on Comet
- Star Memory - SDRAM or SGRAM from 16 to 128MB including DDR
- RAMDAC External
- Video Texture
- OpenGL Focus with D3D Compatibility
Performace estimates:
EnVision EnVision EnVision EnVision | Reference
2030 2040 2060 2070 | REALimage 2000
Chips 1*C/2*S 1*C/3*S 1*C/4*S 1*C/6*S |
==============================================================+===============
2D Blt aligned 250Mp/s 500Mp/s 1Gp/s 1Gp/s | 200Mp/s
2D Blt non-aligned 250Mp/s 250Mp/s 250Mp/s 250Mp/s | 30Mp/s
3D-Triangle Rate 10Mtr/s 10Mtr/s 10Mtr/s 10Mtr/s | 4Mtr/s
3D-Vector Rate 12Mv/s 12Mv/s 12Mv/s 12Mv/s | 4Mv/s
|
3D-pixel Fill Rate |
Gouraud 250Mp/s 500Mp/s 1Gp/s 1Gp/s | 90Mp/s
Nearest 250Mp/s 500Mp/s 500Mp/s 1Gp/s | 90Mp/s
Liniar 250Mp/s 500Mp/s 500Mp/s 1Gp/s | 90Mp/s
Trilinia 250Mp/s 250Mp/s 250Mp/s 500Mp/s | 45Mp/s
|
Memory Bandwidth |
Texture 4GB/s 4GB/s 4GB/s 8GB/s | 800MB/s
Utility/Video 4GB/s 8GB/s 16GB/s 16GB/s | 800MB/s
A full up configuration is capable of 1Gp/sec pixel fill rate and 10M Texels/sec
(all features on).
SP3D hält u.a, Patente auf
* "Precise rasterization of polygon edges without gaps"
* "High quality single pass edge antialiasing method"
Ich schau mal ob ich noch die Diagramme mit den verschiedenen Konfigurationen
finde.
Die Vorgeschichte der Firma SP3D (Chip Design) kennt ihr ja. Es ist
wirklich schade, dass es weder EnVision2000 noch einge andere Cores
von SP3D nicht in den Markt geschafft haben. Grund dafuer sind wohl
"strategische" Entscheidungen der Konzernmutter Philips. Nun sei's
drum. Jendenfals hat das SP3D Team einge technisch recht interessante
Ideen umgesetzt.
Von SP3D entwickelte Produkte:
1995 T-Rex AKA SPEA 3D Acccelerator (0.5-micron CMOS@50MHz)
(Work title SHARC: Shading and Rasterization Coprocessor)
Davon gab es funktionierende engineering Samples. Das
Produkt selbst ist aber nicht vermarktet worden.
Weitere infos dazu in EE Times Feb. 95
1997 Render and Setup-Engine für Philips SAA9727 (Windows Terminal
Controler)
Work Tile des SP3D Anteils war wenn ich mich recht enstinne
COUGAR. Keine Ahnung was Philips damit gemacht hat. Ich vermute
mal, dass der Chip ebenfals nicht vermarktet wurde um keine
eigene Konkurenz zum TriMedia zu schaffen. Jedenfals war das
fertige Produkt auf der COMDEX 97 zu sehen.
Bevor EnVison2000 in Planung war wurde an einigen anderen Projekten
gearbeitet, die die Grundlage von EnVision schufen. Dies waren:
ORCA (Optimized Render Architecture)
Dies war ein sysnthetisierbarer Core der folgende Features bot:
* Perfect Scan
* Subpixel Correct Scan
* Floating Point Registers
* 1k Texture Cache
* Texture Decompression
* System Memory Textures (=> on chip MMU)
* Defered Texturing (after clipping, screendooring, z-compare)
* z-Box check (@320Mp/sec)
* True Z-Buffer rendering without extra storage
* Trilinear Texture
* Arbitrary Texture sizes (allows direct image buffer use,
e.g. video/on screen contents)
* Stretched & rotated copies
* Src/Dst Color-keying
* Color LUT
* Independent treatment of specular color without performace hit
Der Core wurde vollständig entwickelt, aber Philips entschied das
es zu spät war damit auf dem Markt zu gehen. Die Architektur sollte
verfeinert werden und in einem Nachfolgeprodukt genutzt werden. Dies
war dann EnVison.
GAG (Geometry Accelerator for Graphics)
* Programable fetch engine
* Drawing Primitives: Lines, Rectangles, Points, Quadrilaterals
* Resolution up to 2048x2048 without any artifacts
* Full D3D local and global fog
* Full D3D wire frame mode
* Monochromatic Mode
* Complete handling of D3D culling requirements
* Programable assembly of consecutive vertices constituing drawing
primitives out of a list of single drawing primitives, meshes,
of drawing primitives, fans of drawing primitives, mixed meshes
and fans of drawing primitives, line loops
* Rasterizer setup calculation (Prameter set representing up to 3
edges per drawing primitive, x and y coordinates of starting
point, x and y scan direction)
* Slope calculation of diffuse RGB or monochrome values for gouraud,
flat, constand and indexed color modes
* Specular color for gouraud, flat, constand and indexed color modes
* Perspective correct texture parameters for two pairs of u,v
* Setup calculation of 1/w component
* Fog factor programmable as f(z,w,z*w) or alpha(f) component of
specular color
* Transparency factor alpha
* Interpretation of D3D flags on a per drawing primitive basis
* Controls topology of triangle meshes
* Controls topology of triangle edges
* Sub-Pixel correction (12 bit fraction for all calculated parameters
and variables)
* Vertex components can be: signed integer, signed and unsigned integer
fraction with 16 fraction bits,IEEE754 single precision floating point
EnVision2000
In der ursprünglichen Spezifikation bestand Envision2000 aus zwei Chips
(Star und Comet). Später wurde die Spec um einen 3rd party Geometry
Engine-Chip erweitert. Angedacht war ein MIPS-Derivat mit hauseigenem
GIC Bus -- allerdings gab es dafür keine Detailplanung.
* Comet is a triangle set up engine which can feed up to two Star chips.
Included in its output are 2 64bit high speed buses which operate at
100MHz.
Functions: Setup-Processor, AGP, VGA, GIC interface
Planned packaging: TBGA352
* Star is a unique chip which has a dual personality. It can operate as
a texture engine or a render engine or, in fact, both.
Functions: Texture and Filter Processor, Pixel-Render Engine,
GIC interface, 128 MB per STAR, 4GB/s throughput,
Dual independet 64 bit memory buses,
(SDRAM/DDR/SGRAM/DDR-SGRAM compliant)
Planned packaging: TBGA 576 or TBGA696
* GIC is a private bus that connects STAR and COMET chips
- 76 Bit
- 1GB/s bandwidth
- EV Bus Protokol
Eine besonderheit des STAR Chips ist das er zwei Unabhängige Speichercontroler
hat. Im Texture Mode werden beide Memory Busse quasi zu einem 128 Bitbus
zusammen genommen. Im Rendering Mode bedient der eine Bus den Framebuffer
(Pixelbuffer, Videobuffer) und der andere den "Utilitybuffer" -- damit werden
z-Buffer, Stencil-Buffer und window ID Buffer implementiert.
Eines der Hauptprobleme des Projekts war das TSMC damals die Probleme mit
dem 0.30 Micron CMOS-Prozess nicht in den Griff brachte. Dadurch muste
das Entwicker-Team ziemlich spät auf eine andere Foundery (NEC) ausweichen.
D.h. vor allem Zeitverzug von einigen Wochen (Umstellung der gesamten
Entwicklungstools auf eine andere Zellenbibliothek, Anpassungen,
Regressionstests, etc.). Auch dieses wurde gemeistert. Als die ersten
Engineering-Samples eintrafen stellte sich leider schnell heraus das
eine der Masken für eine Metalisierungsebene fehlerhaft war. Tja, dies
hätte bedeutet min. 6 Wochen warten bis neue Samples verfügbar sind,
dann ggv. echte Bugs entdecken, fixen und nochmals Samples erstellen
lassen. Eine zusätzliche Maskenerstellung war nicht in der Kalkulation
und auch die in Summe mehrmonatige Verzögerung (Foundarywechsel+Probleme)
hätte dazu geführt das das Produkt wohl nicht im Erwarteten Umfang verkauft
worden wäre. Das war dem Mutterkonzern zu teuer/zu viel Risiko und die
gesamten ~100 Mannjahre Entwicklung wurden wieder einmal in die Tonne
getreten :-(
A basic configuration is one Comet and two Star's in what is called a 1X2.
It is possible to combine chips to support 1x1 upto 2X9 configurations
(the later includes a geometry engine).
Processing Pipeline
HOST CPU => COMET => STAR => DAC
Input Geometry Setup, Drawing (Renering/Texturing) Output
Primitive Operations Pixeloperations
Technology:
- CMOS 0.3 Micron
- 133MHz
- 2MGates for both chips
The performance and other technical characteristics
include:
- 32bit RGBA
- 32bit Z
- 32bit Texture
- Resolutions to 1600 X 1200 at 85Hz
- VGA on Comet
- Star Memory - SDRAM or SGRAM from 16 to 128MB including DDR
- RAMDAC External
- Video Texture
- OpenGL Focus with D3D Compatibility
Performace estimates:
EnVision EnVision EnVision EnVision | Reference
2030 2040 2060 2070 | REALimage 2000
Chips 1*C/2*S 1*C/3*S 1*C/4*S 1*C/6*S |
==============================================================+===============
2D Blt aligned 250Mp/s 500Mp/s 1Gp/s 1Gp/s | 200Mp/s
2D Blt non-aligned 250Mp/s 250Mp/s 250Mp/s 250Mp/s | 30Mp/s
3D-Triangle Rate 10Mtr/s 10Mtr/s 10Mtr/s 10Mtr/s | 4Mtr/s
3D-Vector Rate 12Mv/s 12Mv/s 12Mv/s 12Mv/s | 4Mv/s
|
3D-pixel Fill Rate |
Gouraud 250Mp/s 500Mp/s 1Gp/s 1Gp/s | 90Mp/s
Nearest 250Mp/s 500Mp/s 500Mp/s 1Gp/s | 90Mp/s
Liniar 250Mp/s 500Mp/s 500Mp/s 1Gp/s | 90Mp/s
Trilinia 250Mp/s 250Mp/s 250Mp/s 500Mp/s | 45Mp/s
|
Memory Bandwidth |
Texture 4GB/s 4GB/s 4GB/s 8GB/s | 800MB/s
Utility/Video 4GB/s 8GB/s 16GB/s 16GB/s | 800MB/s
A full up configuration is capable of 1Gp/sec pixel fill rate and 10M Texels/sec
(all features on).
SP3D hält u.a, Patente auf
* "Precise rasterization of polygon edges without gaps"
* "High quality single pass edge antialiasing method"
Ich schau mal ob ich noch die Diagramme mit den verschiedenen Konfigurationen
finde.