Diskussion zu: AMDs Carrizo-APU kommt mit über 3 Milliarden Transistoren

[Leonidas]

Link zur News:
http://www.3dcenter.org/news/amds-carrizo-apu-kommt-mit-ueber-3-milliarden-transistoren

[Flusher]

Ich bin mal gespannt ob sich AMD dazu durchringt die Excavator Kerne auch in form von FX-Prozessoren rauszubringen, nachdem man schon Steamroller übersprungen hat.

[Karma_Zhong]

Ich bin mal gespannt ob sich AMD dazu durchringt die Excavator Kerne auch in form von FX-Prozessoren rauszubringen, nachdem man schon Steamroller übersprungen hat.

Dem wurde doch schon früher eine Absage erteilt. Die Excavator-Kerne sind auch nicht viel schneller als ihre Vorgänger. Daraus nochmal 4-, 6- oder 8-Kern-Varianten zu stricken wäre unwirtschaftlich. Zumal 8 Kerne im Desktop oder Spielebetrieb immer noch Overkill sind (zumindest solange man sich dabei mit 2-Kern-Prozessoren um den letzten PLatz streiten darf/muss).

Laut EETimes wurden die reinen CPU-Kerne geschrumpft (23%) und bei der elektrischen Leistungsaufnahme überarbeitet (+40% Effizienz). Sollten die Werte später bestätigt werden, dann würde das Hauptaugenmerk mal wieder auf der Grafikeinheit und dem HSA-Feature liegen. Ein entsprechend großer Cache um den Speicherbus zu entlasten, frisst viel Platz (Transistoren).

Die Packungsdichte ging bisher hauptsächlich bei der GPU hoch. Meine Vermutung ist daher, das die neue GPU in Carrizo 20% reine Rechenleistung hinzu bekommt (taktbefreit). Bei der CPU rechne ich mit weniger (2 - 4%).

[Knuddelbearli]

Nur gibt es ja da nicht nur AM3 sondern dann auch Opterons davon und da nimmt man die +60% Effizienz gerne mit, ebenso wie eventuell 12 Kerner mit der Größe der bisherigen 8 Kerner usw

[Ravenhearth]

AMD würde hierbei also nicht nur die Packdichte deutlich steigern (eine Disziplin, in welcher AMD über seine Grafikchips viel Erfahrung hat), sondern eben auch für faktisch den gleichen Inhalt gute 700 Millionen mehr Transistoren aufbieten – sehr ungewöhnlich, wenn da nicht weitere Funktionen versteckt wären.

Als erstes würde einem da das (zusätzliche) DDR4-Speicherinterface einfallen, welches zuletzt schon als faktisch bestätigt galt. [...]

Ein größeres Speicherinterface würde die Packdichte wohl nicht erhöhen, sondern eher verringern. Denn Speicherinterfaces enthalten nicht gerade viele Transistoren. Das solltest du eigentlich wissen.

Außerdem erwähnst du eine gute Erklärung für den starken Anstieg gar nicht: Carrizo soll nämlich eine Southbridge integriert haben.

[sloth9]

...

Außerdem erwähnst du eine gute Erklärung für den starken Anstieg gar nicht: Carrizo soll nämlich eine Southbridge integriert haben.

This!

[Leonidas]

In beiden Fällen habt Ihr Recht.

Allerdings ist das Speicherinterface sowieso zu klein, um 700M Transistoren zu erklären. Aber die SB dafür schon.

Ich erwähne das noch.