Diskussion zu: Hardware- und Nachrichten-Links des 10. Januar 2019

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/hardware-und-nachrichten-links-des-10-januar-2019

[Lowkey]

Ich gehe mal davon aus, dass AMD die Fertigung noch nicht ganz im Griff hat. Ein 10 Kerner oder 16 Kerner wäre bestimmt sofort machbar, aber mit 16x 3000 Mhz holt man keinen Hansel hinter dem Ofen hervor. AMD wird sicherlich kurzfristig einen Erlkönig mit begrenzter Verfügbarkeit, mehr als 8 Kernen und hohem Takt liefern können - zum höchsten Preis. Erst 2020 mit steigender Ausbeute dürfe es flächendeckend mehr als 8 Kerne geben.


Wenn man die Lage an der Front sieht, dann wird es irgendwann Zeit für einen aufklärerischen Artikel über das Fanboytum. Viele kaufen AMD, reden mit AMD Besitzern, schließen sich den Sammelthreads an und höheren nichts anderes als positive Fortschritte von anderen AMD Besitzern. Gerade die Problematik beim Speicher sammelt alle AMD Jünger ein. Und dann platzt die Blase, wenn man diese Leute auf die Realtität losläßt. Das kann man natürlich bei jedem Hersteller feststellen, aber nirgendwo so präsent wie bei AMD.

[Leonidas]

10-Kerner wird wohl mit dem aktuellen System nicht machbar sein.


Ansonsten denke, das Du mit Deiner Auslegung Recht haben könntest: 16-Kerner ziemlich exklusiv, wahrscheinlich mit hochgezogenem Preis. Normale Preislagen wahrscheinlich nur bis zu 8-Kerner.

[Calypso]

naja, es dem Leaker nicht ganz zuzuschreiben ist ein bissel zu kurz gedacht - in meinen Augen kann AdoredTV dicht machen, weil wenn man dermaßen falsch liegt, braucht man auch gar nichts mehr sagen - glauben tuts doch eh keiner mehr...

[Gast]

Ich gehe mal davon aus, dass AMD die Fertigung noch nicht ganz im Griff hat. [...]Erst 2020 mit steigender Ausbeute dürfe es flächendeckend mehr als 8 Kerne geben.

Verstehe deine Logik da nicht so ganz... Der 8-Kerner hat ein Chiplet mit 8 Kernen, also vermutlich den Vollausbau des Chiplets. Daran wird ich auch nichts ändern. Ein 16-Kerner hätte halt 2 solche Chiplets. Hinsichtlich der Taktbarkeit oder Ausbeute hätte man da quasi keinen Vorteil oder Nachteil, hier könnte lediglich die lieferbare Anzahl von TSMC ein limitierender Faktor sein.

Und dann platzt die Blase, wenn man diese Leute auf die Realtität losläßt. Das kann man natürlich bei jedem Hersteller feststellen, aber nirgendwo so präsent wie bei AMD.
:) Das sieht vielleicht auch jeder so, wie er gerne will...

[Dino-Fossil]

Nun, er haut ja nicht nur Leaks raus, sondern auch, ich sag mal auf Neudeutsch, "opinion pieces", zu diversen Hardwaregeschichten (jüngst wieder zur R VII).
Aber ein Statement von ihm zur CES-Auflösung wäre schön, gab es da was?

Ironischerweise läuft im AMD-reddit ein Thread, der adoredtv sogar vollumfänglich bestätigt sieht - einfach weil es vermutlich mehr als 8 Kerne geben wird. Strickt sich eben jeder seinen eigenen Blick auf die Welt.

[ActionNews]

Entschuldigung aber spreche ich ein anderes Englisch als ihr bei 3DCenter? AdoredTV hat nur gesagt, dass es auf der CES Ankündigungen zur neuen Ryzen Generation geben wird. Er selbst hat getwittert dass er sich noch mehr Infos erhofft hatte, aber von einer Verfügbarkeit kurz nach der CES hat er NIE etwas gesagt. Im Gegenteil er ist sogar auf die Webseiten eingegangen die ihm das in den Mund gelegt haben und er sagte in einem nachfolgendem Video dass er von "anouncements" gesprochen habe nicht "releases"! Und das alles noch weit vor der CES.

Ehrlich gesagt finde ich es langsam ermüdend die News hier auf 3Dcenter zu lesen wenn ständig die Infos der Quellen uminterpretiert und so hingedeutet werden wie es der Redaktion passt -.- .... ist leider nicht die erste News die mir in der Hinsicht auffällt.

[Dino-Fossil]

Entschuldigung aber spreche ich ein anderes Englisch als ihr bei 3DCenter? AdoredTV hat nur gesagt, dass es auf der CES Ankündigungen zur neuen Ryzen Generation geben wird.

Na, gemäß seines Leaks hätte da aber einiges mehr geschehen sollen - nämlich die Ankündigung eines recht breiten Produktsortimentes. Die entsprechenden Listen kann man z.B. in der News finden. Und das ist eben nicht geschehen.
Von Navi gab es, bis auf eine reine Nennung des Namens, ebenfalls nichts.

Aber ich halte es da wie Leo - adoredTV mache ich keinen echten Vorwurf dafür, das er das verbreitet hat. Er hatte eine Quelle, die er für vertrauenswürdig hielt, aber die Quelle lag falsch (warum auch immer).
Wie unkritisch das alles aufgegriffen wurde ist eher zu hinterfragen.

[Lowkey]

Verstehe deine Logik da nicht so ganz... Der 8-Kerner hat ein Chiplet mit 8 Kernen, also vermutlich den Vollausbau des Chiplets. Daran wird ich auch nichts ändern. Ein 16-Kerner hätte halt 2 solche Chiplets. Hinsichtlich der Taktbarkeit oder Ausbeute hätte man da quasi keinen Vorteil oder Nachteil, hier könnte lediglich die lieferbare Anzahl von TSMC ein limitierender Faktor sein.


:) Das sieht vielleicht auch jeder so, wie er gerne will...

Natürlich hat es einen wirtschaftlichen Vorteil einzelne Kerne zu produzieren, doch ist selbst der Sprung bei Intel gering, wenn man aktuell nur die besten 9900k betrachtet. Während bei 6 Kernern noch starke Unterschiede zu finden sind, so ist bei 8 Kernern das Feld dicht dran. So gut wie jeder 9900k schafft 5Ghz, aber 5,1Ghz sind schon ein größeres Problem. AMD wird dann auch in der Summe zwar gleichgute Kerne zusammenstellen, aber in der Spitze nichtg unbedingt 5 Ghz erreichen. Am Ende packen sie noch 2 5 Ghz Kerne für den Boost rein und der Rest läuft bei maximalen 4,6Ghz. Für die Fachpresse und für einen 9900k reicht es, aber OC ist dann stark limitiert.

[Gast Ritis]

Ich sehe das auch so dass Jim von AdoredTV der erste war, der ausführlich das Chiplet-Design für EPYC und auch für Ryzen angekündigt und erklärt hat. Da waren alle seine Kritiker noch völlig planlos, wahrscheinlich genauso wie heute auch.

Da wurde andernorts wie hier aus heutiger Sicht noch sehr lange völlig anderer Humbug spekuliert. Jim wurde später wegen anderer Infos auf das Pferd eines monolitischen Chip für Desktop Zen2 gebracht. Das muss er sich dann selbst ankreiden, dass er das nicht richtig analysiert hat und bei seiner ersten Analyse festhielt. Klar sind das schon 8 Kerne in einem Chiplet für den Desktop, ein weiteres kann jederzeit von AMD draufgeklebt werden sobald nötig.

Ob nun seine SKU-Tabelle komplett falsch ist oder nur die TBA Spalte muss man abwarten bevor man ihn aufs Schaffott legt. Plausibel ist das Ding allemal.
Er hat in seinem letzten Video versprochen es wird eine CES-AMD Analyse kurzfristig geben, das dauert nun also offensichtlich doch länger als die zu CES-Nvidia. Der musste wohl unerwartet viel neu schneiden.

Kann es sein, dass WCCFTech am besten spekuliert hat?

Die CES Keynote war für die Dauer ziemlich lahm von AMD, ausser Chiplet für Desktop Ryzen und der Radeon VII ist nichts verwertbares an Infos gekommen, die APUs wurden vor der Keynote schon angekündigt. Man hat gezeigt, dass man den 9900K demnächst schlagen will. Ich hätte auch mehr konkrete Ankündigungen in der langen Show erwartet, statt derart vielem Partner-Marketing und Lobhudelei.

Es kann ja mal einer ausrechnen wie viel Vega-7nm auf den freien Socket Platz noch passen falls es dann doch ein APU wird.

[Leonidas]

Ironischerweise läuft im AMD-reddit ein Thread, der adoredtv sogar vollumfänglich bestätigt sieht - einfach weil es vermutlich mehr als 8 Kerne geben wird. Strickt sich eben jeder seinen eigenen Blick auf die Welt.


Dann mache ich da mal mit: Intel wird eine 64-Kern-CPU veröffentlichen. Ihr habt es hier zuerst gelesen! Und irgendwann werde ich sogar Recht behalten ...



AdoredTV hat nur gesagt, dass es auf der CES Ankündigungen zur neuen Ryzen Generation geben wird. Er selbst hat getwittert dass er sich noch mehr Infos erhofft hatte, aber von einer Verfügbarkeit kurz nach der CES hat er NIE etwas gesagt.


Ich habe auch nicht behauptet, das AdoredTV eine Verfügbarkeit nach der CES ausgesagt haben. Sie haben aber eine komplette Portfolio-Ankündigung versprochen, die Listen sind diesbezüglich absolut eindeutig: "TBA: CES" = "to be annonced: CES". Das ist exakt nicht eingetreten. Anstatt einer direkten Produktvorstellung gab es eine Ankündigung für ein halbes Jahr später. Das ist gravierend anders als von AdoredTV dargestellt wurde.




Ehrlich gesagt finde ich es langsam ermüdend die News hier auf 3Dcenter zu lesen wenn ständig die Infos der Quellen uminterpretiert und so hingedeutet werden wie es der Redaktion passt -.- .... ist leider nicht die erste News die mir in der Hinsicht auffällt.


Ich sehe es vielmehr als Kern meines Jobs an, genau die Infos der Quellen "umzuinterpretieren". Nicht so wie es mir gefällt, sondern wie ich es verstehe und einordne. Dies kann fehlbar sein - aber ich nenne ja immer die Quellen, jeder kann sich absolut sein eigenes Bild machen. Aber Einordnung von hereinkommenden Informationen - ist es nicht genau das, was Journalismus ausmacht?

[Gast]

Am Ende packen sie noch 2 5 Ghz Kerne für den Boost rein und der Rest läuft bei maximalen 4,6Ghz. Für die Fachpresse und für einen 9900k reicht es, aber OC ist dann stark limitiert.
Das wird sich dann aber auch in der Generation (Ryzen 3000, Zen 2) nicht großartig ändern. Das hat ja nichts mit Ausbeute zu tun, sondern welchen Takt die Architektur schafft. Mit mehr Erfahrung in der Fertigung holt man vielleicht noch 100MHz raus, aber das war's dann. Also warum sollte man dann nicht auch gleich mit 2 Chiplets starten?
Einzig ein Abverkauf der Threadripper bis zu deren Update wäre noch eine Erklärung für einen späteren Start. Aber vielleicht habe ich auch deinen Post nicht ganz verstanden...

[Gipsel]

Es kann ja mal einer ausrechnen wie viel Vega-7nm auf den freien Socket Platz noch passen falls es dann doch ein APU wird.Innerhalb der Diefläche eines 8C-Chiplets wären das wohl mindestens 16 CUs. Eventuell sogar 24 oder sowas. Ob das an einem Dualchannel DDR4-Interface viel Sinn ergibt, wage ich zu bezweifeln. Das sollten dann eher Navi-Abkömmlinge mit verbesserter Bandbreiteneffizienz werden, sonst ist das zu einem Großteil verschwendet.

[Gast]

Innerhalb der Diefläche eines 8C-Chiplets wären das wohl mindestens 16 CUs. Eventuell sogar 24 oder sowas. Ob das an einem Dualchannel DDR4-Interface viel Sinn ergibt, wage ich zu bezweifeln. Das sollten dann eher Navi-Abkömmlinge mit verbesserter Bandbreiteneffizienz werden, sonst ist das zu einem Großteil verschwendet.
Ich verstehe nicht, warum AMD Sideport nicht wiederbelebt. 1-2GB dedizierter VRam als Stack auf einer Chiplet-GPU sollte ja reichen...

[ActionNews]

(...)
Ich habe auch nicht behauptet, das AdoredTV eine Verfügbarkeit nach der CES ausgesagt haben. (...)

Aha ... ok, dann interpretiere ich wohl auch zu viel in anderer Leute Berichte:
In der Summe aller AMD-Ankündigungen auf der CES 2019 hat sich der vieldiskutierte "Leak" seitens AdoredTV (Zusammenfassung in Screenshot-Form beim Planet 3DNow!) von letztem Dezember somit großflächig nicht bestätigen lassen. Dabei wurde seinerzeit zwei Dinge versprochen: Erstens eine regelrechte Vorstellung der Ryzen 3000 Serie mit kompletten Modelldaten und Preisen zu einer Auslieferung zeitnah nach der CES.

[Dino-Fossil]

Aha ... ok, dann interpretiere ich wohl auch zu viel in anderer Leute Berichte:

Wortklauberei. Wenn man angeblich ein komplettes CPU-Portfolio mit zahlreichen Modellen und Preisen ankündigt, dann nur, wenn es auch zeitnah (was noch nicht unmittelbar bedeutet) so verfügbar ist.
Und das hatte der Leak doch ausgesagt, kam halt dann nicht so.

[Complicated]

495mm² anstatt der vorher kommunizierten 486mm². Woher diese (kleine) Differenz stammt, wurde nicht genannt, in jedem Fall läßt es den neueren Vega-20-Chip besser aussehen, da somit dessen Packdichten-Zuwachs durch die 7nm-Fertigung minimal besser ausfällt*(vorher +55%, nunmehr +58%).
Ich glaube du meintest die Packdichte wird geringer. Gleich viel Transistoren auf mehr Fläche ist nicht dichter.

[HOT]

Die Packdichte ist einfach nicht vergleichbar, da V20 viel mehr I/O mitbringt. Natürlich kann man das so ausdrücken, aber real müsste man Logik mit Logik vergleichen und da ist V20 deutlich über den 58%.

[Dino-Fossil]

Ich glaube du meintest die Packdichte wird geringer. Gleich viel Transistoren auf mehr Fläche ist nicht dichter.

Ne, stimmt schon, da die Packdichte bei V10 dadurch sinkt, während sie bei V20 gleich bleibt. Relativ ist sie also besser geworden.

[Gast Ritis]

Innerhalb der Diefläche eines 8C-Chiplets wären das wohl mindestens 16 CUs. Eventuell sogar 24 oder sowas. Ob das an einem Dualchannel DDR4-Interface viel Sinn ergibt, wage ich zu bezweifeln. Das sollten dann eher Navi-Abkömmlinge mit verbesserter Bandbreiteneffizienz werden, sonst ist das zu einem Großteil verschwendet.

Der Mem Controller im Chiplet kann für grosse APU oder
CPU kurzerhand als QuadChannel ausgelegt werden und oder alternativ ein shared cash im I/O von 24MB für FulHD Framebuffer und anderes.

[Gast]

Innerhalb der Diefläche eines 8C-Chiplets wären das wohl mindestens 16 CUs. Eventuell sogar 24 oder sowas. Ob das an einem Dualchannel DDR4-Interface viel Sinn ergibt, wage ich zu bezweifeln. Das sollten dann eher Navi-Abkömmlinge mit verbesserter Bandbreiteneffizienz werden, sonst ist das zu einem Großteil verschwendet.

Eine Mini-GPU auf dem IO-Chip würde mit besser gefallen, dann lassen sich 16 PICe-Lanes für sinnvolle Sachen nutzen.

[amdfanuwe]

Dann mache ich da mal mit: Intel wird eine 64-Kern-CPU veröffentlichen. Ihr habt es hier zuerst gelesen! Und irgendwann werde ich sogar Recht behalten ...

Alter Hut: Intel® Xeon Phi™ Processor 7210 (16GB, 1.30 GHz, 64 core ...

[Gipsel]

Ich verstehe nicht, warum AMD Sideport nicht wiederbelebt. 1-2GB dedizierter VRam als Stack auf einer Chiplet-GPU sollte ja reichen...
Stacking von RAM über einer (heißen) GPU ist relativ problematisch. Das hat schon seinen Grund, warum man 3D-Stacking von Speicher bisher eher nur im Low-Power-Bereich sieht. Und daneben ist eben kaum noch Platz. Und ob sich ein extra Speicherport dafür am IO-Die lohnt, also ich weiß ja nicht.

==============================

Der Mem Controller im Chiplet kann für grosse APU oder CPU kurzerhand als QuadChannel ausgelegt werden und oder alternativ ein shared cash im I/O von 24MB für FulHD Framebuffer und anderes.Und wie führst Du vier Speicherkanäle aus dem AM4-Sockel? Irgendwas an Cache im IO-Chiplet kann schon helfen. Aber 24MB werden für die Framebuffer in modernen Spielen (mit deferred Renderern) kaum reichen (und Cache shrinked gut, daß wäre also gut direkt im 7nm-Die unterzubringen). Und für mehr wird der Platz dann irgendwann schon recht knapp.

==============================

Eine Mini-GPU auf dem IO-Chip würde mit besser gefallen, dann lassen sich 16 PICe-Lanes für sinnvolle Sachen nutzen.Ein GPU-Chiplet nimmt doch keine PCIe-Lanes weg. Das würde genau so wie ein CPU-Chiplet per Infinity-Fabric an das IO-Die gekoppelt (praktisch an Stelle eines zweiten 8C-Chiplets). In einer Office-Kiste kann man die Grafikkarte auch in einen x4-Slot verfrachten. ;)

Aber trotzdem ist ein IO-Die mit Minimal-GPU (1 Rasterizer mit halbem bis viertel Durchsatz der normalen [16 Pixel alle 2 oder gar nur 4 Takte], 2 CUs, 1 RBE [4 ROPs] oder sowas) überlegenswert. Reicht für den Notfall aus, um ein Bild auszugeben (spieletauglich wäre das natürlich nicht, aber für Bürotätigkeiten reicht es wohl). Dazu 3 Display-Outputs (mehr unterstützt der Sockel sowieso nicht), die dann auch von einem eventuell verbauten GPU-Chiplet zur Ausgabe genutzt würden und fertig wäre das. Die Frage wäre, ob sich das für AMD lohnt, 15-20mm² oder sowas des IO-Dies dafür zu opfern, was dann bei Nichtnutzung brachliegt (die Display-Outputs kann man dann auf dem 7nm-GPU-Chiplet sparen, was bei einem großen Anteil am Produktmix kostengünstiger werden könnte).

[IchoTolot]

So vorhersehbar gewesen, dass diese geleakten Daten völlig unrealistisch sind. ;D Aber alle Wasser im Mund. ^^

[Lehdro]

So vorhersehbar gewesen, dass diese geleakten Daten völlig unrealistisch sind. ;D Aber alle Wasser im Mund. ^^
Das einzige was daran "völlig unrealistisch" war, ist der angegebene Vorstellungstermin gewesen. Der Rest vom Lineup klang optimistisch realistisch. Die Chance das AMD wirklich "nur" einen Ryzen 5 geteasert hat, der mit dem 9900k in Cinebench bei massiven Verbrauchsvorteilen gleichzieht ist nicht gerade gering wenn man bedenkt was 7nm theoretisch möglich macht mit der Chiplet Architektur.

[Gast]

HBM könnte AMD ja prinzipiell auf den I/O Die stapeln, da wäre das Hitzeproblem entschärft. Und der entsprechende Controller ist dann entweder im I/O Die gleich mit drin, oder im GPU Chiplet etwas weiter entfernt.

Und ich denke ein I/O Die welches nur die Display-Engine hat wäre bereits nützlich.

[Leonidas]

Ich sehe das auch so dass Jim von AdoredTV der erste war, der ausführlich das Chiplet-Design für EPYC und auch für Ryzen angekündigt und erklärt hat.


Das hat doch aber AMD angekündigt. Das es auch für Ryzen kommt, ist eine naheliegende Spekulation. Das würde ich nicht als "Treffer" verbuchen wollen, wenn man in die Menge schiesst und irgendeinen dabei erwischt.




Ich glaube du meintest die Packdichte wird geringer. Gleich viel Transistoren auf mehr Fläche ist nicht dichter.


Korrekt, meine ich. Formuliere ich um.





Alter Hut: Intel® Xeon Phi™ Processor 7210 (16GB, 1.30 GHz, 64 core ...


Um es im Sinn der aktuellen Adored-Diskussion zu sagen: Bestätigt das nicht meinen "Leak"? ;)







Das einzige was daran "völlig unrealistisch" war, ist der angegebene Vorstellungstermin gewesen.


Ja und Nein. Das Ryzen 3000 Portfolio wird letztlich ähnlich aussehen wie im Leak. Und der Vorstellungstermin ist wirklich das, was wirklich falsch war.

Aber: Wenn AMD erst zur Computex releast, dann hat AMD im Dezember keine derartigen Modelldaten samt Preisen vorliegen. Ergo gab es nix zu leaken, das ganze waren ausgedachte Daten.

[Complicated]

Ne, stimmt schon, da die Packdichte bei V10 dadurch sinkt, während sie bei V20 gleich bleibt. Relativ ist sie also besser geworden.
Dee Vergleich war aber nicht mit V10 sondern es war eine Korrektur der Diegrösse von V20.

[Lehdro]

Aber: Wenn AMD erst zur Computex releast, dann hat AMD im Dezember keine derartigen Modelldaten samt Preisen vorliegen.
Bei Intel geht sowas regelmäßig seit AMD mit Ryzen um die Ecke kam, prominentestes Beispiel ist das Skylake-X LineUp und der berühmt berüchtigte W3175X. Interessant ist aber wie unterschiedlich die beiden Konkurrenten Modelldaten vor dem Release handhaben: AMD scheint sich erst ganz kurz vor knapp für die finalen Frequenzen und Modelle zu entscheiden, während Intel von vorneherein alles fix hat.

Ergo gab es nix zu leaken, das ganze waren ausgedachte Daten.
Ich betreibe noch mal Wortklauberei: Auch ausgedachte Daten können realistisch sein ;) Die Aussage von Ichotolot hingegen ist allgemein so gar nicht haltbar.

[Complicated]

Ich denke das liegt am binning der Chiplets, warum AMD noch nicht weiss wo die höchsten Frequenzen liegen für SKUs. Und der Preis wird von den möglichen Stückzahlen abhängen, wenn man Lieferbarkeit gewährleisten will. Jedoch sollte man davon ausgehen, dass die Chiplets einen Sprung von 400-500 Mhz machen gegenüber monolithischen CPUs. Zumindest wenn man mal von der Studie ausgeht:
https://www.planet3dnow.de/vbulletin/threads/422600-AMD-Interposer-Strategie-Zen-Fiji-HBM-und-Logic-ICs?p=5117294&viewfull=1#post5117294

http://www.planet3dnow.de/vbulletin/attachment.php?attachmentid=34740&d=1474733491

http://www.planet3dnow.de/vbulletin/attachment.php?attachmentid=34739&d=1474733041