K8L im Q3 2007 -> Altair - erste Spezifikationen

[w0mbat]

WOHL?....wie wärs mim link ?:rolleyes:

Gibt keine Links. Ich habe Philip Eisler zwar nicht gut verstanden, aber ich denke er meinte den kommenden Montag.

[Gast]

Gibt keine Links. Ich habe Philip Eisler zwar nicht gut verstanden, aber ich denke er meinte den kommenden Montag.

Das Phil aber ein ATI-Mann ist, weisst du schon, oder?

[w0mbat]

Jo, der hat aber auch was gesagt. Dann wars eben der von andere. Keinen Plan, ich glaub der Dicke wars.

[SavageX]

Das ist ganz neu. Am Montag wird AMD den K10 wohl vorstellen und am Mittwoch den R600.

Was meinst Du mit "vorstellen"? Hardware zum angucken ("Aber bitte keine Benchmarks!.... Nein, auch nicht gegen sexuelle Gefälligkeiten, geht's noch?!") oder mal mit Erkenntnisgewinn?

(Hübsche Flash-Animation im übrigen)

[w0mbat]

Ich denke die werden ihn halt vorstellen, vielleicht ein paar Serverbenches.

[laser114]

Das könnte vielleicht als Quelle hilfreich sein: http://www.syndrome-oc.net/articles.php?article=94&lang=en

[w0mbat]

Alt -.-

[laser114]

Alt -.-

Das schaff ich immer wieder. ;(

[Headman]

Das könnte vielleicht als Quelle hilfreich sein: http://www.syndrome-oc.net/articles.php?article=94&lang=en

Ah, endlich mal was offizielles zur K8L/K10 Geschichte.
K8L: einfacher K8 65nm Shrink, niedrigere Verlustleistung, also Rev. G
K10: Barcelona, Rev. H

[turboschlumpf]

Offiziell gibt es weder K8L, noch K9 oder K10.

Da allerdings K9 und K10 eingestampft und K8 nur mehr oder weniger stark überarbeitet wurde, halte ich die Bezeichnung K8L für deutlich zutreffender.

Zumal sich darüber streiten lässt wie sinnvoll es ist, eine Architektur über die schon seit 12 Monaten unter dem Namen K8L diskutiert wird, jetzt plötzlich in K10 umzubenennen.

[reunion]

Offiziell gibt es weder K8L, noch K9 oder K10.


Nach dem Interview ist zumindest K8L und K10 offiziell.


Da allerdings K9 und K10 eingestampft und K8 nur mehr oder weniger stark überarbeitet wurde, halte ich die Bezeichnung K8L für deutlich zutreffender.


Was sich im Hintergrund tatsächlich abgespielt hat, weiß niemand. Darüber kann man nur spekulieren. Das, was du hier als Tatsche hinstellt, ist bestenfalls eines von vielen Gerüchten. AMD wird schon seinen Gründe haben Barcelona K10 zu nennen, offensichtlich wurde nur K9 gecancelt.

Was dabei für dich zutreffender ist, interessiert hier wenig. K8 war auch nicht mehr als ein überarbeiteter K7, und der C2D ist auch nur ein überarbeiteter PM, und das lässt sich ewig so weiterführen. Auf jeden Fall gab es viele bedeutende Änderungen, die eine neue Generation IMHO durchaus rechtfertigen.

[robbitop]

Der originale K8 sah auch deutlich anders aus. Auch da kam ein Plan B zum Einsatz (die NexSys Leute duerfens immer wieder richten ;)).

[reunion]

Der originale K8 sah auch deutlich anders aus. Auch da kam ein Plan B zum Einsatz (die NexSys Leute duerfens immer wieder richten ;)).

Hast du dazu nähere Infos?

[robbitop]

Hast du dazu nähere Infos?
Nein. Frag mal BBSR. Sollte aber auch im Netz nachzulesen sein.

[reunion]

Mhm. Ich fragte nur, weil mir das völlig neu ist. Mal sehen, ob sich dazu noch was finden lässt.

[Gast]

Gott, bin ich froh, wenn dieser K8L endlich draussen ist und sich dieser überdrehte Hype, den ich mir nur durch extreme Verzweiflung erklären kann, ein Ende findet.

[robbitop]

Gott, bin ich froh, wenn dieser K8L endlich draussen ist und sich dieser überdrehte Hype, den ich mir nur durch extreme Verzweiflung erklären kann, ein Ende findet.
@DasToem

ich bin froh wenn das Gastgetrolle von registrierten Usern aufhoert.

[Mailwurm]

Der originale K8 sah auch deutlich anders aus. Auch da kam ein Plan B zum Einsatz (die NexSys Leute duerfens immer wieder richten ;)).

Dachte eher, dass das beim K7 so war. Der erste Entwurf war ähnlich katastrophal wie der K5, nach der Übernahme der NexGen-Leute und einigen DEC-Alpha-Entwicklern wurde das K7-Projekt neugestartet. Die K8-Entwicklung wird jetzt erst nach der Nexgen-Übernahme begonnen haben.

[Gast]

@DasToem

ich bin froh wenn das Gastgetrolle von registrierten Usern aufhoert.

Wie kommst du darauf? Schreib eine PM, wenn du dir da so sicher bist.

[robbitop]

Wie kommst du darauf? Schreib eine PM, wenn du dir da so sicher bist.
Den Strafpunkten kannst du sowieso nicht aus dem Weg gehen. Die IP stimmt genau ueberein. EOD.

[robbitop]

Dachte eher, dass das beim K7 so war. Der erste Entwurf war ähnlich katastrophal wie der K5, nach der Übernahme der NexGen-Leute und einigen DEC-Alpha-Entwicklern wurde das K7-Projekt neugestartet. Die K8-Entwicklung wird jetzt erst nach der Nexgen-Übernahme begonnen haben.
Der K8 sollte urspruenglich eine riesengrosse FPU haben (ich kenne keine Details), die dann aber einen speziellen Befehlssatz benoetigt haette. Das Design flog m.W. ueber Board.

Vom Ueber Board gekippten K7 habe ich widerum nichts gewusst. ;)

[SavageX]

Ja, die spezielle FPU für den K8 fiel über Bord, nachdem man sich zu SSE2 entschlossen hatte. So klang es in der c't, wenn ich mich recht entsinne.

Das ursprüngliche K7-Design wurde auch gekippt. Da saßen (wieder laut c't, wieder laut meinem Gedächtnis) AMD-Leute dran, nachdem der K5 seine Beerdigung dritter Klasse bekommen hat (und man den K6 zur Hand hatte). Das Design ist aber nicht zu Potte bekommen, also mussten es mal wieder Outsider richten ("Hello Mister Alpha!").

[robbitop]

Vieleicht kann Max sich hier ja mal zu Worte melden (bzgl des original K8s).

[Bokill]

Dachte eher, dass das beim K7 so war. Der erste Entwurf war ähnlich katastrophal wie der K5, nach der Übernahme der NexGen-Leute und einigen DEC-Alpha-Entwicklern wurde das K7-Projekt neugestartet. Die K8-Entwicklung wird jetzt erst nach der Nexgen-Übernahme begonnen haben. Das Projekt K5 war zwar aus dem Ruder gelaufen, aber was zu der Zeit genau abging, kann ich im Bezug zum K7 nicht sagen.

Tatsache ist, dass ein Herr Atiq Raza (http://www.orthy.de/index.php?option=com_content&task=view&id=1541&Itemid=85) (der mit dem NextGen) an der Anpassung vom NextGen zum K6 arbeitete und danach an die Entwicklung des K7 ging.

Zu der Zeit muss sich AMD Gedanken um eine AMD64 ISA gemacht haben, um etwas später eine Mikroarchitektur dazu zu entwickeln.

Zum Projekt K7 und K8 war auch ein gewisser Herr Meyer beteiligt.

Atiq Raza war vermutlich noch in der ISA Grundplanungsphase das K8 dabei, bevor er sich mit dem Wunsch des Abverkaufs der Dresdener Fab in kürzester Zeit vom AMD Chefsessel hinweg katapultierte.

Ich denke, man sollte sich die Planung in der Frühphase auch nicht so statisch vorstellen. Da wird es "normal" sein verschiedene Konzepte zu durchdenken.

Das mit der Gleitkommaeinheit muss weniger aus technologischen Gründen gemacht worden sein, als es eine Entscheidung zur Kompatibilität war ... immerhin hatte sich gezeigt, dass man zwar einen Achtungserfolg mit der SIMD Erweiterung "3DNOW!" auf Basis von Intels "MMX" für Gleitkommabefehle erringen konnte ...

Aber auf Dauer setzte sich doch Intel mit SSE durch. Das AMD/Intel-Patentabkommen ermöglichte AMD immerhin die SSE/SSE2-Instruktionssatz-Befehle, ohne rechtliche Probleme in die Microarchitektur zu übernehmen.

Was Planungen angeht, so werden erstere Simulationen dann den weiteren Weg bestimmen, neben den Fab-Zieldaten zur reinen Halbleitertechnologie.

MFG Bobo(2007)

[Mailwurm]

Und während die alte, ineffiziente AMD-Entwickler-Combo in Austin (Texas) nach dem K5-Disaster auch mit dem K7-Design nicht zu Potte kam, stellte er in Sunnyvale ein schlagkräftiges kleines Team aus alten NexGen-Entwicklern (darunter Greg Favor, heute beim Startup Montvale, und Fred Weber, ehemaliger CTO bei AMD und jetzt Unternehmensberater) zusammen und heuerte als Entwicklungschef Dirk Meyer an, der bei DEC für den Alpha 21264 verantwortlich zeichnete - gewisse Ähnlichkeiten im Design von Alpha und Athlon sind also nicht ganz zufällig.

http://www.heise.de/ct/06/14/028/

[turboschlumpf]

Offiziell gibt es weder K8L, noch K9 oder K10.
Nach dem Interview ist zumindest K8L und K10 offiziell.
Da allerdings K9 und K10 eingestampft und K8 nur mehr oder weniger stark überarbeitet wurde, halte ich die Bezeichnung K8L für deutlich zutreffender.
Was sich im Hintergrund tatsächlich abgespielt hat, weiß niemand. Darüber kann man nur spekulieren. Das, was du hier als Tatsche hinstellt, ist bestenfalls eines von vielen Gerüchten. AMD wird schon seinen Gründe haben Barcelona K10 zu nennen, offensichtlich wurde nur K9 gecancelt.

Was dabei für dich zutreffender ist, interessiert hier wenig. K8 war auch nicht mehr als ein überarbeiteter K7, und der C2D ist auch nur ein überarbeiteter PM, und das lässt sich ewig so weiterführen. Auf jeden Fall gab es viele bedeutende Änderungen, die eine neue Generation IMHO durchaus rechtfertigen.
Zumal sich darüber streiten lässt wie sinnvoll es ist, eine Architektur über die schon seit 12 Monaten unter dem Namen K8L diskutiert wird, jetzt plötzlich in K10 umzubenennen.

Namen sind Schall und Rauch; also meinetwegen K10. Dann lass uns aber auch festhalten, dass der jetzige K10 mit dem früher erwähnten K10 höchstwahrscheinlich genauso wenig gemein hat, wie Intels Nehalem mit dem Nehalem aus dem Jahre 2002.

[Avalox/Gast]

Bei der c't geht man in der aktuellen Ausgabe davon aus, dass die FP Leistung des K8L(auch dort so genannt) deutlich vor dem C2D liegen wird, dieser allerdings in der Integerleistung vorne liegen wird.

Haben auch eine Roadmap nach "besten Wissen" zusammen gestellt. Geht über viele Seiten der Artikel, wenn auch nichts grundsätzlich neues drin steht.

[BlackBirdSR]

Bei der c't geht man in der aktuellen Ausgabe davon aus, dass die FP Leistung des K8L(auch dort so genannt) deutlich vor dem C2D liegen wird, dieser allerdings in der Integerleistung vorne liegen wird.

Haben auch eine Roadmap nach "besten Wissen" zusammen gestellt. Geht über viele Seiten der Artikel, wenn auch nichts grundsätzlich neues drin steht.

Ich glaube auch nicht daran, dass der K8L dem C2D im Bereich Integer direkt Paroli bieten kann. Zumindest nicht, solange die Taktratendifferenz besteht. Der Vergleich pro Takt ist zwar leider interessant, aber für den Markt recht nutzlos.

Bei FP-Leistung steht bisher nur AMDs Aussage, und schon jetzt gibt es Situationen (SpecFP-Rate) in denen der K8 gewinnt. Also sollte man das mit Vorsicht sehen. Zumal Spiele z.B im Bereich von 15% FP-Code nutzen.
Wenn der K8L im Bereich SSE2 stark zulegen kann, wirkt sich das nur geringfügig auf Spiele aus.

Der wichtiste Punkt für das Groß an Durschnitts-Software und Spielen dürfte mit der Integer- und Speicherperformance stehen und fallen. K8L wird hier auch sicherlich viel zulegen. Aber AMD scheint sich auf den Serverbereich zu konzentrieren, und im Desktopbereich eine Niederlage hinzunehmen.
Vielleicht sieht es aber auch ganz anders aus. Das kann man jetzt noch nicht sagen. Wer weiss schon, wo AMD noch verstecktes Potential gefunden hat.

@orig. K8.
AMD hat eine Menge Patente zur Zeit vor und während der Entwicklung des K8 zugesprochen bekommen. Viele davon sind direkt verknüpft mit Ideen für eine neue µArchitekur. Am Ende kam davon nur das Wenigste im K8 an. Gerüchten zu Folge gab es noch 2 weitere Versionen des K8, die aber über Bord geworfen wurden.
Das gilt auch für die ursprünglichen Designs für K9 und K10, wenn man den Meldungen glauben darf. So war die Rede von L0-Trace Caches und einer Architektur mit einer Breite von 9 x64 Befehlen. Hat sich wohl Beides nicht bewährt.

AMD scheint in der Geschichte immer wieder Designs kippen zu müssen. Aber ist auch nicht so verwunderlich, wenn man ständig auf den Markt reagieren muss.

[aylano]

Wie schon erwähnt, wurden schon einige Balken gezeigt.

-Ingeter
-Gleitkomma,
-ein durchschnitts-Wert für viele Server-Anwendungen
- dann die komischen 40 bis 70% im bestimmten Server-Anwendungen.

Es bleibt dir überlassen, wie glaubhaft AMD (für dich) ist.

Ich muss mich korrigieren.
Das war kein Ingeter-Balken sondern ein OLTP-Balken.

Na ja, falls es wem interessiert.

[Gast]

Wie war das noch von wegen Montag präsentiert AMD den K10? hab ich da was verpasst oder ham sies noch nicht gemacht?

[w0mbat]

Das war BS.

[AnarchX]

Barcelona @ 2.3GHz (x2 -> 4x4 Setup)
3DMark06 CPU-Score
7933

Was meint ihr, könnte das stimmen?

[Gast]

Das war BS.

Wer oder was ist BS?

[darkvader]

BullShit

[Gast]

BullShit

Respekt vor so viel Selbstkritik, dazu ist nicht jeder fähig.

[hardwareluxx]

Zitat von w0mbat Beitrag anzeigen
Barcelona weiter verschoben? Anscheinend wir die Server-CPU Barcelona erst mit den Desktop-CPUs im Q307 gelaunched. Sagte jedenfalls Hektor in einem Webcast.

[mrt]

Barcelona @ 2.3GHz
3DMark06 CPU-Score
7933

Was meint ihr, könnte das stimmen?

Naja ohne Quelle schonmal schwierig ;)
Ich halte den Score für zu hoch bei 2,3GHz. Schneller wie Kentsfield dürfte er aber schon werden, falls die Liste der Neuerungen stimmt.

[DiGiTaL]

Barcelona @ 2.3GHz
3DMark06 CPU-Score
7933

Was meint ihr, könnte das stimmen?

Kann ich mir nicht Vorstellen.

Damit wäre der K8L (oder wie auch immer) Pro-MHz mehr als doppelt so schnell wie der QX6700, der bei 2.67GHz ca. 4200 Punkte erreicht.

[Gast]

Leider ist 3DMark ein synthetischer Bench. Wenn wir mal die Core 2 Werte von SiSoft Sandra hernehmen, dann ist der dort auch um ein vielfaches schneller als alles bisherige.

Aber das sagt im Endeffekt nichts über die Leistung aus, die bei gängigen Anwendungen übrig bleibt!

[Gast]

Zitat von w0mbat Beitrag anzeigen
Barcelona weiter verschoben? Anscheinend wir die Server-CPU Barcelona erst mit den Desktop-CPUs im Q307 gelaunched. Sagte jedenfalls Hektor in einem Webcast.

Ich wage mal zu behaupten, dass der K8L dieses Jahr überhaupt noch nicht erscheinen wird. Und falls doch, so wird Intel mit 45 nm eher auf dem Markt sein. Wer hält dagegen?

[maximus_hertus]

Doch, der K10 kommt vor der Intel 45nm CPU auf dem Markt, ich halte dagegen :biggrin:

Der Intel soll ja "erst" in Q4 kommen, bis dahin sollte es *auf jeden Fall* die ersten K10 CPU's geben....

[AnarchX]

Kann ich mir nicht Vorstellen.

Damit wäre der K8L (oder wie auch immer) Pro-MHz mehr als doppelt so schnell wie der QX6700, der bei 2.67GHz ca. 4200 Punkte erreicht.

Da ich kein Kentsfield-Ergebnis fand, konnte ich es nicht wirklich einschätzen.
Aber so wäre es wirklich zu hoch, vielleicht doch eher ein 4x4 Setup mit zwei Agenas.
So eins wurde ja übrigens auch bei der FireStream-R600 Vorführung gezeigt.

[w0mbat]

Barcelona @ 2.3GHz
3DMark06 CPU-Score
7933

Was meint ihr, könnte das stimmen?
Nein, ich sagen mal unmöglich.


Respekt vor so viel Selbstkritik, dazu ist nicht jeder fähig.
Ich merke Gott sei Dank noch wenn ich Scheiße labere :wink:


Ich wage mal zu behaupten, dass der K8L dieses Jahr überhaupt noch nicht erscheinen wird. Und falls doch, so wird Intel mit 45 nm eher auf dem Markt sein. Wer hält dagegen?
Der K10 kommt noch dieses Jahr, sicher!

[AnarchX]

Nein, ich sagen mal unmöglich.


Für einen einzelnen Barcelona sicher.
Aber auch für zwei -> 4x4? ;)

AMD sollte langsam mal die Jungs vom XS mit CPUs versorgen...

[malle]

Barcelona @ 2.3GHz (x2 -> 4x4 Setup)
3DMark06 CPU-Score
7933

Was meint ihr, könnte das stimmen?
Angenommen, ein K8 3800+ 2,4Ghz schafft 1000Punkte und ein X2 4600+ 2,4GHz schaft knapp 1800Punkte. Wenn wir jetzt das mal x2 nehmen, da der Barca 4 kerne hat, kommen wir auf ~3400Punkte. Aber das entspricht in etwa dem K8, halt nur x4.
Wenn wir aber vom Barca Kern ausgehen, also K8L, und dieser 80% schneller sein soll als ein K8, so wird ein SC Barca Core um die 1800Punkte machen, ein x2 dann 3600Punkte und ein X4 dann 7200 Punkte.

Das bedeutet auch, dass der Abstand von 800~1000 Punkten zwischen einen X4 2,4GHz AMD 3200~3400geschätzten Punkten und einem QX6700 2.67GHz mit ca. 4200 real den 25%~35% Mehrleistung entspricht.
Wenn wir mal 40% drauf legen, kommen wir auf 6000Punkte. Fehlen noch 1900Punkte. Da aber HT3 eventuell hier mit drinnen ist, und ein FSB von intel bremst, könnten die daher kommen?

Von daher könnte es hin kommen, dass es eine X4 K8L Barca CPU ist.

[w0mbat]

Skaliert 3DMark06 besser mit Kernen oder mit Takt? Sind 8 Kerne mit 2,5GHz also so schnell wie 4 Kerne mit 5GHz?

[Gast]

Da es sich um einen synthetischen Bench handelt, wird es wohl so ziemlich aufs gleiche hinaus kommen.

Denn die Skalierung dürfte nahezu linear verlaufen.

Aber realistisch ist dies nicht, denn bisher nutzen nur wenige Anwendungen alle Kerne bis zum Anschlag aus, weshalb diese Ergebnisse eher nutzlos sind.

[w0mbat]

Ok, die Werte sind ziemlich sicher nicht echt. Sie sind ausgerechnet :)

[HOT]

Glaube ich nicht, dass man mit der Anzahl der Kerne linear skalieren kann. Die 3DMark06 arbeitet sicher mit 8 Kernen deutlich ineffizienter pro Kern als mit 2 oder 4.

[superdash]

Und eigentlich ist 3dMark auch ziemlich uninteressant. Viel interessanter wären ein paar Anwendungsbenchmarks und echte Spiele. Auf diesem Gebiet muss sich der k10 gut schlagen. 3dmark interessiert nur wenige.

[w0mbat]

http://img253.imageshack.us/img253/6277/amdk10sm4.jpg

[reunion]

w0mbat sitzt wiedermal an der Quelle. Naja, immerhin 2.5Ghz für den Quadcore, und 2.9Ghz für den Dual-Core. Bin gespannt, wofür das reicht. Interessant auch, dass man das Performancerating aufzugeben scheint, und wieder die Taktfrequenz angibt.

[w0mbat]

Ne, sitze nicht an der Quelle. Die Opterons wurden aus früheren Berichten übernommen und der FX könnte höher takten.

[reunion]

Okay, dann sieht die Sache natürlich anders aus.

[w0mbat]

Habe nur Infos über die Agena und Kuma bekommen. Vor allem die Infos, das AMD den 200MHz-Rhytmus angeblich einbehalten will, war wichtig für die Tabelle. Zusammen mit dem aktuell min. und max. Takten ergibt daß die Modelle.

[laser114]

Die Bezeichnung fände ich etwas unglücklich, da muss man wieder lange erklären wieso ein Athlon 64 X2 2900 schneller ist als ein Athlon 64 X2 3800+.

Aber das trägt sich zum Abverkauf der alten Modelle bei. ;)

Edit: Ach ... verlesen. Posting ignorieren.

[Endorphine]

Interessant auch, dass man das Performancerating aufzugeben scheint, und wieder die Taktfrequenz angibt. Das lässt wieder mehrere Interpretationen zu, zum Beispiel: Man ist nicht mehr in der Rechenleistung führend, aber dafür bei den Taktfrequenzen vorne mit dabei und versucht nun die für das Marketing zu nutzen.

Der Cache ist auch recht sparsam für 65 nm @ 300 mm und 4 Kerne. Hoffentlich wird das durch den integrierten Speichercontroller und Architekturverbesserungen ausgeglichen.

[robbitop]

Das lässt wieder mehrere Interpretationen zu, zum Beispiel: Man ist nicht mehr in der Rechenleistung führend, aber dafür bei den Taktfrequenzen vorne mit dabei und versucht nun die für das Marketing zu nutzen.

Der Cache ist auch recht sparsam für 65 nm @ 300 mm und 4 Kerne. Hoffentlich wird das durch den integrierten Speichercontroller und Architekturverbesserungen ausgeglichen.
So wahnsinnig viel bringt mehr L2 beim K8 anscheinend sowieso nicht. Der C2D benoetigt den L2 schon deutlich eher wegen den hoeheren Latenzen zum RAM, was dank gutem Prefetch und grossem L2 abgefedert wird.

[Gast]

http://img253.imageshack.us/img253/6277/amdk10sm4.jpg

nur 2MB L3-cache klingt verdammt wenig, insbesondere für einen quad-core.

[robbitop]

2 MiB waren von Anfang an fuer 65 nm geplant. Mehr bringt beim K8 eh kaum was. Mehr gibts wohl erst zu 45 nm.

[aylano]

Die Bezeichnung fände ich etwas unglücklich, ...
Stimmt, ist schon irgendwie komisch.

beim X2 2900 <--> X2900

Hat mich irgendwie an die Grafikkarten erinnert.

Interessant.
Das Plus weg ist und das Rating ist gleichhoch ist, wie der Takt.

Grundsätzliche nette Liste.
Verspricht (so wie es aussieht) einen sehr interessanten Preiskampf im Sommer.
Bin gespannt, ob AMD einen guten bzw. schnellen Wechsel auf K10 schafft.
Und vorallem, ob auch zeitlich AMD-AM2+ -Chipsät rauskommen, was IMO nicht unbedeutend ist.

[Endorphine]

So wahnsinnig viel bringt mehr L2 beim K8 anscheinend sowieso nicht. Der C2D benoetigt den L2 schon deutlich eher wegen den hoeheren Latenzen zum RAM, was dank gutem Prefetch und grossem L2 abgefedert wird. Ich hoffe, das trifft auch bei 4 Kernen zu und nicht nur bei Multithreading, sondern auch bei Parallelverarbeitung in Multitasking, wo gemeinsam genutzte Cache Lines eher eine Seltenheit sein sollten.

Ich bin jedenfalls gespannt auf Server-Benchmarks. Dort wird und will AMD ja Geld verdienen.

[Endorphine]

Und vorallem, ob auch zeitlich AMD-AM2+ -Chipsät rauskommen, was IMO nicht unbedeutend ist. Naja, um aus Hypertransport 3.0 einen Nutzen zu ziehen muss man Hypertransport 2.0 erst einmal sättigen, was imho mit gewöhnlichen Anwendungen nicht so einfach ist.

[Gast]

Apropos Barcelona.

Gibt es eigentlich schon Info's darüber wann der in 45nm Technologie kommt?

In der letzten c't stand ja drin (aber ganz hab ich den Artikel noch nicht gelesen) das Intel Anfang 2008 mit 45nm anfängt, AMD aber erst Mitte Q2/08 und in Q3/08 schon 20-25% der Fertigung in 45nm Technologie liefert (jedenfalls laut Diagramm).

Kommt der Barcelona dann auch bereits in 45nm Technik oder erst später?

[AnarchX]

Kommt der Barcelona dann auch bereits in 45nm Technik oder erst später?

Shanghai (http://www.forum-3dcenter.org/vbulletin/showthread.php?t=347766&highlight=2008) wird AMDs Quadcore in 45nm sein.

[reunion]

Das lässt wieder mehrere Interpretationen zu, zum Beispiel: Man ist nicht mehr in der Rechenleistung führend, aber dafür bei den Taktfrequenzen vorne mit dabei und versucht nun die für das Marketing zu nutzen.


Momentan sieht es aber genau umgekehrt aus. Offensichtlich wird man nichtmal die Taktraten des K8, geschweige denn diese von Penryn erreichen.


Der Cache ist auch recht sparsam für 65 nm @ 300 mm und 4 Kerne. Hoffentlich wird das durch den integrierten Speichercontroller und Architekturverbesserungen ausgeglichen.

Der K8 hat auch nicht mehr Cache. Und der Unterschied zwischen 512KB und 1MB L2 lag unter 5%.

So wahnsinnig viel bringt mehr L2 beim K8 anscheinend sowieso nicht. Der C2D benoetigt den L2 schon deutlich eher wegen den hoeheren Latenzen zum RAM, was dank gutem Prefetch und grossem L2 abgefedert wird.

Auch Conroe legt durch den doppelten Cache im vergleich zu Allendale nur in den seltensten Fällen >5% zu. Intel kann es halt leisten, hier nicht knausrig zu sein, eine großen Vorteil sehe ich deshalb aber nicht.

[robbitop]

Momentan sieht es aber genau umgekehrt aus. Offensichtlich wird man nichtmal die Taktraten des K8, geschweige denn diese von Penryn erreichen.
vorsicht. Die DualCores kommen zum Launch anscheinend mit 2,9 GHz. Bei 65 nm taktet Intel derzeit auch nicht höher. (45nm kommt bei AMD ja auch schon 2008).
Der K10 Quad Core erscheint mit immerhin 2,5 GHz. Ich sehe da noch keine riesen Taktdifferenzen (zur Einführung).


Auch Conroe legt durch den doppelten Cache im vergleich zu Allendale nur in den seltensten Fällen >5% zu. Intel kann es halt leisten, hier nicht knausrig zu sein, eine großen Vorteil sehe ich deshalb aber nicht.
Bei vielen Spielen (wenn eine CPU Limitierung vorliegt) habe ich schon deutlich grössere Differenzen gesehen. Für Server DB Anwendungen dürfte der Vorteil großer Caches auch deutlich höher sein. Ist eben situationasabhängig.

[reunion]

vorsicht. Die DualCores kommen zum Launch anscheinend mit 2,9 GHz. Bei 65 nm taktet Intel derzeit auch nicht höher. (45nm kommt bei AMD ja auch schon 2008).
Der K10 Quad Core erscheint mit immerhin 2,5 GHz. Ich sehe da noch keine riesen Taktdifferenzen (zur Einführung).


Intel wird im Q3 zum K10-Launch eine Quadcore mit 3Ghz in 65nm bringen, und die Preise massivst senken. So soll ein Kentsfield mit 2.4Ghz um 266$ über die Ladentheke gehen. Der schnellst Dual-Core 3Ghz und FSB 1333 soll von 999$ auf ebenfalls 266$ gesenkt werden. Und Anfang 2008 kommt Penryn mit nochmal deutlich höheren Taktraten. In diesem Punkt kann man also kaum mithalten.

Generell scheint Intel entweder mächtig schiss zu haben, oder man will AMD die Margen versauen. Vermutlich beides.


Bei vielen Spielen (wenn eine CPU Limitierung vorliegt) habe ich schon deutlich grössere Differenzen gesehen. Für Server DB Anwendungen dürfte der Vorteil großer Caches auch deutlich höher sein. Ist eben situationasabhängig.

Natürlich ist es situationsabhängig. Trotzdem ist der Unterschied in den meisten Fällen relativ niedrig, soweit ich das bis jetzt verfolgt habe. Nur mit Cache wird Intel nicht gewinnen, aber es ist natürlich ein netter Vorteil, wenn die Anwendung davon profitiert.

[aylano]

Das lässt wieder mehrere Interpretationen zu, zum Beispiel: Man ist nicht mehr in der Rechenleistung führend, aber dafür bei den Taktfrequenzen vorne mit dabei und versucht nun die für das Marketing zu nutzen.

War auch mein erster Gedanke.

Auf der anderen Seite braut AMD ein P-Rating, was länger als 3 Monate haltet.
Vielleicht wurde das P-Rating so gewählt, dass es dann noch bzw. erst mit Nehalem stimmt.

Naja, um aus Hypertransport 3.0 einen Nutzen zu ziehen muss man Hypertransport 2.0 erst einmal sättigen, was imho mit gewöhnlichen Anwendungen nicht so einfach ist.
Ich meine, dass die AMD/ATI-Chipsätze wenig Strom verbrauchen.
Der RS690 sieht mal nicht schlecht aus und dabei ist noch nicht alles draußen.

Aber ein K10 AM2 <-->AM2+ Test würde mich dann trotzdem interessieren.

[Endorphine]

Momentan sieht es aber genau umgekehrt aus. Offensichtlich wird man nichtmal die Taktraten des K8, geschweige denn diese von Penryn erreichen. Welche Erklärung hast du denn anzubieten? Der K8 hat auch nicht mehr Cache. Und der Unterschied zwischen 512KB und 1MB L2 lag unter 5%. Moment. Der Vergleich hinkt. Die 2 MB müssen jetzt ganzen vier Kernen dienen. Bei Intel ist man bei vier Kernen bei der vierfachen Größe angelangt, wenn auch noch nicht komplett shared. Auch Conroe legt durch den doppelten Cache im vergleich zu Allendale nur in den seltensten Fällen >5% zu. Intel kann es halt leisten, hier nicht knausrig zu sein, eine großen Vorteil sehe ich deshalb aber nicht. Ja, du siehst natürlich den Gewinn am unteren Ende der Realität. :)

Das Problem ist doch, dass AMD Geld im Server-Markt machen will. Und gerade dort rächen sich kleine Caches. Ich bringe nur mal das Schlagwort "Datenbankserver" in's Spiel... Generell scheint Intel entweder mächtig schiss zu haben, oder man will AMD die Margen versauen. Vermutlich beides. :D
Mit "Schiss haben" hat das nichts zu tun. Es ist einfach Preiskampf um Marktanteile. Und der hält schon länger an.

[Bokill]

... Bei vielen Spielen (wenn eine CPU Limitierung vorliegt) habe ich schon deutlich grössere Differenzen gesehen. Für Server DB Anwendungen dürfte der Vorteil großer Caches auch deutlich höher sein. Ist eben situationasabhängig. Ja, mehr Cache ist bei manchen Anwendungen immer von Vorteil.

Zum einen erfordert das weniger Entwicklungshirschmalz beim CPU-Design im Vergleich zu gesonderter Schaltlogik für Skalar/Vektorberechnungen.

Und zum anderen bekommen andere CPU-Architekturen auch immer mehr Cache (Power Architektur, SPARC, ARM, MIPS). AMD kann daher aus Kostengründen nicht immer auf Cache verzichten. Hat AMD auch so nicht vor, da sie den L3 Cache in Zukunft weiter vergrössern wollen.

MFG Bobo(2007)

[StefanV]

Das Problem ist doch, dass AMD Geld im Server-Markt machen will. Und gerade dort rächen sich kleine Caches. Ich bringe nur mal das Schlagwort "Datenbankserver" in's Spiel... :D
Nur solltest auch erwähnen, das Intel auch mit der C2D Architektur ziemlich doof gegen die aktuellen K8 ausschaut.

Schon bei 2 Prozessorsystemen schrumpft der Unterschied zwischen beiden nahe null zusammen, bei 4 Prozessorsystemen ist dann wieder AMD im Vorteil und das massivst!!

[reunion]

Welche Erklärung hast du denn anzubieten?


Was willst du denn jetzt hören? Wenn die bis jetzt spekulierten Taktraten stimmen, dann ist das nunmal so, zumindest zum Launch. Dass es später auch noch höher getaktete Chips geben wird, ist klar.


Moment. Der Vergleich hinkt. Die 2 MB müssen jetzt ganzen vier Kernen dienen. Bei Intel ist man bei vier Kernen bei der vierfachen Größe angelangt, wenn auch noch nicht komplett shared.


Jeder Kern hat auch noch seperat 128KB L1- und 512 KB L2-Cache. Wenn alle vier Kerne voll ausgelatet sind, hat also jeder >1MB, wenn nur einer arbeitet, dann hat dieser >2.5MB. Das ist zumindest in keiner Situation weniger als der heutige Opteron zur Verfügung hat.


Ja, du siehst natürlich den Gewinn am unteren Ende der Realität. :)


Zeig mir doch mal "deine" Realität. Im Schnitt liegt der Performance-Gewinn soweit ich das mitbekommen habe unter 5%. Und fange jetzt bitte nicht an Rosinen zu picken.


Das Problem ist doch, dass AMD Geld im Server-Markt machen will. Und gerade dort rächen sich kleine Caches. Ich bringe nur mal das Schlagwort "Datenbankserver" in's Spiel... :D


Natürlich gibt es auch Bereiche, wo man Abstriche machen muss, aber das war in der Vergangenheit auch nicht anders.


Mit "Schiss haben" hat das nichts zu tun. Es ist einfach Preiskampf um Marktanteile. Und der hält schon länger an.

Natürlich, aber wenn das Konkurrenzprodukt nicht sehr stark wäre, dann würde man solche extremen Preisnachlässe nicht sehen.

[S940]

Aber ein K10 AM2 <-->AM2+ Test würde mich dann trotzdem interessieren.Naja was soll groß rauskommen ? Im Vollastbetrieb 0 Unterschied, und Verbesserungen im Teillastbetrieb, bei dem nur 1,2,3 cores benötigt werden. 1 core braucht ca. 20W maximal (wenn man die ca. 100W Gesamtleistung des Dualcores / 4 rechnet und die Northbridge / Cache etc. mit 20 W veranschlagt), also das lässt sich schon gut abschätzen finde ich.

ciao

Alex

[Gast]

Hat zwar an sich nichts mit dem Thema zu tun aber:

http://uk.theinquirer.net/?article=38249

[Gast]

Barcelona = K10 und mit 68W und 95W


http://www.golem.de/0703/51141.html

[laser114]

Quad-Core nur mit 68 und 95W?
Wenn man damit von der Performance Intel gleichziehen bzw. überholen kann, ist doch wieder ein wunderbare Performance zu Watt Verhältnis erreicht.

[reunion]

Habe ich auch gerade gelesen. Max. 95W TDP für den Quad-Core Barcelone hört sich schonmal sehr vielversprechend an. Hier Bilder der Pressekonferenz: http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1174044296

[Gandharva]

Ganz schön viel Logik für ne CPU! 30% Cache würde ich mal schätzen sind das maximal.

http://img235.imageshack.us/img235/4655/barcelonadiela7.jpg

[dildo4u]

http://pics.krawall.de/4/cebit07_amd_cpu_evolution.jpg
http://pics.krawall.de/4/cebit07_amd_open_platform_evolution.jpg
http://pics.krawall.de/4/cebit07_amd_continued_desktop_innovation.jpg
http://pics.krawall.de/4/cebit07_amd_barcelona_width.jpg
http://pics.krawall.de/4/cebit07_amd_amd-v_vs_intel_vt.jpg
http://pics.krawall.de/4/cebit07_amd_quad-core.jpg
http://pics.krawall.de/4/cebit07_amd_quad-core_architecture.jpg
http://pics.krawall.de/4/cebit07_amd_mobile_momentum.jpg

http://www.k-hardware.de/news.php?s=K304c480596c5de20b64f8611730d3d28&news_id=6406

[][immy]

Die 2 MB müssen jetzt ganzen vier Kernen dienen. Bei Intel ist man bei vier Kernen bei der vierfachen Größe angelangt, wenn auch noch nicht komplett shared.
Die 2 MB sind aber nur L3 Cache (L1 und L2 cache hat immernoch jeder kern für sich selbst). nebenbei hat man noch den vorteil, müssen die prozessoren untereinander kommunizieren mit daten, weil diese in einem anderen thread liegen, müssen die daten nicht erst in den langsamen hauptspeicher gelangen sondern nur bis zum L3 Cache runter, auf den jeder kern zugriff hat.

ganz nebenbei ist amd nicht auf einen großen cache angewiesen da der integrierte speichercontroller die cpus nicht mehr wirklich zum speicher hin limitiert, was bei den intel-prozessoren doch noch stark spürbar ist weshalb sie überhaupt die gigantischen caches benötigten (und ja 12+ MiB finde ich als cache ziemlich gigantisch).
ganz nebenbei ist cache auch noch recht teuer, wodurch jeder kern die kosten stark ansteigen lässt. bei amd steigen diese kosten mit wachsender anzahl von kernen nicht so schnell.


Edit:
wow, wie ich gerade lese "over 80% performance boost, per core, on target applications"
naja, das muss zwar nicht viel heißen, wäre aber vielleicht ein grund warum intel die preise so drastisch senken will. wenn davon 30% übrigbleiben ist der Core2 erstmal geschlagen. von den serverprozessoren jetzt mal ganz abgesehen.

[Gast]

[immy;5334586']Die 2 MB sind aber nur L3 Cache (L1 und L2 cache hat immernoch jeder kern für sich selbst). nebenbei hat man noch den vorteil, müssen die prozessoren untereinander kommunizieren mit daten, weil diese in einem anderen thread liegen, müssen die daten nicht erst in den langsamen hauptspeicher gelangen sondern nur bis zum L3 Cache runter, auf den jeder kern zugriff hat.
die gehen auch ohne L3 nicht über den arbeitsspeicher. nicht bei nativ dual oder quad cores von AMD

[turboschlumpf]

[immy;5334586']ganz nebenbei ist amd nicht auf einen großen cache angewiesen da der integrierte speichercontroller die cpus nicht mehr wirklich zum speicher hin limitiert, was bei den intel-prozessoren doch noch stark spürbar ist weshalb sie überhaupt die gigantischen caches benötigten (und ja 12+ MiB finde ich als cache ziemlich gigantisch).
1.: Selbst wenn AMD so große Caches wie Intel verbauen wollte könnten sie diese überhaupt nicht sinnvoll fertigen.

2.: Penryn wird trotz 6 MiB L2-Cache auf deutlich unter 100 mm² geschätzt (90 mm² oder sogar nur 80 mm²). Hätte Intel gewollte, hätten sie also locker noch ein paar MiB mehr an L2-Cache verbauen können.

[immy;5334586']ganz nebenbei ist cache auch noch recht teuer, wodurch jeder kern die kosten stark ansteigen lässt. bei amd steigen diese kosten mit wachsender anzahl von kernen nicht so schnell.
Totaler Blödsinn! Cache lässt sich redundant und damit überaus günstig fertigen. Wenn etwas fertigungstechnisches Harakiri ist, dann AMDs nativer Quad-Core Barcelona mit seiner irrsinnigen Anzahl an Logik-Transistoren.

[deadkey]

Cache lässt sich redundant und damit überaus günstig fertigen.

Dabei sollte man nicht vergessen, dass ein großer Cache auch viel Platz einnimmt.
Es gilt, ein ausgewogenes Verhältnis zu finden. Da muss ein größerer Anteil an Logik garnicht schlecht sein, wenn man sie (trotz weniger Cache) effizient mit Daten versorgen kann. Eine Vergrößerung des Caches war schon immer das Mittel der Wahl, um "alte" Architekturen aufzumöbeln. Großartige Neuerungen bzw Effizienzsteigerungen hat man dadurch allerdings noch nie erleben dürfen.
Ich sehe nichts, was einem "fertigungstechnischen Harakiri" bei AMD auch nur annähernd gleichkommt. Sowas nennt sich Innovation und ist im CPU-Sektor mehr als zu begrüßen;)...und war schon lang nichtmehr zu beobachten.


Und dass Intel nun derart genötigt ist, seine produktionstechnischen Vorteile auszuspielen, ist ein Paradebeispiel für fehlende Innovation bzw ein Indiz dafür, dass wir mit der aktuellen und kommenden Produktpalette aufgewärmte Semmeln vom Vortag serviert bekommen. Bleibt nur zu hoffen, dass da noch was in den Hinterzimmern von Intel schlummert...

[Gast]

Dabei sollte man nicht vergessen, dass ein großer Cache auch viel Platz einnimmt.
Es gilt, ein ausgewogenes Verhältnis zu finden. Da muss ein größerer Anteil an Logik garnicht schlecht sein, wenn man sie (trotz weniger Cache) effizient mit Daten versorgen kann.

Ist gewollt das die CPU ne gewisse DIE Fläche aufbietet, denn irgendwie muss der Headspreader ja noch was berühren damit der die Wärme an den Kühler weiterleiten kann ^^
Ich denke irgendwo gibts es einen Break Even Point, an dem der DIE nicht kleiner werden darf um XX an Verlustleistung abzuführen ohne dabei, wie der Prescott, einer Kochplatte Konkurrenz machen zu wollen.

[Gast]

Die Wärme entsteht aber nicht gleichmäßig über den ganzen Die verteilt, sondern nur an bestimmten Stellen. Cache hilft nicht die Wärme besser abzuführen.

[Gast]

... Ich sehe nichts, was einem "fertigungstechnischen Harakiri" bei AMD auch nur annähernd gleichkommt. Sowas nennt sich Innovation und ist im CPU-Sektor mehr als zu begrüßen;)
Intel wird einen 2x80qmm Harpertown Server-Quadcore wohl mehr als 3x günstiger herstellen können als AMD den monolitischen 283qm Barcelona Die. Gund hierfür ist nicht nur der große, redundant zu fertigende Cache-Anteil beim Hapertown, sondern auch die 'getrennt' ausgelegten Doppelkerne, von denen Intel bei einem Defekt in der Logik nur einen ersetzen muß. Hier wird die größte Schwäche des Harpertown zugleich zu seiner größten Stärke, denn die Fehlerwahrscheinlichkeit hängt mit der Die-Größe exponentiell zusammen. AMD muß die immens teuer zu fertigende Barcelona CPU unbedingt hochpreisig verkaufen. Wenn Intel wieder mit Dumping-Preisen den Quadcore Server-Markt bedient, dann wir AMD in arge finanzielle Nöte kommen!

[deadkey]

Wenn Intel wieder mit Dumping-Preisen den Quadcore Server-Markt bedient, dann wir AMD in arge finanzielle Nöte kommen!

Das ist ganz sicher richtig, fällt aber erst ins Gewicht, wenn AMD aus dem monolithischen Design keine Vorteile ziehen kann. Eine leistungsfähigere Architektur kann man auch teurer verkaufen, vorallem im Servermarkt.
Um das zu beurteilen, fehlen bis heute jedoch unabhängige Tests, weshalb über Produktmargen bisher nur spekuliert werden kann.
Was die Chipausbeute betrifft, dürfte Intel überhaupt stark im Vorteil sein...aber das kann ich persönlich nur mutmaßen.
Auch mit wenig Gewinn investiert AMD mit einer gut laufenden Architektur in die eigene Zukunft...einfach durch steigende Marktdurchdringung und Akzeptanz im wachsenden Servermarkt.

[turboschlumpf]

Dabei sollte man nicht vergessen, dass ein großer Cache auch viel Platz einnimmt.
Cache-Transistoren nehmen im Vergleich zu Logik-Transistoren sehr sehr wenig Platz ein.

Und je höher der Flächenanteil des Caches an der Die-Größe ist desto besser, weil ein Fertigungsfehler dann mit höherer Wahrscheinlichkeit nicht im Logik- sondern im redundanten Cache-Teil liegt.

Es gilt, ein ausgewogenes Verhältnis zu finden.
Die optimale Die-Größe liegt wohl irgendwo zwischen 80 mm² und 140 mm². Zudem muss das Die eine gewisse Mindestgröße haben, damit alle Kontakte nach außen geführt werden können.

Intels Penryn liegt in 45 nm mit 6 MiB Cache vermutlich am unteren Ende dieses Korridors. Weniger Cache wäre also überhaupt nicht sinnvoll gewesen.

Da muss ein größerer Anteil an Logik garnicht schlecht sein, wenn man sie (trotz weniger Cache) effizient mit Daten versorgen kann.
Mehr Logik ist immer schlecht, weil die Verlustleistung dadurch steigt und der Yield sinkt.

Eine Vergrößerung des Caches war schon immer das Mittel der Wahl, um "alte" Architekturen aufzumöbeln. Großartige Neuerungen bzw Effizienzsteigerungen hat man dadurch allerdings noch nie erleben dürfen.
Mehr Cache ist eine sehr einfache, günstige und damit sinnvolle Möglichkeit, die IPC-Leistung und damit die Effizienz einer Architektur zu erhöhen.

Ich sehe nichts, was einem "fertigungstechnischen Harakiri" bei AMD auch nur annähernd gleichkommt. Sowas nennt sich Innovation und ist im CPU-Sektor mehr als zu begrüßen;)...und war schon lang nichtmehr zu beobachten.
Barcelona ist keine Innovation, sondern mit 247 Mio. Logik-Transistoren (Core 2 Quad: 76 Mio. Logik-Transistoren) eher ein K7 auf Steroiden.

Und 247 Mio. Logik-Transistoren einer CPU als nativen Quad-Core zu fertigen halte ich sehr wohl für fertigungstechnisches Harakiri.

Und dass Intel nun derart genötigt ist, seine produktionstechnischen Vorteile auszuspielen, ist ein Paradebeispiel für fehlende Innovation bzw ein Indiz dafür, dass wir mit der aktuellen und kommenden Produktpalette aufgewärmte Semmeln vom Vortag serviert bekommen.
Warum wird eigentlich immer versucht, den fertigungstechnischen Vorteil von Intel als Nachteil darzustellen?

Intel hat es im Gegensatz zu AMD einfach nicht nötig, die 65-nm-Fertigung bis ans Limit auszureizen.

Bleibt nur zu hoffen, dass da noch was in den Hinterzimmern von Intel schlummert...
Da habe ich keinerlei Bedenken.

Ich hoffe vielmehr, dass sich AMD mit Barcelona nicht übernommen hat.

[turboschlumpf]

Intel wird einen 2x80qmm Harpertown Server-Quadcore wohl mehr als 3x günstiger herstellen können als AMD den monolitischen 283qm Barcelona Die. Gund hierfür ist nicht nur der große, redundant zu fertigende Cache-Anteil beim Hapertown, sondern auch die 'getrennt' ausgelegten Doppelkerne, von denen Intel bei einem Defekt in der Logik nur einen ersetzen muß. Hier wird die größte Schwäche des Harpertown zugleich zu seiner größten Stärke, denn die Fehlerwahrscheinlichkeit hängt mit der Die-Größe exponentiell zusammen. AMD muß die immens teuer zu fertigende Barcelona CPU unbedingt hochpreisig verkaufen. Wenn Intel wieder mit Dumping-Preisen den Quadcore Server-Markt bedient, dann wir AMD in arge finanzielle Nöte kommen!
Genau so ist es.

Das ist ganz sicher richtig, fällt aber erst ins Gewicht, wenn AMD aus dem monolithischen Design keine Vorteile ziehen kann. Eine leistungsfähigere Architektur kann man auch teurer verkaufen, vorallem im Servermarkt.
Ich halte es für ausgeschlossen, dass AMD mit den Vorteilen des monolithischen Designs auch nur annähernd dessen höhere Produktionskosten wird ausgleichen können.

[SavageX]

Barcelona ist keine Innovation, sondern mit 247 Mio. Logik-Transistoren (Core 2 Quad: 76 Mio. Logik-Transistoren) eher ein K7 auf Steroiden.

Und 247 Mio. Logik-Transistoren einer CPU als nativen Quad-Core zu fertigen halte ich sehr wohl für fertigungstechnisches Harakiri.


AMD wird das sicherlich gut durchgerechnet haben, die sind nicht komplett unerfahren. Ich als jemand, der die Fertigungsqualitäten bei AMD *nicht* kennt (sind ja auch Firmengeheimnis) will mir da aber auf keinen Fall ein Urteil erlauben.

Intel fertigt übrigens den Montecito mit 1,72 Milliarden Prozessoren auf einer Fläche von 596 mm^2. Offensichtlich darf man sich für hochpreisige Prozessoren auch mal einige Quadratmillimeter mehr Silizium gönnen, ohne gleich Dein "Harakiri" zu begehen.

Bevor Quadcores wirklich mainstream sind (wie heute Dualcores), ist man sowieso vermutlich schon bei 48 nm oder weiter.

[deadkey]

Mehr Logik ist immer schlecht, weil die Verlustleistung dadurch steigt und der Yield sinkt.

Ach so? Wodurch soll in Zukunft die Performance gesteigert werden, wenn nicht durch breitere Chips, wenn nötig, halt auf Steroiden?

Mehr Cache ist eine sehr einfache, günstige und damit sinnvolle Möglichkeit, die IPC-Leistung und damit die Effizienz einer Architektur zu erhöhen.

...Nur irgendwann ist eine Architektur einfach am Ende.

Barcelona ist keine Innovation, sondern mit 247 Mio. Logik-Transistoren (Core 2 Quad: 76 Mio. Logik-Transistoren) eher ein K7 auf Steroiden.

Core hat auch Vorfahren und ist sooo neu auch nicht. Das muss aber kein Nachteil sein!

Und 247 Mio. Logik-Transistoren einer CPU als nativen Quad-Core zu fertigen halte ich sehr wohl für fertigungstechnisches Harakiri.

Wir werden sehen, was am Ende dabei rumkommt. Der Erfolgsdruck ist jedenfalls enorm bei solch tollkühnen Vorhaben

Warum wird eigentlich immer versucht, den fertigungstechnischen Vorteil von Intel als Nachteil darzustellen?

Ich sehe es als Vorteil und habe nichts anderes sagen wollen. Allerdings begrüße ich Hersteller, die ohne solche Boni ebenfalls Leistung erbringen, wenn auch durch unkonventionelle Maßnahmen (Verbreiterung der Logik etc)


Ich hoffe vielmehr, dass sich AMD mit Barcelona nicht übernommen hat.

Das hoffe ich wie jeder andere auch;)

[AnarchX]

Bevor Quadcores wirklich mainstream sind (wie heute Dualcores), ist man sowieso vermutlich schon bei 48 nm oder weiter.

Das könnte eher kommen als man denkt: Q6600 für $266 im Q3 diesen Jahres. ;)
Und mit Yorkfield Anfang 2008 wird Intel die QCs wohl noch in tiefere Preisbereiche bringen können.

AMDs nativer QC mit einem Logikanteil, welcher vor nicht alzu langer Zeit in HighEnd-GPUs verbaut wurde, kann so manchen sicherlich kritisch stimmen, aber ich denke dieser Einsatz wird sicherlich auch ein entsprechendes Ergebnis nach sich ziehen.

[reunion]

Mehr Logik ist immer schlecht, weil die Verlustleistung dadurch steigt und der Yield sinkt.


Solange man nicht über den Tellerrand blickt, gebe ich dir recht.


Mehr Cache ist eine sehr einfache, günstige und damit sinnvolle Möglichkeit, die IPC-Leistung und damit die Effizienz einer Architektur zu erhöhen.


Im Vergleich zu ihrem Nutzen ist es wohl eher eine verdammt teure Möglichkeit, die Leistung einer Architektur zu erhöhen. Aber wenn man kein neueres Design hat, kann man so immerhin noch etwas herausholen.


Barcelona ist keine Innovation, sondern mit 247 Mio. Logik-Transistoren (Core 2 Quad: 76 Mio. Logik-Transistoren) eher ein K7 auf Steroiden.


Ganz davon abgesehen, dass die beiden Zahlen höchst fragwürdig, und in keinster Weise vergleichbar sind, würde mich doch mal interessieren, warum Barcelona durch den hohen Logikanteil deiner Meinung nach keine "Innovation" ist. Gerade das macht ihn im Gegensatz zu Penryn zu eine Innovation IMHO.


Und 247 Mio. Logik-Transistoren einer CPU als nativen Quad-Core zu fertigen halte ich sehr wohl für fertigungstechnisches Harakiri.


Es gibt schon GPUs mit 681mio Transistoren, von denen 99% Logiktransistoren sein dürften, und das in 90nm. Das müsste ja dann dem absoluten Supergau gleichkommen. Ob dus glaubst oder nicht: Auch Logik kann man redundant auslegen.


Warum wird eigentlich immer versucht, den fertigungstechnischen Vorteil von Intel als Nachteil darzustellen?


Der fertigungstechnische Vorteil hat Intel schon mehrmals den Arsch gerettet.


Intel hat es im Gegensatz zu AMD einfach nicht nötig, die 65-nm-Fertigung bis ans Limit auszureizen.


Ganz im Gegenteil, Intel kann es sich nicht leisten, ans Limit zu gehen. Denn wenn der Gewinn mal unter eine Milliarde pro Quartal fällt, geht der Aktienkurs in den Keller.

Ich halte es für ausgeschlossen, dass AMD mit den Vorteilen des monolithischen Designs auch nur annähernd dessen höhere Produktionskosten wird ausgleichen können.

Eine sehr gewagte Aussage für jemanden, der in keinster weise Einblick in AMD Testlabors genießt. Ich glaube doch annehmen zu können, dass AMD das sehr genau eruiert hat.

[SavageX]

Das könnte eher kommen als man denkt: Q6600 für $266 im Q3 diesen Jahres. ;)
Und mit Yorkfield Anfang 2008 wird Intel die QCs wohl noch in tiefere Preisbereiche bringen können.


266$ sind irgendwie für meinen Begriff nicht wirklich Mainstream (eher untere Oberklasse), aber egal. Intel wird sich vorerst hüten, seine bisherigen Goldesel alzu schnell zu schlachten. Die verkaufen sicherlich das Die lieber einzeln als im Doppelpack, wenn dabei nicht auch mindestens der doppelte Preis fällig wird.

Ich bin mir ziemlich sicher, dass sich selbst mit solchen Preisen (200+ $) ein Quadcore "am Stück" noch gewinnbringend an den Mann bringen lässt. Es gab mal Zeiten, da musste AMD einen 251 mm^2 K5 (rausgeschnibbelt aus bedeutend kleineren Wafern) zum halben Preis eines vergleichbaren Pentiums verscherbeln. Das hat denen nicht gut getan, aber wäre das wirtschaftlich kompletter Unsinn gewesen, so hätte man die Produktion vermutlich erst gar nicht gestartet?

[reunion]

Das könnte eher kommen als man denkt: Q6600 für $266 im Q3 diesen Jahres. ;)
Und mit Yorkfield Anfang 2008 wird Intel die QCs wohl noch in tiefere Preisbereiche bringen können.


Dieses Preisdumping hat man mit den P4 Dual-Cores auch lange praktiziert, gebracht hat es wenig, da die Leistung nicht stimmte, und der Nutzen von Dual-Cores damals noch arg umstritten war. Wenn man Pech hat, hat man diesmal mit den QCs das gleiche Problem.

[laser114]

Es gab mal Zeiten, da musste AMD einen 251 mm^2 K5 (rausgeschnibbelt aus bedeutend kleineren Wafern) zum halben Preis eines vergleichbaren Pentiums verscherbeln. Das hat denen nicht gut getan, aber wäre das wirtschaftlich kompletter Unsinn gewesen, so hätte man die Produktion vermutlich erst gar nicht gestartet?

Man wird wohl mehr als die Produktionskosten hereingeholt haben, insofern war es schon sinnvoll. Ob es dann auch noch die Entwicklungskosten der Architektur gedeckt hat (was ein Produkt ja nach Möglichkeit sollte) ist wohl eine andere Frage. ;)

[SavageX]

Man wird wohl mehr als die Produktionskosten hereingeholt haben, insofern war es schon sinnvoll. Ob es dann auch noch die Entwicklungskosten der Architektur gedeckt hat (was ein Produkt ja nach Möglichkeit sollte) ist wohl eine andere Frage. ;)

Na, wenn der K8L ja nur ein "K7 auf Steroiden" ist, wie hier ja bisweilen rumgepoltert wird, so müsste das Entwicklungsgeld ja schnell wieder reingefahren sein ;)

[laser114]

Na, wenn der K8L ja nur ein "K7 auf Steroiden" ist, wie hier ja bisweilen rumgepoltert wird, so müsste das Entwicklungsgeld ja schnell wieder reingefahren sein ;)

Das stimmt allerdings. :biggrin:

Aber den Unterschied zwischen K7 und K8 hat man ja schon deutlich gemerkt. Dahingegen war wohl der K9 nur ein 2x K8 - Prozessor, da könnte ich den Kritik an der Namensgebung (teilweise) verstehen.

[aylano]

Wenn Intel wieder mit Dumping-Preisen den Quadcore Server-Markt bedient, dann wir AMD in arge finanzielle Nöte kommen!
AMD hat schon mal schwierigere Zeiten überlebt.
5-6 Monate mit der alteren Architektur, 90nm vs. 65nm und 200mm vs. 300mm.
bzw. 1 Jahr 90nm vs. 65nm und 200mm vs. 300mm.

Und Leistung besteht nicht nur aus Performance. Abwarten wie neben der Performance der Stromverbrauch aussieht, welches auch den Preis beeinflussen wird.

[turboschlumpf]

Logik-Transistoren pro Core:

Conroe 19 Mio.
Itanium 2 Montecito 20-30 Mio.
K8 47 Mio.
K10 über 60 Mio.

AMD benötigt bei K10 im Vergleich zu Conroe also mehr als drei mal so viele Logiktransistoren pro Core, um in etwa die gleiche IPC-Leistung zu erreichen.

Ich bin ja mal gespannt, wie AMDs Planungen nach K10 aussehen. Den K10 noch weiter aufzublasen erscheint mir als ziemliche Sackgasse. Und im Bezug auf komplett neue Architekturen scheint AMD auch kein allzu gutes Händchen zu haben.

Nunja, Nehalem kommt Ende 2008. Die Zeit läuft.

Intel fertigt übrigens den Montecito mit 1,72 Milliarden Prozessoren auf einer Fläche von 596 mm^2. Offensichtlich darf man sich für hochpreisige Prozessoren auch mal einige Quadratmillimeter mehr Silizium gönnen, ohne gleich Dein "Harakiri" zu begehen.
Montecito, sehr gutes Stichwort:

- Montecito (596 mm²) wird noch in 90 nm gefertigt. Würde er in 65 nm gefertigt wäre er praktisch nicht größer als AMDs Barcelona (etwa 290 mm²).

- Montecito besitzt nur etwa 20-30 Mio. Logik-Transistoren pro Core. Der Rest ist Cache, der sich redundant und damit relativ problemlos fertigen lässt.

- Ich könnte mir gut vorstellen, dass sich Montecito (40-60 Mio. Logik-Transistoren, 90 nm, 596 mm²) günstiger fertigen lässt als Barcelona (247 Mio. Logik-Transistoren, 65 nm, 290 mm²).

AMD hat schon mal schwierigere Zeiten überlebt.
Wobei die aktuelle Situation nach der Übernahme von ATI eine gänzlich andere ist.

Im Vergleich zu ihrem Nutzen ist es wohl eher eine verdammt teure Möglichkeit, die Leistung einer Architektur zu erhöhen. Aber wenn man kein neueres Design hat, kann man so immerhin noch etwas herausholen.
http://www.forum-3dcenter.org/vbulletin/showpost.php?p=2631265&postcount=15

Ganz davon abgesehen, dass die beiden Zahlen höchst fragwürdig, und in keinster Weise vergleichbar sind, würde mich doch mal interessieren, warum Barcelona durch den hohen Logikanteil deiner Meinung nach keine "Innovation" ist. Gerade das macht ihn im Gegensatz zu Penryn zu eine Innovation IMHO.
Wie fortschrittlich ist eine Architektur wirklich, wenn sie im Vergleich zu Conroe mehr als drei mal so viele Logik-Transistoren pro Core benötigt, um in etwa die gleiche IPC-Leistung zu erreichen?

Es gibt schon GPUs mit 681mio Transistoren, von denen 99% Logiktransistoren sein dürften, und das in 90nm. Das müsste ja dann dem absoluten Supergau gleichkommen. Ob dus glaubst oder nicht: Auch Logik kann man redundant auslegen.
CPUs und GPUs lassen sich diesbezüglich in keinster Weise vergleichen.

Eine sehr gewagte Aussage für jemanden, der in keinster weise Einblick in AMD Testlabors genießt. Ich glaube doch annehmen zu können, dass AMD das sehr genau eruiert hat.
Nachdem AMD den monolithischen Quad-Core so propagiert hat könnten sie es sich -- Fertigungskosten hin oder her -- überhaupt nicht mehr erlauben, einen nicht-monolithischen Quad-Core auf den Markt zu bringen.

[Gast]

AMD hat schon mal schwierigere Zeiten überlebt.
5-6 Monate mit der alteren Architektur, 90nm vs. 65nm und 200mm vs. 300mm.
bzw. 1 Jahr 90nm vs. 65nm und 200mm vs. 300mm.

Und Leistung besteht nicht nur aus Performance. Abwarten wie neben der Performance der Stromverbrauch aussieht, welches auch den Preis beeinflussen wird.
Naja, vergangenes Jahr hat sich AMD mal eben eine Kredit in Höhe von 2Mrd US$ gegönnt, um ATI zu kaufen. Diese bescheidene Summe möchte das kreditgebende Institut wieder zurückhaben. Nebenbei natürlich mit einem satten Gewinn. Wie groß ist den die Extrabelastung pro Jahr, 400 Mio oder mehr? Ati muß das zusätzliche Geld erst einmal einfahren und in dieser Beziehung passiert momentan nicht wirklich viel, oder?!

[Gast]

"um in etwa die gleiche IPC-Leistung zu erreichen"
Das glaube ich nicht Tim! Da lachen ja die Hühner.

Aber wir werden ja sehen;-)

[laser114]

Gegenfrage:

Wie fortschrittlich ist eine Architektur wirklich, wenn sie im Vergleich zum K10 mehr als drei mal so viele Cache pro Core benötigt, um in etwa die gleiche IPC-Leistung zu erreichen?

Ich sehe da effektiv keinen Unterschied, wenn jeweils alles ordentlich umgesetzt ist, würde ich beides kaufen.

[reunion]

Logik-Transistoren pro Core:

Conroe 19 Mio.
Itanium 2 Montecito 20-30 Mio.
K8 47 Mio.
K10 über 60 Mio.

AMD benötigt bei K10 im Vergleich zu Conroe also mehr als drei mal so viele Logiktransistoren pro Core, um in etwa die gleiche IPC-Leistung zu erreichen.

Ich bin ja mal gespannt, wie AMDs Planungen nach K10 aussehen. Den K10 noch weiter aufzublasen erscheint mir als ziemliche Sackgasse. Und im Bezug auf komplett neue Architekturen scheint AMD auch kein allzu gutes Händchen zu haben.


Das ist alleine schon deshalb Blödsinn, weil bei AMD mindestens 20% der Logiktransistoren für I/O (Crossbar,etc.) und den Memorycontroller draufgehen. Dinge, die Intel noch immer mit dem Flaschenhals des FSB zu kaschieren versucht.

http://pics.krawall.de/4/cebit07_amd_continued_desktop_innovation.jpg


Desweiteren halte ich die 19mio für eine Conroe-Kern bestenfalls für schlechtes Marketing, wenn man sich mal vor Augen führt, dass bei Conroe gut 50% der 143mm² Die-Fläche für Logik draufgehen, was bedeuten würde, dass Intel für 38mio Transitoren in 65nm eine Die-Fläche von über 70mm² benötigen würde.


http://www.forum-3dcenter.org/vbulletin/showpost.php?p=2631265&postcount=15


Wie schon gesagt, wenn man nichts neues hat,...


Wie fortschrittlich ist eine Architektur wirklich, wenn sie im Vergleich zu Conroe mehr als drei mal so viele Logik-Transistoren pro Core benötigt, um in etwa die gleiche IPC-Leistung zu erreichen?


Siehe oben. Und das mit der gleichen Leistung hättest du wohl gerne.


CPUs und GPUs lassen sich diesbezüglich in keinster Weise vergleichen.


Und ob sich das vergleichen lässt. Und ob dus glaubst oder nicht, selbst nV macht noch mit dem "Supergau" G80 mit Sicherheit Gewinne, deine Harakiri-Aussagen sind also mehr als lächerlich. Durch den Umstieg auf 300mm Wafern hat AMD erst vor kurzem die Fertigungskosten enorm senken können.


Nachdem AMD den monolithischen Quad-Core so propagiert hat könnten sie es sich -- Fertigungskosten hin oder her -- überhaupt nicht mehr erlauben, einen nicht-monolithischen Quad-Core auf den Markt zu bringen.

Es wäre toll, wenn du auch mal weiter denken würdest. Warum glaubst du hat man den monolithischen Quad-Core so propagiert? Da sich dies logischerweise vorher in Test als klar überlegene Lösung gezeigt hat. Da das bei Intel durch den FSB nichts bringt (außer dass man den L2-Cache dann zwischen allen vier Kernen sharen könnte), trennt man hier natürlich die Kerne, aber ich bin sicher, dass es mit Nehalem, der ja auch endlich eine IM bekommen soll, bei Intel auch nurnoch native Kerne geben wird.

[deadkey]

Dinge, die Intel noch immer mit dem Flaschenhals des FSB zu kaschieren versucht.

Wobei das momentan garnicht nötig ist, da der Conroe mit mehr Bandbreite schlicht nix anfangen könnte. Er ist einfach zu "schmal";)


Der "K10/K8L" braucht viel Bandbreite und niedrige Latenzen, um seine Logik zu versorgen.
Intel ist auf möglichst viele "schwache" Kerne im Verbund aus. AMD strebt eher nach starken Einzelkernen...so siehts bis jetzt zumindest aus...
Was nun ketztendlich die Präferenz der Softwareentwickler und Systemintegratoren sein wird, darf sich jeder selbst ausmalen...:rolleyes:

[Gast]

Ich kann dir dazu was als Anwender sagen. Ich zahl Softwarelizenzkosten pro Core und das nicht zu knapp. Hardware kostest im Verlgeich dazu gar nix, Software kostet. Wenn ich starke Prozessoren habe, kann ich einen Haufen Geld sparen im Vergleich zu einem Verbund von schwachen Einzelkernen.

Das ist, was Anwender interessiert.

[StefanV]

Logik-Transistoren pro Core:

Conroe 19 Mio.
Itanium 2 Montecito 20-30 Mio.
K8 47 Mio.
K10 über 60 Mio.

AMD benötigt bei K10 im Vergleich zu Conroe also mehr als drei mal so viele Logiktransistoren pro Core, um in etwa die gleiche IPC-Leistung zu erreichen.
Sorry, aber dieser Vergleich ist ziemlicher unsinn, denn der K8 hat um einiges mehr drin als die Intel Cores.

Während Intel nur einen 'dummen' FSB hat, hat AMD noch ein paar HT Links und eine gesamte Northbridge (bis aufs PCIe x16 Interface) integriert.
Von daher Hinkt dieser Vergleich ganz schön...

Achja:
'nen 'netten' Crossbar gibts auch noch, denn irgendwas muss ja den Datentransfer zwischen den Kernen auf den Speichercontroller verteilen.

Intel hat/braucht all das nicht...

Nunja, Nehalem kommt Ende 2008. Die Zeit läuft.
Der ist auch bitter nötig!
Im Servermarkt ist die Luft für Intel immer noch ziemlich dünn, besonders bei 4 Prozessor Systemen und mehr, da ist der K8 eher mit echten Server Prozessoren zu vergleichen (als sowas wurd er ja auch mal hauptsächlich entwickelt).


Montecito, sehr gutes Stichwort:

- Montecito (596 mm²) wird noch in 90 nm gefertigt. Würde er in 65 nm gefertigt wäre er praktisch nicht größer als AMDs Barcelona (etwa 290 mm²).
- Montecito besitzt nur etwa 20-30 Mio. Logik-Transistoren pro Core. Der Rest ist Cache, der sich redundant und damit relativ problemlos fertigen lässt.
- Ich könnte mir gut vorstellen, dass sich Montecito (40-60 Mio. Logik-Transistoren, 90 nm, 596 mm²) günstiger fertigen lässt als Barcelona (247 Mio. Logik-Transistoren, 65 nm, 290 mm²).

Wobei du ev. auch noch erwähnen solltest, das man bei einige Dinge nicht braucht, z.B. Sprungvorhersage, das ganzen Out of Order Zeugs usw, das hat man ganz einfach mal der Software aufgebürdert.
Der Ansatz ist ein ganz anderer, der Speicherverbrauch um einiges Höher und man braucht viel mehr Cache, um die gleiche Performance zu erlangen wie eine konventionelle CPU...


http://www.forum-3dcenter.org/vbulletin/showpost.php?p=2631265&postcount=15

Ja, wenn man die Latenz des Caches nicht erhöhen muss.
Warum nochmal hat AMD den L2 Cache nicht vergrößert und klatscht stattdessen einen L3 Cache dran??
Ok, abgesehen davon, das man den L3 Cache einfacher 'umbasteln' kann...

Richtig, Die Latenzen kann man bei einer deutlichen Vergrößerung nicht beibehalten, siehe z.B. die 6er Benzium 4 mit 2MB L2 Cache...

Wie fortschrittlich ist eine Architektur wirklich, wenn sie im Vergleich zu Conroe mehr als drei mal so viele Logik-Transistoren pro Core benötigt, um in etwa die gleiche IPC-Leistung zu erreichen?

Der C2D ist in einigen Punkten zwar fortschrittlicher, in anderen Punkten ist sie aber immer noch Steinzeitlich...
Das der Vergleich ein wenig hinkt, darauf wurdest ja hingewiesen...
Außerdem ists immer das Ergebnis, was zählt, nicht der Weg dahin...


Nachdem AMD den monolithischen Quad-Core so propagiert hat könnten sie es sich -- Fertigungskosten hin oder her -- überhaupt nicht mehr erlauben, einen nicht-monolithischen Quad-Core auf den Markt zu bringen.
Tja, Intel hat in diesem Falle so einige Vorteile, in diesem Punkt.
FSB sei dank, ists für sie um einiges einfacher, 'mal eben' 2 Cores auf ein Package zu klatschen und den Rest dem Chipsatz überlassen.

Was im Umkehrschluss auch bedeutet, das man jeden aktuellen P4 Chipsatz auch für mehrsockel Systeme benutzen kann, denn schließlich machts keinen Unterschied ob ich 2 Sockel aufs Board pack mit je einem Core drin oder 2 Cores auf einen Träger pappe....

Wenn du mal Dual Core vs. 2 Single Core K8 vergleichen würdest, würdest feststellen, das in einigen Bereichen der Dual Core schneller ist, in anderen die beiden Single Cores.
In diesem Falle gehe ich mal von je 2 Riegeln pro CPU aus...

Wobei das momentan garnicht nötig ist, da der Conroe mit mehr Bandbreite schlicht nix anfangen könnte. Er ist einfach zu "schmal";)

Sorry, aber dieser Satz ist blödsinn!

Richtig wäre:
CPUs mit FSB können nichts mit Speicher anfangen, dessen Bandbreite die des FSBs übersteigt.
Ergo ists am sinnigsten, mit einem C2D, 1:1 zu fahren, mehr Takt bringt nur was in Form von gesenkten Latenzen, die zusätzliche Bandbreite kann nicht genutzt werden, da der FSB limitiert.


Der "K10/K8L" braucht viel Bandbreite und niedrige Latenzen, um seine Logik zu versorgen.
Sorry, das ist Blödsinn bzw falsch formuliert.

Richtig ist:
Der K8/K10 kann von höherem Speichertakt und Latenzen direkt profitieren, da er den Speicher direkt ansteuert.
So schlagen sich niedrigere Latenzen besonders nieder, denn der Umweg über die NB (der Leistung Kostet!) entfällt.

Ganz nebenbei: Schau dir mal die Everest Speicherbenches hier im Forum an, der K8 liegt zwischen 40 und 60ns Zugriffszeit (Normal ist um die 50ns) , die C2Ds liegen bei etwa 70ns.

Intel ist auf möglichst viele "schwache" Kerne im Verbund aus. AMD strebt eher nach starken Einzelkernen...so siehts bis jetzt zumindest aus...

Hö?!
Kannst du das bitte näher erläutern??

Denn irgendwie scheint mir, macht diese Ausführung keinen Sinn...

Was nun ketztendlich die Präferenz der Softwareentwickler und Systemintegratoren sein wird, darf sich jeder selbst ausmalen...:rolleyes:
hm, möglichst wenige Kerne mit möglichst hoher Performance, da man nicht jedes Problem beliebig Parallelisieren kann??

Eine CPU ist ja schließlcih kein Streamprozessor (wie eine GraKa z.B.)

[deadkey]

Sorry, aber dieser Satz ist blödsinn!

Ja, wir haben alle gesehen, wie "gut" der Conroe mit schnellerer Speicheranbindung skaliert;)
Es geht mir nicht um die Speicheranbindung an sich, die bisher eh nur für Performancetweaks genutzt wurde. Vielmehr stellt sich mir mir die Frage, ob ein K10 nicht vielleicht doch davon direkt profitiert bzw höhere Bandbreiten bereits benötigt! Das wird man allerdings erst am Endprodukt ertesten können.
Der Conroe würde imho kaum von einem IMC profitieren und erscheint mir in seiner jetzigen Form ziemlich ausbalanciert.
Wenn der Input gesteigert werden soll, muss auch die verarbeitende Logik vorhanden sein. Alles andere wäre Unsinn.



Hö?!
Kannst du das bitte näher erläutern??

Das ist nur gemutmaßt und höchst spekulativ. Du solltest dich an die Präsentation eines 80?Core-Chips seitens Intel erinnern.
Natürlich hat das nichts mit derzeitigen Entwicklungen zu tun. Es zeigt aber einen gewissen Trend, zumal selbst Intel sowas auch nicht einfach so nebenbei entwickelt.
Die derzeitige Architektur (Pentium Pro/M+X) eignet sich hervorragend, um sie auf ein Minimum zu reduzieren.


hm, möglichst wenige Kerne mit möglichst hoher Performance, da man nicht jedes Problem beliebig Parallelisieren kann??

Richtig, ich sehe mittelfristig einfach keine Zukunkt für derartige Hardware. Sie ist zu speziell und, wenn überhaupt, nur mit großem Aufwand wirklich ausnutzbar. Viel mehr als 4 Kerne werden wir wohl so schnell zumindest nicht liebgewinnen.
Wobei es sicherlich irgendwann eine Annäherung von CPU und GPU zu bestaunen geben wird...

[SavageX]

Montecito, sehr gutes Stichwort:
- Montecito (596 mm²) wird noch in 90 nm gefertigt. Würde er in 65 nm gefertigt wäre er praktisch nicht größer als AMDs Barcelona (etwa 290 mm²).


Wird er aber nicht. Du segelst aber leider gnadenlos am Punkt vorbei, der da wäre: Es lassen auch noch Chips wirtschaftlich fertigen, die doppelt so groß sind wie ein Barcelona.



- Ich könnte mir gut vorstellen, dass sich Montecito (40-60 Mio. Logik-Transistoren, 90 nm, 596 mm²) günstiger fertigen lässt als Barcelona (247 Mio. Logik-Transistoren, 65 nm, 290 mm²).


Glaube ich nicht. Dafür müsste bei Barcelona ja doppelt so viel Ausschuß anfallen (mal abgesehen davon, dass beim Montecito weite Bereiche des Randes des Wafers nicht zu gebrauchen sind).

[Gast]

Viel mehr als 4 Kerne werden wir wohl so schnell zumindest nicht liebgewinnen.
Dynamischer Content und AI können dir noch sehr einfach die Leistung einiger Kerne wegfressen.

[Gast]

Logik-Transistoren pro Core:

Conroe 19 Mio.
Itanium 2 Montecito 20-30 Mio.
K8 47 Mio.
K10 über 60 Mio.

AMD benötigt bei K10 im Vergleich zu Conroe also mehr als drei mal so viele Logiktransistoren pro Core, um in etwa die gleiche IPC-Leistung zu erreichen.




Man, rechnen ist nicht gerade deine Stärke, oder spamsed du nur rum?

Die 19Mio des Conroe sind ohne alles! (also ohne L1, L2 Cache etc...)
die >60Mio des Barcelona sind incl. L1, L2, L3 Cache + Northbridge etc...


Bei ~1152KB ( 2x64KB + 512KB + 2048/4 KB ) L1, L2, und L3 Cache pro Prozessor brauchst du hierfür schon alleine 37,7Mio (4 Transistoren pro SRAM-Zelle) - 56,6 Mio (6 Transistoren pro SRAM-Zelle) Transistoren pro Prozessor. Bleiben also noch max. 24Mio Transistoren für die Logik (+ Northbridge) alleine übrig.

Ergo braucht AMD nicht bzw. unwesentlich mehr Transistoren als Intel für die Logik.



Manfred

[Gast]

Manfred


ouch!


der Barcelona hat ja 463 Mio Transistoren incl. Cache nicht 247Mio.

=> ich nehm alles zurück


Sorry!


Manfred

[StefanV]

Das Problem an der ganzen Sache ist doch, das wir nicht soo genau wissen, was denn nun Barcelona wirklich ist.

Wie es ausschaut, greift der eher den Itanic und andere non CISC CPUs an, die FPU Leistung soll auch drastisch gesteigert worden sein...
Wie mächtig das ganze denn nun wirklich ist, wissen wir (noch) nicht.

Alles was wir bisher wissen ist, das der Barcelona doch recht sparsam ist...

[BlackBirdSR]

Das Problem an der ganzen Sache ist doch, das wir nicht soo genau wissen, was denn nun Barcelona wirklich ist.

Wie es ausschaut, greift der eher den Itanic und andere non CISC CPUs an, die FPU Leistung soll auch drastisch gesteigert worden sein...
Wie mächtig das ganze denn nun wirklich ist, wissen wir (noch) nicht.

Alles was wir bisher wissen ist, das der Barcelona doch recht sparsam ist...


Das Einzige was steigt ist die SIMD-Leistung mit packed-Datentypen.
x87 und scalar SSE/2/3 ändert sich direkt gar nichts.

[Thunder99]

Ist eigentlich schon bekannt ob noch dieses Jahr die Notebook Variante des K8L auf den Markt kommt mit entsprechenden Notebooks?

Gruß
Thunder99

[stickedy]

Jetzt müssen ja erstmal die 65 nm K8-Varinaten des Turion kommen... Aber nein, das glaub ich nicht: K10 wird dieses Jahr wohl nur als Opteron und als Athlon 64 FX kommen.

[Gast]

http://pics.krawall.de/4/cebit07_amd_mobile_momentum.jpg


Von "Next-Generation" ist hier ja auch erst für nächstes Jahr die Rede und "Hawk" für Q02 sind sicher erstmal die angesprochenen 65nm Turions.

[Thunder99]

Von "Next-Generation" ist hier ja auch erst für nächstes Jahr die Rede und "Hawk" für Q02 sind sicher erstmal die angesprochenen 65nm Turions.

Hmm ok.

Also 65nm für Turion, immerhin auch was

[aylano]

Naja, vergangenes Jahr hat sich AMD mal eben eine Kredit in Höhe von 2Mrd US$ gegönnt, um ATI zu kaufen. Diese bescheidene Summe möchte das kreditgebende Institut wieder zurückhaben. Nebenbei natürlich mit einem satten Gewinn. Wie groß ist den die Extrabelastung pro Jahr, 400 Mio oder mehr? Ati muß das zusätzliche Geld erst einmal einfahren und in dieser Beziehung passiert momentan nicht wirklich viel, oder?!
Die Extrabelastung pro Jahr würde ich eher auf ca. 4% a la 80 Mio. Euro im Jahr schätzen.

Und ATI wurde nicht gekauft um Gewinne zu liefern, sondern damit die AMD-Produkt-Palette schöner aussieht bzw. schöner glänzt.

[Gast]

Die Extrabelastung pro Jahr würde ich eher auf ca. 4% a la 80 Mio. Euro im Jahr schätzen.

Und ATI wurde nicht gekauft um Gewinne zu liefern, sondern damit die AMD-Produkt-Palette schöner aussieht bzw. schöner glänzt.
Über wieviel Jahrzente soll AMD denn das Geld abstottern? Dir ist hoffentlich bewußt, dass hier nicht nur Zinsen gezahlt werden, sondern auch der Kredit zu tilgen ist? Für ATI ist das Geld ausgegeben worden, nun müssen es die 'Vorzüge' von ATI wieder reinfahren, sonst wird das ganze zu einem herben Verlustgeschäft und AMD geht daran Pleite.

[Gast]

Und ATI wurde nicht gekauft um Gewinne zu liefern, sondern damit die AMD-Produkt-Palette schöner aussieht bzw. schöner glänzt.Um damit sicherzustellen, dass man auch in ferner Zukunft noch Gewinne einfahren kann. ;)

[aylano]

Über wieviel Jahrzente soll AMD denn das Geld abstottern? Dir ist hoffentlich bewußt, dass hier nicht nur Zinsen gezahlt werden, sondern auch der Kredit zu tilgen ist?
War mir natürlich nicht bewusst, dass ein Kredit auch zurückgezahlt werden muss.

Der Kredit darf nicht ja auch nicht überbewertet werden.
Immerhin war die 4-jähirge K10-Entwicklung auch nicht umsonst, aber über diese Kosten jammert ja keiner.

Alleine wenn man ansieht, wie viel Geld Intel mit Chipsätzen macht, sieht man wieviel Potential AMD mit Chipsätz und onbord-GPU-Umsätzen hat.
Abgesehen davon, dass AMDs-CPUs mit ATI-Chipsätzen schöner glänzen lässt, was den Wert der AMD-CPUs automatisch hebt.

Und abgesehen von Technologien bzw. Technologien-Möglichkeiten die vorher nicht bzw. erschwert vorhanden waren a la 690T will/kann ich erst gar nicht reden.
Schließlich dauern Chipsatz, GPUs, Fusion und Plattformentwicklungen länger als 9 Monate Entwicklung.

Und ich halte es für recht sinnlos jetzt über die Sinnhaftigkeit des ATI-Kaufs zu sprechen, wenn nichtmal die "Kurzzeitprodukte" R6x0 und 600er-Chipsatz noch nicht vollständig am Markt sind.
Vorallem war der ATI-Kauf eine Langzeit-Investition a la Fusion, ab 700er-Chipsatz und ab R700er-GPUs, von dem wir ja kaum was wissen.

Übrigens. Soviel ich weiß, gilt eine Investition die in 2-4 Jahren zurückgezahlt werde kann, als sehr gut oder gut.

Sorry, für ein bischen Off-Topic.

[turboschlumpf]

Eine langfristige Investition bringt nichts, wenn man daran kurzfristig pleite geht. ;)

[reunion]

AMD ist weit davon entfernt, Pleite zu gehen. Das verfügbare Barvermögen liegt aktuell bei 1.541Mrd Dollar, und damit nur minimal unter dem Wert von vor einem Jahr, und hierbei sind die kürzlich angefallenen ~500mio $ starken Sonderbelastungen durch den ATi-Kauf schon berücksichtigt.

[aylano]

Eine langfristige Investition bringt nichts, wenn man daran kurzfristig pleite geht. ;)
Das ist schon richtig.

Aber man sollte sich die Frage stellen, ob es nicht riskanter wäre, ATI nicht zu kaufen.
Was bringen die über "Jahre Entwickelten" (und daher die teuren) Stromspar-"Innovationen", wenn sie praktisch (=wegen den nvidea-Chips) keine Wirkung zeigen.
Und das nicht nur jetzt, sondern auch beim K10 und Fusion.

Und man soll mal bei Intel abgucken, wie viel Geld die durch Chipsätze verdiehen.
Soviel ich weiß, macht Intel im Notebook-Sektor (viel) mehr Gewinn als im Destop-Sektor.
Und AFAIK ist der Umsatz der Chipsätze-Gesamt mehr gestiegen als die C2D-Destop-CPUs.
Und das obwohl Intel den >250 Euro Markt seit langen quasi Monopol ist.
(Daran sieht man gut, wie viel weniger Wichtig der Destop-Markt ist. In diesen und anderen Foren tun viele so, als ob der Destop-Markt ein und alles ist.)

Also, langfristig ist ATI IMO sowieso ein Muss gewesen. Und wenn AMD an den Kauf kurzfristig untergehen soll, dann war AMD aus meiner Sicht sowieso schon zu schwach.

[w0mbat]

Anscheinend wird AMD am 23/24 auch den AgenaFX samt RD790 vorstellen. Wie kommt der eigentlich an geheime NDA Präsentationen? Der muss wirklich gute Quellen haben - auch wenn er manchmal Stuss erzählt.

http://img183.imageshack.us/img183/8444/agenafxif8.jpg
http://www.fudzilla.com/index.php?option=com_content&task=view&id=456&Itemid=1

[Blacksoul]

Der muss wirklich gute Quellen haben - auch wenn er manchmal Stuss erzählt.


Das ist wohl so ziemlich das Hauptproblem an Fuad. ;)
Leonidas hat das in diesem Thread (http://forum-3dcenter.de/vbulletin/showthread.php?t=357126) recht gut beschrieben.


t.b.d

[Gmax]

AMD Shangai eight cores in 2008 (http://www.fudzilla.com/index.php?option=com_content&task=view&id=480&Itemid=1)

[Moralelastix]

AMD ist weit davon entfernt, Pleite zu gehen. Das verfügbare Barvermögen liegt aktuell bei 1.541Mrd Dollar, und damit nur minimal unter dem Wert von vor einem Jahr, und hierbei sind die kürzlich angefallenen ~500mio $ starken Sonderbelastungen durch den ATi-Kauf schon berücksichtigt.

Alles klar: A Terrible Quarter, Part 2 . . . " http://www.overclockers.com/tips01136/

Demnach ist AMD sogar schon gezwungen das Aufrüsten der FAB30 zu verzögern weil ihnen Cash fehlt.

[mrt]

Nur blöd das der Autor nicht viel Ahnung von dem hat worüber er schreibt.
FAB30 zu FAB38 ist zu einem großen Teil bezahlt. Sowas wird aus einem eigenem Budget gezahlt um nicht auf einmal ein Loch in der Kasse zu haben. Zudem sind 125 Mio $ pro Quartal an Einsparungen nicht viel. Aus der Originalmeldung kann man btw nicht wirklich rauslesen um was es geht. Man wird eher an Chartered sparen ;)

[Avalox]

Bei Heise auf dem Ticker

Neuer Opteron-Server unterstützt Quad-Core-Stromsparfunktionen

"Wie die meisten aktuell verkauften Opteron-Server mit LGA1207-/"Socket-F"-Prozessorfassungen soll sich auch der PowerEdge 2970 mit den angekündigten Quad-Core-Opterons (Barcelona) aufrüsten lassen. Diese bringen neue Energiesparfunktionen, darunter eine getrennte Stromversorgung (Split Powerplane) für die vier Rechenkerne einerseits und andererseits für die integrierte Northbridge, also insbesondere den Speichercontroller. Außerdem soll sich die Taktfrequenz (aber nicht die Kernspannung) jedes Kerns separat einstellen lassen. Die auftrennbare Stromversorgung von Speichercontroller und Rechenwerken ist dabei sicherlich nur dann nutzbar, wenn zwei Spannungswandler pro Prozessorsockel auf dem Mainboard vorhanden sind – das ist bisher wohl nur bei wenigen LGA1207-Mainboards der Fall. Anzeige"

http://www.heise.de/newsticker/meldung/88095

[Gmax]

AMD claims Barcelona K10 will knock Intel dead (http://www.theinquirer.net/default.aspx?article=38888)

[Gast]

AMD claims Barcelona K10 will knock Intel dead (http://www.theinquirer.net/default.aspx?article=38888)
... sofern er sich denn bald materialisiert. Nun ist Mitte April und noch immer taucht Barcelona nicht am Horizont auf!

[robbitop]

Er wird in Tunesien mit dem R600 vorgestellt (ende April). Aber vorerst nur der Presse. Ein paar Tage danach gibts dann ueberall Launchartikel dazu.

[AnarchX]

Agena 1.9 GHz overclocks to 3.05 GHz (http://www.fudzilla.com/index.php?option=com_content&task=view&id=631&Itemid=1)
http://img294.imageshack.us/img294/8233/agenafxocte4.jpg (http://imageshack.us)

Da scheint der K10 auch ein gutes Taktpotential zu haben.

[Sk_Antilles]

Agena 1.9 GHz overclocks to 3.05 GHz (http://www.fudzilla.com/index.php?option=com_content&task=view&id=631&Itemid=1)
http://img294.imageshack.us/img294/8233/agenafxocte4.jpg (http://imageshack.us)

Da scheint der K10 auch ein gutes Taktpotential zu haben.

Hm. Interessant. Quad-Core Optis für den AM2 Sockel. Sollten die eigentlich nicht nur für den Sockel-F kommen?
Vor allem die Nummer 148 stimmt so garnicht mit den bisherigen AM2 Bezeichnungen überein. Eher passt die zu dem "alten" Schema der Sockel-939 Opterons..:confused:

[reunion]

Fehler von CPUz.

[up¦²]

More Details on AMD "Stars" Chipsets (http://dailytech.com/More+Details+on+AMD+Stars+Chipsets/article7147.htm)
AMD plans to release its K10-derived Stars-family desktop processors later this year. The new Stars-family processors take advantage of AMD’s Socket AM2+, an updated Socket AM2 platform that adds support for the faster Hyper Transport 3.0 bus. AMD’s latest roadmap divulges information on its upcoming Hyper Transport 3.0 compatible chipset family, arriving in Q3’2007.

The new AMD discrete graphics chipset family includes four new chipsets ranging from the entry-level RX740 to the flagship RD790. At the top of the discrete graphics lineup is the RD790, which replaces the current AMD 580X. The RD790 serves double duty in AMD’s chipset lineup, powering AMD’s Quad FX Socket 1207+ and Socket AM2 platforms.

"Ein AMD-Tsunami (http://www.theinquirer.net/default.aspx?article=39385) wird kommen..." :rolleyes:

[AnarchX]

Final AMD "Stars" Models Unveiled (http://www.dailytech.com/Final+AMD+Stars+Models+Unveiled+/article7157.htm)

http://img294.imageshack.us/img294/7707/4622largestarslistmj6.png

[Gast]

Er wird in Tunesien mit dem R600 vorgestellt (ende April). Aber vorerst nur der Presse. Ein paar Tage danach gibts dann ueberall Launchartikel dazu.Nun haben wir den 4. Mai. Wo bleiben die Launch-Artikel, oder hat das mit der Vorstellung nicht geklappt?

[robbitop]

Dass in Tunis ein Techday fuer Journalisten mit striktem NDA war, weisst du? Das hat mit einer oeffentlichen Vorstellung nichts zu tun. :)

[Ronny145]

Dass in Tunis ein Techday fuer Journalisten mit striktem NDA war, weisst du? Das hat mit einer oeffentlichen Vorstellung nichts zu tun. :)


Ist es denn so sicher, dass dort der K10 auch vorgestellt wurde?

[Gast]

Was verstehst du unter "vorgestellt"? Da gab es sicherlich ein paar laufende Prototypen zu sehen und AMD hat auch sicherlich ein paar weitere Informationen rausgegeben. Das merkt man ja auch da dran, dass der Name "Phenom" durchgesickert ist etc.

[SKYNET]

eine frage von tagen bis die ersten NDA's bröckeln wien maroder bau...