Zen 5 (3/4 nm, 2024)

[amdfanuwe]

Viel spannender finde ich ob AMD das I/O-Die von dem Ding auch als diskrete GPU verhökern wird.
Vielleicht Defekte in einer kleinen Sonderserie. Kommt auch darauf an, welche Stückzahlen Strix Halo erreicht. Man will ja nach möglichkeit einen Maskensatz auch komplett nutzen.

[MSABK]

Jetzt mit DeepSeek bekommt der Strix Halo einr ganz andere Bedeutung. Damit wird der Chip interessanter.

[Zossel]

Jetzt mit DeepSeek bekommt der Strix Halo einr ganz andere Bedeutung. Damit wird der Chip interessanter.

Hmm, kann das Ding FP8? Und was braucht die Software?

FSR 4.0 KI-basiert ist und die GPU dafür den Datentyp FP8 beherrschen muss. Das ist erst ab RDNA 4 der Fall, RDNA 3 unterstützt FP16 und BF16, FP8 fehlt hingegen.

https://www.golem.de/news/radeon-rx-9060-und-9070-amd-fsr-4-0-kommt-nur-fuer-rdna4-2501-192855.html

[Exxtreme]

Hmm, kann das Ding FP8? Und was braucht die Software?



https://www.golem.de/news/radeon-rx-9060-und-9070-amd-fsr-4-0-kommt-nur-fuer-rdna4-2501-192855.html

Du kannst FP8 auch mit FP16-Registern berechnen. Kostet halt Performance.

[Zossel]

Du kannst FP8 auch mit FP16-Registern berechnen. Kostet halt Performance.

Schon klar, aber kann man einen Vektor "in einem Rutsch" von F8 nach FP16 umwandeln, bzw. beim laden/speichern konvertieren?
Und kann der Compiler das aus dem Zwischencode entsprechend "anpassen" oder braucht es eine Anpassung des Sourcecodes?

Es geht dabei um den genutzten Speicher/RAM und die Speicherbandbreite.
Ohne entsprechende Befehle dürfte die Performance auf einen Bruchteil absinken.

Konvertieren von FPn nach FPm ist ja lediglich das einfügen von 0-Bits bzw. das wegwerfen von Bits an den richtigen Stellen.

[Oranje7]

Hmm, kann das Ding FP8? Und was braucht die Software?



https://www.golem.de/news/radeon-rx-9060-und-9070-amd-fsr-4-0-kommt-nur-fuer-rdna4-2501-192855.html

Dafür gibt es doch extra die NPU im Chip...

[Zossel]

Dafür gibt es doch extra die NPU im Chip...

Das braucht wahrscheinlich einen richtigen Port um das an diese Architektur anzupassen:

https://www.amd.com/de/technologies/xdna.html

[basix]

Dauert wohl noch was, aber es kommt langsam für XDNA:
https://github.com/ggerganov/llama.cpp/issues/1499

Einige Sachen laufen bereits aber ist alles noch unfertig. Und keine Ahnung, ob das irgendwann in ROCm integriert wird oder wie das genau laufen soll.

[Oranje7]

https://github.com/amd/RyzenAI-SW?tab=readme-ov-file

Klar sollte dann die AI Software am Ende auch die NPU ansprechen und nicht Stumpf die GPU sonst spielt das nur Nvidea in die Arme

[Zossel]

Absolut niemand braucht schnelles AVX-512: https://www.phoronix.com/news/3.3x-AES-CTR-AMD-Zen-5-Patches

Und das sind die Konsequenzen von Intels dämlicher Produktpolitik:
In another patch he also goes ahead and drops the non-AVX implementation of AES-CTR due to the vast majority of Intel/AMD CPUs with AES-NI also supporting AVX. The exceptions come down to Westmere server processors and Silvermont / Goldmont / Tremont cores. The non-AVX x86_64 SIMD assembly code is deemed a "major burden" and thus being dropped given its limited scope of processors where that code path is utilized.

[Skysnake]

Bullshit. Gibt durchaus Anwendungen die davon massiv profitieren. Ich habe z.b. einr bei der kommt 90%+ der Rohleistung von AVX512 an. Daher ist Intel in dem Fall auch fast doppelt so schnell wie die AMD Knoten.

Edit:
Ok, das war Sarkasmus....

Im Consumer Bereich ist das durchaus nicht ganz falsch. Aber eine Variante wie AMD es gemacht hat wäre absolut gerechtfertigt und gewinnbringend für alle.

[mczak]

Und das sind die Konsequenzen von Intels dämlicher Produktpolitik:
Und das Statement ist noch nicht mal korrekt. Sämtliche Pentiums/Celerons der Skylake, Kaby Lake, Coffee Lake und Comet Lake Generation gehören auch zur Kategorie die AES-NI haben aber kein AVX (weil deaktiviert). Aber AES-CTR scheint generell nicht so wichtig zu sein, die anderen AES Varianten sollen (zumindest vorerst) den non-AVX Pfad behalten.

[Zossel]

Und das Statement ist noch nicht mal korrekt. Sämtliche Pentiums/Celerons der Skylake, Kaby Lake, Coffee Lake und Comet Lake Generation gehören auch zur Kategorie die AES-NI haben aber kein AVX (weil deaktiviert). Aber AES-CTR scheint generell nicht so wichtig zu sein, die anderen AES Varianten sollen (zumindest vorerst) den non-AVX Pfad behalten.

Da vor kurzem CBC obsolet geworden ist und GCM nicht überall zur Verfügung steht hat CTR an Bedeutung gewonnen.

[basix]

Absolut niemand braucht schnelles AVX-512: https://www.phoronix.com/news/3.3x-AES-CTR-AMD-Zen-5-Patches

Und das sind die Konsequenzen von Intels dämlicher Produktpolitik:

SMT braucht auch niemand ;)
https://www.phoronix.com/review/amd-epyc-zen5-smt

[Badesalz]

Im Consumer Bereich ist das durchaus nicht ganz falsch. Aber eine Variante wie AMD es gemacht hat wäre absolut gerechtfertigt und gewinnbringend für alle.Kann mich nur dran erinnern wie Alex Yee (Y-cruncher) fast schon begeistert von Watt und Takt vs. Zugewinn von AMDs letzter 2x 256 Lösung war.

Das war schon sehr konträr zu der früheren Meinung über deren damalige 2x 128 Lösung :rolleyes:

[mironicus]

Strix Halo hat 4 Speicherkanäle im Vergleich zum Desktop Zen 5 (nur 2). Das dürfte der integrierten Grafik zu Gute kommen, aber profitiert von der höheren Anzahl auch die CPU-Einheit selbst?

[robbitop]

CPUs sind selten limitiert von der Bandbreite und eher Latenz getrieben. Da helfen mehr Kanäle nicht.
Gibt sicherlich Anwendungsfälle wo es anders ist. Aber Dinge wie Gaming sind jedenfalls nicht Bandbreitenlimitiert bei CPUs.

[reaperrr]

CPUs sind selten limitiert von der Bandbreite und eher Latenz getrieben. Da helfen mehr Kanäle nicht.
Gibt sicherlich Anwendungsfälle wo es anders ist. Aber Dinge wie Gaming sind jedenfalls nicht Bandbreitenlimitiert bei CPUs.
Jup, sonst würden APUs mit 128bit SI noch viel schlechter performen, weil ja in diesem Fall der Großteil der Bandbreite an die iGPU geht (wahrscheinlich ca. 3/4 der Bandbreite in den meisten Spielen).

Heißt trotzdem aber auch, dass APUs generell prozentual noch stärker von größeren L3s für die CPU und L2/IF$ für die IGP profitieren dürften als dedizierte CPUs/GPUs, weil das effektiv weniger RAM-Zugriffe bedeutet und dadurch wiederum sich CPU-Teil und GPU-Teil dann weniger ins Gehege kommen, was Bandbreite betrifft.

[robbitop]

Sowas hätte ich gern für einen Handheld x86 APU Chip. Schön dick LLC für GPU und CPU so dass es kein Bandbreitenlimit mehr gibt und es auch Energie spart (lokale Zugriffe sind energetisch günstiger als in den RAM + CPU erreicht mehr Performance pro Takt -> also weniger Takt nötig um gewisses frametime budget zu erreichen -> nochmal weniger Energie). Schön viel punch pro Akkulaufzeit. :)

[MSABK]

Meine Hoffnung ist, dass Valve cache verbaut um die iGPU zu pushe mn. Ansonsten scheint man wohl kein Interesse daran zu haben und verschwendet Platz mit einer NPU die nichts kann.

[robbitop]

Die NPU ist im 6 nm Shrink entfernt worden. Die war in der 7 nm Version laut dem Video von highyield nur drin weil diese ursprünglich zusammen mit einem anderen Unternehmen geplant war was diese brauchte.

Aber ja: ich habe auch keine Hoffnung für eine Premium APU für das Deck. Soll ja schön günstig bleiben. Aber ich hoffe mich zu irren ^^

[reaperrr]

und verschwendet Platz mit einer NPU die nichts kann.
Das ist bei Strix und Co. MS' Schuld. Deren 40 TOPs Anforderung für Copilot+ hat QC, Intel und AMD quasi dazu gezwungen, nur um aufgrund MS' Einfallslosigkeit jetzt weitgehend nutzlos zu verschimmeln.
Lisa Su hat auf der Strix Vorstellung durch die Blume schon zu verstehen gegeben, dass sie auf ne so große NPU gern verzichtet hätte, und dann hätte die IGP vielleicht auch die ursprünglich geplanten 8 MB IF$ bekommen.

[mironicus]

Ein Strix Halo Gaming-Handheld würde Sinn ergeben, wenn es zusätzlich über einen Anschluß für eine externe Wasserkühlung verfügen würde im Docked Modus, wo der Chip seine volle Leistung ausfahren kann mit bis zu 125 Watt. Aber es wird sich zeigen, wie leistungsfähig der Chip ist wenn er mit gedrosselter TDP und Untervolting läuft. Er dürfte dann immer noch alles wegflexen was es momentan gibt. Ein Thunderbolt 5-Anschluss wäre auch nett oder Oculink.

EDIT: Es stimmt nicht, die NPU wird aktiv genutzt werden z.B. als Sprach-Assistent mit einer LLM, die Texte zusammenfassen kann, Inhaltsangaben etc. für Offline-Nutzung, ohne die CPU zu belasten. Die Features gibt es aber nur für diese Rechner mit einer NPU. Das macht Apple ja auch bald auch unter MacOS mit "Apple Intelligence". Apple hat halt den Vorteil, das es alle nutzen können ab einen M1-Prozessor.

[Nightspider]

SMT braucht auch niemand ;)
https://www.phoronix.com/review/amd-epyc-zen5-smt

Das SMT von Zen5 soll ja sehr gut sein. Hat das auch mal jemand im Gaming getestet zB. in einem Core lastigen Spiel wie Cyberpunk mit heruntergetakteten 6 Kernern? ^^

[robbitop]

Ein Strix Halo Gaming-Handheld würde Sinn ergeben,

IMO nein weil viel zu durstig für einen Handheld (vorausgesetzt der soll eine gute Akkulaufzeit haben und okayes Gewicht)

[Nightspider]

Solange es nicht ein einziges Spiel mit NPU Nutzung gibt, ist es auch nicht sinnvoll eine APU mit riesiger NPU zu verbauen.

Mit weniger IO Kram, nur 8 statt 12 Kerne und ohne NPU könnte man schätzungsweise die doppelte Grafikleistung auf die gleiche Chipgröße bekommen incl. IF$.

Die 16MB Cache von den 4 großern Zen5 Kernen in Strix Point sind auch nicht riesig. Für einen Gaming Handheld sollte man diese auf jeden Fall für die GPU einplanen. Am besten sogar 32MB.

[robbitop]

Für einen Handheld spielt aber auch vor allem die TDP eine Rolle. So viel Perf/W wie möglich. Mit sinnvollen TDPs ist mit aktuellen uArch und Fertigungsprozessen mehr als 12-16 CUs nicht wirklich sinnvoll für einen Handheld (der nicht super schwer sein soll und akzeptable Laufzeit hat).

[Nightspider]

Ich hätte auch nichts gegen einen kleinen Van Gogh Nachfolger in N3P.
In N3E/P wären auch 20 oder 24 CUs klein. Wäre 2026 auf jeden Fall denkbar und bei einer kleinen APU fallen die Waferkosten jetzt auch nicht so ins Gewicht.
Zen5c gibts ja auch schon in einem N3 Prozess. Allerdings sollte man auch nicht vergessen das die CPU Kerne mit wenig L3 Cache (Zen5c) auch merklich langsamer sind.

Bzgl IGP sehe ich auch nicht warum man das Speicherinterface nicht verdoppeln können sollte für doppelte Bandbreite zum LPDDR RAM. Hat man bei Strix Halo ja auch endlich gemacht.

Das 4*32 Bit PHY bei Strix Halo ist minimal größer als die 16MB L3 Cache.

Man kann es sich ja scheinbar raussuchen ob man Cache oder ein größeres PHY nimmt. Scheint sich nicht viel zu nehmen vom Platz. Vielleicht sind 16MB Cache effizienter aber ob sie genauso viel bringen wie ein doppelt so breites SI ?

Zumindest wäre in einem Handheld bestimmt genug Platz für einen zweiten LPDDR Speicherwürfel.
Wobei ich mir diese Frage auch schon bei Strix Point und Rembrandt gestellt habe. Aus irgendeinem Grund scheint man ja einem doppelt so breiten SI immer aus dem Weg zu gehen, obwohl ich mir nicht vorstellen kann das es die Boardpreise mehr als im Centbereich nach oben treibt.

Wenn da jemand Infos hat immer her damit.

Aber für 32MB Cache wäre ich auch bereit ein paar Euro mehr für die APU auszugeben.

Ich hoffe für Valve ist es kein Problem das AMD immer mehr versucht die Margen nach oben zu treiben. Ich hoffe das AMD wenigstens bei den reinen Gaming Kunden "sozialere" Preise macht.
Wenn AMD bei ihren Business Kunden hohe Preise verlangt ist mir das Wurst. Aber die Chips fürs reine Gaming sollen mal bitte faire Preise bekommen.

[robbitop]

Platz ist nicht alles. Energieeffizienz ist da IMO King. Und da ist Cache besser als externe Bandbreite weil es pro bit weniger joules kostet.

[rochenRobert]

Hallo zusammen,
gibt's eigentlich Informationen zu einer Zen5 APU für den AM5 Sockel?
Habe da bisher nichts mitbekommen.

[Badesalz]

Platz ist nicht alles. Energieeffizienz ist da IMO King. Und da ist Cache besser als externe Bandbreite weil es pro bit weniger joules kostet.Byte ;) Aber ja. Das stimmt auch 100%, also nichts "IMO".

PS:
Warum stirbt das imho irgendwie aus? Gibt es immer weniger bescheidene Menschen? :tongue:

[Zossel]

Ein Strix Halo Gaming-Handheld würde Sinn ergeben, wenn es zusätzlich über einen Anschluß für eine externe Wasserkühlung verfügen würde im Docked Modus, wo der Chip seine volle Leistung ausfahren kann mit bis zu 125 Watt.

Neue Geschichten aus dem Drogenparadies Paulanergarten.

[robbitop]

Byte ;)

Es ist irrelevant ob byte oder bit. Beides ist eine Einheit für Daten und Joule für Energie um diese Datenmenge zu übertragen.

[mironicus]

Nice! Das ROG Zephyrus G14 erscheint mit AMD HX370 und bis 64 Gigabyte RAM und bis einer RTX 5080 mit 16 Gigabyte VRAM. Die Limiterung bis RTX 4070 wie beim Vorgänger gilt scheinbar nicht mehr.
https://rog.asus.com/de/laptops/rog-zephyrus/rog-zephyrus-g14-2025/spec/

[Zossel]

Die Limiterung bis RTX 4070 wie beim Vorgänger gilt scheinbar nicht mehr.

Erzähl uns mehr darüber.

[mironicus]

Das Vorgänger-Modell erschien nur mit RTX 4070 und 8 Gigabyte VRAM. Hier ist ein Vergleich der beiden Modelle von 2024 und 2025. Sie haben das Chassis angepasst und leicht dicker gemacht, es soll aber nur 50 Gramm mehr wiegen.
https://www.ultrabookreview.com/70193-2025-asus-rog-zephyrus-g14-g16/

[mczak]

Das Vorgänger-Modell erschien nur mit RTX 4070 und 8 Gigabyte VRAM. Hier ist ein Vergleich der beiden Modelle von 2024 und 2025. Sie haben das Chassis angepasst und leicht dicker gemacht, es soll aber nur 50 Gramm mehr wiegen.
https://www.ultrabookreview.com/70193-2025-asus-rog-zephyrus-g14-g16/
Der Artikel ist da offensichtlich etwas fehlerhaft - im Text steht etwas dicker, in der Tabelle ist die Grösse identisch.
Aehnliche Geschichte beim Speicher - in der Tabelle steht "up to 64GB LPDDDR5x-7500", im Text steht "There’s still no 64 GB configuration...".

[fondness]

Solange es nicht ein einziges Spiel mit NPU Nutzung gibt, ist es auch nicht sinnvoll eine APU mit riesiger NPU zu verbauen.


Das ist aber ein Henne-Ei-Problem. Solange es nicht genug HW mit NPU gibt, wird niemand Software dafür schreiben.

[Exxtreme]

Was wollt ihr denn mit Spielen mit NPU? Für Grafik sind die Latenzen zu hoch und bei Spiele-KI ist die KI jetzt schon gut genug.

[dildo4u]

Automatic Super Resolution läuft wohl in Echtzeit und die aktuellen AMD APU bekommen vermutlich kein FSR4.

https://www.pcgameshardware.de/Grafikkarten-Grafikkarte-97980/News/Automatic-Super-Resolution-KI-Upscaler-analysiert-1453203/

[Complicated]

Was wollt ihr denn mit Spielen mit NPU? Für Grafik sind die Latenzen zu hoch und bei Spiele-KI ist die KI jetzt schon gut genug.
Jetzt wo so viele Frames KI-generiert werden verbaut man eine NPU um diese wieder zu reduzieren, zum Strom sparen :freak:
https://www.extremetech.com/gaming/powercolor-shows-off-a-radeon-gpu-with-an-added-npu-to-lower-power-consumption
The NPU monitors GPU temps in real-time to dynamically adjust fan speeds and power consumption, the company said (https://www.kneron.com/ja/news/blog/197/), making it capable of reducing total power output while gaming by 22% in ECO mode.
Die berechtigte Frage bleibt:
However, it begs the question of how this hardware-based solution is better than a software one that already exists for a similar purpose, such as Radeon Chill.

[CrazyIvan]

Byte ;) Aber ja. Das stimmt auch 100%, also nichts "IMO".

PS:
Warum stirbt das imho irgendwie aus? Gibt es immer weniger bescheidene Menschen? :tongue:

Zumal pJ/bit die gebräuchliche Einheit in dem Kontext ist ;)
Bei "imHo" bin ich ganz bei Dir - verstehe ich ganz generell auch nicht, obgleich ich bei Robbi jetzt nicht diesen Hintergrund vermute.

[basix]

NPU für Gaming wäre aus meiner Sicht ein sinnvoller Sidekick für die GPU, was nicht Neural Shading / Neural Rendering / Cooperative Vectors benötigt. Natürlich nur auf einer APU:
- AutoSR
- FSR4 DNN
- RR DNN
- FG DNN
- Alle DNN, welche sonst von der CPU berechnet werden (NPC Verhalten, Text to Speech, Text/Speech to Facial Animation, Physik-Nachbildungen, ...)
- ....

[Badesalz]

Was wollt ihr denn mit Spielen mit NPU? Für Grafik sind die Latenzen zu hoch und bei Spiele-KI ist die KI jetzt schon gut genug.Also wie man sich mit dem NPC auch mal über etwas streiten kann, das fand ich schon cool (Gouvernator) :wink:
Das gleiche gilt algemein für Verhaltens(weisen). Da kann man schon paar interessante Sachen bauen, ohne immer gleiche stumpfe 4 Regeln.

Zumal pJ/bit die gebräuchliche Einheit in dem Kontext ist ;)Was für eine Schweinerei. Ich hätte damit so gerne das erste mal 2025 richtig gelegen :usad:

[mironicus]

Die NPU könnte Dialoge für NPCs in Spielen erstellen, je nach Situation angepasst - ohne die CPU/GPU zu belasten.

[Nightspider]

Dafür müsste die NPU doch das Spiel bzw. dessen Inhalt analysieren und verstehen.

Ich stell mir da viel Frickelei für die Devs vor bis da überhaupt erstmal etwas Halbgares bei rauskommt.
Lieber sollen die Devs AI nutzen bei der Content Generierung und die Qualität selber kontrollieren.

[gedi]

Dafür müsste die NPU doch das Spiel bzw. dessen Inhalt analysieren und verstehen.

Ich stell mir da viel Frickelei für die Devs vor bis da überhaupt erstmal etwas Halbgares bei rauskommt.
Lieber sollen die Devs AI nutzen bei der Content Generierung und die Qualität selber kontrollieren.

Nö, wie im Artikel erwähnt erfolgt dies Frame by Frame.

Abseits dessen kotzt es mich nur noch an, dass ausschließlich über Upscaler gesprochen wird. Sind die Producer/Programmierer zu dumm ein Spiel zu programmieren, welche den Ansatz der GPU-Industrie in die Waagschale wirft? It's a mess

[Badesalz]

Die NPU könnte Dialoge für NPCs in Spielen erstellen, je nach Situation angepasst - ohne die CPU/GPU zu belasten.1. Haben das nicht schon welche mehrmals erwähnt hier?
2. Es gibt keine Berechnung in einem System welche die CPU nicht belastet :rolleyes:

[DrFreaK666]

Redditor reports AMD Ryzen 7 9800X3D burned while watching TV series
https://videocardz.com/newz/redditor-reports-amd-ryzen-7-9800x3d-burned-while-watching-tv-series

High-End Hardware kaufen wird langsam zum Glücksspiel

[Exxtreme]

Hardware kaufen war schon immer Glücksspiel. Wenn das nicht wirklich massenweise auftritt dann war das schlicht Pech.

[dildo4u]

Interessant das ist das Board das jeder will?
Angeblich kann es PCI 5.0 voll nutzen für die GPU und 3 NVME SSD?

[KarlKastor]

Ne, das kann kein Board. Die CPU hat ja nur 24 PCIe 5.0 Lanes.

[Zossel]

Hardware kaufen war schon immer Glücksspiel. Wenn das nicht wirklich massenweise auftritt dann war das schlicht Pech.

Wenn ich immer wieder diese Youtuber sehe die mit ihren fettigen Wurstfingern Kontakte angrabbeln wird mit regelmäßig übel.
CPU ziehen durchaus Strom im unteren 3-stelligen Ampere Bereich.

[The_Invisible]

https://videocardz.com/newz/redditor-reports-amd-ryzen-7-9800x3d-burned-while-watching-tv-series

High-End Hardware kaufen wird langsam zum Glücksspiel

Man kann halt heutzutage jeden Einzelfall unnötig hochkochen. Ohne die totalen Fallzahlen zu kennen eigentlich nur Clickbait...

[Badesalz]

High-End Hardware kaufen wird langsam zum GlücksspielDas ist ein 9800X3D... :rolleyes: Das ist nur Highend, wenn man das gegenüber dem 285k stellt.

[Lurtz]

Man kann halt heutzutage jeden Einzelfall unnötig hochkochen. Ohne die totalen Fallzahlen zu kennen eigentlich nur Clickbait...
Eben. Absolut wertlos solche Beiträge. Das gleiche wenn irgendwelche Nischen-Windows Upgrade-Blocker dargestellt werden als hätten die 80% der User.

[fondness]

AMD Ryzen AI MAX+ PRO 395 “Strix Halo” with Radeon 8060S graphics tested in 3DMark, outperforms RX 7600M XT
https://videocardz.com/newz/amd-ryzen-ai-max-395-strix-halo-with-radeon-8060s-graphics-tested-in-3dmark-outperforms-rx-7600m-xt

[MSABK]

Hmm, sieht eher normal bis unterwältigend aus in Anbetracht der Preise.

[dildo4u]

Das war immer Klar kein Consumer braucht 16 Zen 5 Kerne.
Das Ding wurde gegen Apple M4 Pro Serie bepreist.

2000€ nur 24GB

https://www.computerbase.de/preisvergleich/apple-macbook-pro-14-2-mx2h3d-a-2024-z1fe-a3344073.html

[fondness]

AMD Ryzen AI MAX+ 395 “Strix Halo” Mini PC Tested: Powerful APU, Up To 140W Power, Up To 128 GB Variable Memory For iGPU

https://wccftech.com/amd-ryzen-ai-max-395-strix-halo-mini-pc-tested-powerful-apu-up-to-140w-power-128-gb-variable-memory-igpu/

Gibt allerdings laut Quelle noch Bios Probleme

[fondness]

AMD Ryzen AI MAX “Strix Halo” reviews coming soon, ASUS teases launch event
https://videocardz.com/newz/amd-ryzen-ai-max-strix-halo-reviews-coming-soon-asus-teases-launch-event

Angeblich 25. Februar, die Reviewer scheinen begeistert:

Still under NDA for the benchmarks but.....

Strix Halo (Ryzen Ai MAX) is one of the most exciting things launched into the PC space in the last half decade. Full stop.

AMD can't keep this as a one-off. If its followed up w/ Zen 6 + RDNA 4 next year...watch out.

https://x.com/hardwarecanucks/status/1890846557462822969

Going super hard on my review of both the AMD Ryzen™ Al Max+ 395, as well as the AMD Ryzen™ Al Max 390

There is some VERY interesting behavior on these chips especially in the very low TDP area.

(Also, I think I'm the only one able to test at arbitrary TDPs.)

Stay Tuned!

https://x.com/carygolomb/status/1890104681638306134

[robbitop]

Schade, dass Halo nicht gleich mit RDNA4 gemacht wurde. Durch die angebliche Verspätung (die man nicht voraussehen konnte) zumindest aber absolut nachvollziehbar.

[dildo4u]

Macht Sinn es jetzt zu bringen so lange es keine Konkurrenz gibt.
Sobald die OEM das erste Notebook gebaut haben ist der Aufwand für den Nachfolger geringer.
Und AMD hat immer noch das Argument das alles läuft im Gegensatz zu ARM und Nvidia SOC.

[Daredevil]

Bin sehr gespannt was Unified Memory in der Windows Welt so macht und ab man dort annähernd an Ergebnisse von Apple kommt oder diese sogar überflügelt.
Auch hier geht AMD wieder den "Ich kopiere einfach den Mitbewerber Weg", aber das ist imho schon sehr sinnvoll, weil man somit alles aus einer Hand hat und ggf. einfach keine Nvidia dGPU mehr benötigt im Notebook. Ist in 2025 wo manche PROs VRAM ohne Ende benötigen super sinnvoll und tatsächlich mal ein gutes Timing, wenn es auch in den Markt kommt breitflächig, egal ob Notebook, AiO oder MiniPC. Meinetwegen auch als ITX Mainboard für Desktop. Leistung ist überall ausreichend, wenn nicht sogar schon ein wenig "overkill". Die sollen die Kisten mal drucken wie die FED Dollar druckt und damit den Markt auspressen. :D
Nur weil AMD Apple kopiert und damit direkt angreift, sollte man allerdings nicht Apple Preise verlangen. Das klappt so nicht.

[MSABK]

Wir müssen mal abwarten in welchen Klassen die Geräte erscheinen. Wenn diese auf Apple M4 Pro und Max Kunden abzielen, dann ist der Kundenkreis sehr begrenzt.

Gaming wird bei dem Asus Z13 für 2499€ eher mau. Da hollt man sich direkt ein Geräte mit RTX 5080 mobile.

Aber trotzdem ein spannender Chip, vlt verbaut ein chinesischer Hersteller das in einen Handheld.

[Zossel]

Bin sehr gespannt was Unified Memory in der Windows Welt so macht und ab man dort annähernd an Ergebnisse von Apple kommt oder diese sogar überflügelt.
Auch hier geht AMD wieder den "Ich kopiere einfach den Mitbewerber Weg", aber das ist imho schon sehr sinnvoll, weil man somit alles aus einer Hand hat und ggf. einfach keine Nvidia dGPU mehr benötigt im Notebook."Unified Memory" gibt es schon seit Anno Schnuck.

[fondness]

Bin sehr gespannt was Unified Memory in der Windows Welt so macht und ab man dort annähernd an Ergebnisse von Apple kommt oder diese sogar überflügelt.
Auch hier geht AMD wieder den "Ich kopiere einfach den Mitbewerber Weg", aber das ist imho schon sehr sinnvoll, weil man somit alles aus einer Hand hat und ggf. einfach keine Nvidia dGPU mehr benötigt im Notebook. Ist in 2025 wo manche PROs VRAM ohne Ende benötigen super sinnvoll und tatsächlich mal ein gutes Timing, wenn es auch in den Markt kommt breitflächig, egal ob Notebook, AiO oder MiniPC. Meinetwegen auch als ITX Mainboard für Desktop. Leistung ist überall ausreichend, wenn nicht sogar schon ein wenig "overkill". Die sollen die Kisten mal drucken wie die FED Dollar druckt und damit den Markt auspressen. :D
Nur weil AMD Apple kopiert und damit direkt angreift, sollte man allerdings nicht Apple Preise verlangen. Das klappt so nicht.

Weil man eine größere APU baut kopiert man Apple? Also lustiger wird es heute nicht mehr. Apple hat dann offensichtlich das gesamte APU-Konzept von AMD kopiert. Und wie es aussieht wird der Apple M5 auch ein MCM, schon wieder kopiert Apple AMD. Man ist das eine lächerliche Bude.

[dildo4u]

Wir müssen mal abwarten in welchen Klassen die Geräte erscheinen. Wenn diese auf Apple M4 Pro und Max Kunden abzielen, dann ist der Kundenkreis sehr begrenzt.

Gaming wird bei dem Asus Z13 für 2499€ eher mau. Da hollt man sich direkt ein Geräte mit RTX 5080 mobile.

Aber trotzdem ein spannender Chip, vlt verbaut ein chinesischer Hersteller das in einen Handheld.

2500 wäre "günstig" das ist das "billigste" Strix plus 4070 Modell und hat weniger CPU Power.

https://geizhals.de/asus-rog-zephyrus-g16-ga605wi-qp055w-90nr0j93-m002y0-a3235206.html?v=l&hloc=at&hloc=de&hloc=eu&hloc=pl&hloc=uk

Möglich das man für den Preis Modelle mit 5070 TI bekommt aber du kannst nicht Quer Vergleichen da man dann z.b schlechtere Display bekommt um diesen Preis zu erreichen.
OLED mit 5070 TI schätze ich eher auf 3k.

[fondness]

Und vor allem lächerliche 8 GB VRAM. µRuckler deluxe.

[mboeller]

nt ... upps HP nennt anscheinend jedes Notebook G1a

[davidzo]

"Unified Memory" gibt es schon seit Anno Schnuck.
Es gehört mehr dazu als ein geteiltes Speicherinterface. Soweit ich weiß implementiert keine der x86 Desktop IGPs einen zero-copy Ansatz zum Beispiel im Treiber. Nvidia hat eine Implementierung für ihre Jetson boards und CUDA, aber nicht im Gaming (was nutzt eigentlich nintendo?).

Vermutlich reicht da der Treiber auch nicht und man müsste dafür die Applikationen anfassen. Apple hat da natürlich einen Vorteil dass sie viele programme selbst in der Hand halten und das mit Metal auch frühzeitig vorbereitet haben. Trotzdem wird es wohl auch unter macOS jede Menge Programme und Spiele geben die kein zero copy benutzen.
Unter Vulkan muss die Anwednung SVM spezifisch implementiert und feingetunt werden (Shared Virtual Memory) und unter DX12 hab es lange noch kein HVV/Device Local heap der UMA ermöglichen würde.
upload heap/ReBAR sind auch nur ein Hack.

[Savay]

Gab's da nicht mit den ersten "APUs" (deswegen ja auch eigentlich der Name) zumindest rudimentären HSA support für Linux? für Carrizo und Kaveri? ;)

Den Ansatz hatte AMD ja durchaus schonmal verfolgt...lange vor Apple.

[MSABK]

Das HP X G1a mit Ryzen 375 Strix Point kostet mit 64GB ram 3000€. Will nicht wissen wie viel die Strix Halo Version kosten wird.

https://geizhals.de/hp-elitebook-x-g1a-b69bhet-abd-a3418427.html

[davidzo]

Gab's da nicht mit den ersten "APUs" (deswegen ja auch eigentlich der Name) zumindest rudimentären HSA support für Linux? für Carrizo und Kaveri? ;)

Den Ansatz hatte AMD ja durchaus schonmal verfolgt...lange vor Apple.
Ja für Compute war das angedacht, ja. Es ging aber weniger um zero Copy als darum stark parallelisierbaren CPUcode auch auf der CPU auszuführen. AMD hat damit aber keine Türen eingerannt, sondern erkannt dass man mit den par AMD APUs viel zu wenig Marktmacht hat um Softwareentwickler langfristig von einer Sonderpfad dafür zu überzeugen.
Die idee gibt es sicher schon länger als AMD sie hatte, aber wer erster darüber nachgedacht hat spielt für uns eh keine Rolle solange die Produkte nicht kaufbar am Markt sind und auch messbare Vorteile bringen. Das war bisher bei Windows und normalen Spielen wohl noch nicht der Fall.
Unter Linux unterstützt AMD wie CUDA auch anscheinend pinned memory. Das ist nicht zerco copy, aber schonmal deutlich schneller als alle Daten zu kopieren.

Für AI lohnt es sich mittlerweile, da man in der Regel auch die Sourcen verfügbar hat und diese ggf. schnell anpassen kann (nicht das modell), im Gegensatz zu Spieleengines und Windowstreibern. Nichts anderes macht Nvidia ja bei den Jetson boards auch schon länger unter CUDA.

Es wäre interessant ob Valve beim Steamdeck schonmal mit zero copy memory experimentiert hat. Der Umstand dass man für eine relativ niedrigpreisige Konsole von 2022 aber ohne Umschweife 16GB RAM verbaut hat spricht aber eher dagegen. Letzendlich ist größtmögliche Kompatibilität für die Zielgruppe das viel schwerwiegendere Argument.

[bloodflash]

Das HP X G1a mit Ryzen 375 Strix Point kostet mit 64GB ram 3000€. Will nicht wissen wie viel die Strix Halo Version kosten wird.

https://geizhals.de/hp-elitebook-x-g1a-b69bhet-abd-a3418427.html
Das sind schon für OLED (+hohe Auflösung), 64 statt 32 GB, 2TB statt 1TB und Wpro alleine gefühlte 1200€ Aufpreis. Plus irgendwelche "Premium"- oder "Pro"-Aufschläge.


Aber ja, ich glaube auch nicht, dass Halo irgendwas unter 2000 € bieten wird.

[Zossel]

Es wäre interessant ob Valve beim Steamdeck schonmal mit zero copy memory experimentiert hat. Der Umstand dass man für eine relativ niedrigpreisige Konsole von 2022 aber ohne Umschweife 16GB RAM verbaut hat spricht aber eher dagegen. Letzendlich ist größtmögliche Kompatibilität für die Zielgruppe das viel schwerwiegendere Argument.

Unterstützt das DX12/Vulkan überhaupt?
Und gibt es dort ein gängiges Programmiermodell was den copy vermeiden hilft?

[Complicated]

Ja für Compute war das angedacht, ja. Es ging aber weniger um zero Copy als darum stark parallelisierbaren CPUcode auch auf der CPU auszuführen. AMD hat damit aber keine Türen eingerannt, sondern erkannt dass man mit den par AMD APUs viel zu wenig Marktmacht hat um Softwareentwickler langfristig von einer Sonderpfad dafür zu überzeugen.
AMD hat HSA für dGPU in ROCm integriert:
https://rocm.docs.amd.com/projects/HIP/en/develop/reference/virtual_rocr.html

Etwas Hintergrund von bridgman im Phoronix Forum:
https://www.phoronix.com/forums/forum/linux-graphics-x-org-drivers/open-source-amd-linux/1198395-amd-hsa-offloading-support-dropped-from-the-gcc-compiler?p=1198725#post1198725

In our case we went all-in on the APU approach initially, although it's fair to argue that was a case of the technology getting ahead of the market, and we ended up having to drop back and offer a less spiffy programming model in order to run on the dGPUs of the time. What everyone is trying to do with unified memory today is to duplicate what we did on APUs (using ATS/PRI from IOMMUv2 via Address Translation Cache/ATC on the GPU) without requiring IOMMUv2.

After a bunch of bumping around we all settled on an HMM implementation that could go upstream (Jerome Glisse deserves huge credit for having the patience to get it there) and I think you'll find that everyone settles on HMM as the foundation for unified memory. There will be some more bumping around as all the vendors get solid recoverable page fault support into their GPUs but I think that will settle down fairly quickly.

[davidzo]

Unterstützt das DX12/Vulkan überhaupt?
Und gibt es dort ein gängiges Programmiermodell was den copy vermeiden hilft?

Wie schon gesagt heißt das unter OpenCL ab 2.0 und Vulkan shared virtual memory (SVM). Die Hardware muss das aber auch unterstützen, wie zum Beispiel Mi-300A und zero-copy ist dann auch nicht immer garantiert wie zum Beispiel bei der 6900xt dGPU. Die gleichen Pointer für CPU und GPU zu verwenden ist aber eine Vorraussetzung für zero copy.
Bisher wird das aber anscheinend nur für Compute eingesetzt.

AMD hat HSA für dGPU in ROCm integriert:

Ja, für Compute Aufgaben wird das schon länger genutzt. Habe es aber noch nicht bei 3D gaming oder Client workloads gesehen. Llano und Kaveri sind Consumerprodukte und in diesem Markt ist HSA leider ziemlich tot.


Etwas Hintergrund von bridgman im Phoronix Forum:
https://www.phoronix.com/forums/forum/linux-graphics-x-org-drivers/open-source-amd-linux/1198395-amd-hsa-offloading-support-dropped-from-the-gcc-compiler?p=1198725#post1198725
die iommu ist die Hardware die notwenig ist damit die GPu den gleichen adress space benutzen kann, bzw. address translation und memory protection machen kann. GPUs waren ja lange Zeit noch völlig anachronistisch was die Isolierung von mehreren Prozessen im VRAM angeht und das geht nicht mehr wenn man ernsthafte Anwendungen drauf laufen lässt. Wie die Software und der Treiber das umsetzen ist damit noch nicht gesagt. Vermutlich machen die auch nur pinned mapped memory oder so ähnlich wie Nvidia mit CUDA.

[Zossel]

Wie schon gesagt heißt das unter OpenCL ab 2.0 und Vulkan shared virtual memory (SVM). Die Hardware muss das aber auch unterstützen, wie zum Beispiel Mi-300A und zero-copy ist dann auch nicht immer garantiert wie zum Beispiel bei der 6900xt dGPU. Die gleichen Pointer für CPU und GPU zu verwenden ist aber eine Vorraussetzung für zero copy.
Bisher wird das aber anscheinend nur für Compute eingesetzt.

Meine Frage zielte auf die Existenz eines zero-copy agnostischen Programmiermodells für Spiele ab.

die iommu ist die Hardware die notwenig ist damit die GPu den gleichen adress space benutzen kann, bzw. address translation und memory protection machen kann. GPUs waren ja lange Zeit noch völlig anachronistisch was die Isolierung von mehreren Prozessen im VRAM angeht und das geht nicht mehr wenn man ernsthafte Anwendungen drauf laufen lässt. Wie die Software und der Treiber das umsetzen ist damit noch nicht gesagt. Vermutlich machen die auch nur pinned mapped memory oder so ähnlich wie Nvidia mit CUDA.
Eigentlich braucht die xPU eine normale MMU die vom OS genauso behandelt wird wie eine normale CPU-MMU und die die NUMA-Topologie meldet.

[Daredevil]

"Unified Memory" gibt es schon seit Anno Schnuck.
Unified Memory ist aber nun einmal nicht das selbe wie ein "Shared Memory" und das ist in der Windows Welt relativ neu.

Weil man eine größere APU baut kopiert man Apple?
Ich sprach über Unified Memory, nicht über APUs.


https://www.sir-apfelot.de/vergleich-shared-memory-unified-memory-41023/
Shared Memory – Arbeitsspeicher mit GPU-Anteil
Beim Shared Memory handelt es sich um einen (auf)geteilten Arbeitsspeicher. Ein fester Teil der RAM-Kapazität wird dabei für die Grafikeinheit reserviert. Beim Einsatz von Intel-Grafikchips in vielen Mac-, iMac und MacBook-Modellen (auch mit Pro- oder Air-Bezeichnung) werden diesen z. B. 1,5 GB zur Verfügung gestellt. Das sorgt zwar dafür, dass kein weiterer Speicherchip betrieben werden muss und die Grafikarbeiten des Rechners entsprechend energieeffizient sind. Jedoch ist ein Nachteil, dass Daten aus dem GPU-Speicher für die Verwendung im CPU-Speicher kopiert werden müssen. Das ist zwar auch beim VRAM so, beim Unified Memory aber nicht.

Beschreibung: Shared Memory weist der Grafikeinheit einen fixen RAM-Anteil zu
Vorteile: Diese Technologie spart Kosten und ist im Vergleich relativ energieeffizient
Nachteile: Daten müssen hin und her kopiert werden, kann meist nicht erweitert werden


Unified Memory – Arbeitsspeicher mit flexiblen Anteilen
Kommen wir vom geteilten Speicher zum gemeinsamen Speicher. Letztere Bezeichnung findet sich in der deutschsprachigen Dokumentation zu M1-Chips von Apple. Wer wissen will, ob es sich um Shared oder Unified Memory handelt, sollte ins Englische wechseln. Ihr könnt mir aber glauben: es handelt sich um Unified Memory. Und hier ist das Besondere, dass der gesamte Arbeitsspeicher sowohl von der CPU als auch von der GPU genutzt werden kann. Der gemeinsame Zugriff geht auch soweit, dass die Daten untereinander direkt ausgetauscht und nicht erst kopiert werden müssen. Während Shared Memory also eine Einliegerwohnung ist, stellt Unified Memory einen gemeinsamen Haushalt dar.

Beschreibung: Unified Memory heißt, dass sich CPU und GPU den Arbeitsspeicher komplett teilen
Vorteile: Auch hier können Kosten gespart werden und es lässt sich viel effizienter arbeiten
Nachteile: Gerade bei den M1-Chips ist der RAM fix, er lässt sich nicht einfach austauschen / aufstocken

Schnellen RAM direkt auf dem Package zu haben, welcher sich alle drei Komponenten teilen ( CPU, GPU, NPU ) könnte ein ziemlicher Effizienzbooster sein, das ist sehr sehr nice. Das ist ja eben der Grund, wieso Apple in der letzten Zeit so ziemlich konkurrenzlos war in der Perf/Watt Leistung. Damit könnte AMD, wenn sie es richtig machen, ziemlich große Schellen verteilen in der Notebook Gegend. Hier ruht sich Apple aktuell gefühlt nur auf die Fertigung aus mit ein paar Salamischeiben Features. Da kann gerne mal mehr Wind reinkommen. Das man damit Intel komplett den Boden unter den Füßen wegzieht in dem Segment und Nvidia mit ihren dGPUs den Mittelfinger zeigt ist ebenso ein netter Nebeneffekt für AMD. Das ist für mich imho schon fast das Produkt des Jahres, wenn es wie gesagt wirklich in den Markt gestreut wird.
Ich hätte auch gerne ein ITX System mit genau den Specs, auch gerne noch mit zusätzlichen Möglichkeiten, noch mehr Kram anzubinden.

[Savay]

Steht das mit dem "Zero Copy" für Strix Halo überhaupt Großartig zur Diskussion @Windows außer für bestimmte Compute APIs?!? :wink:

Es ging aber weniger um zero Copy

Also soweit ich mich erinnere war Zero Copy ja durchaus das Ziel für volle HSA Integration.
Bei dGPUs mit Pointern und Virtual Memory und bei APUs halt mit "Unified Memory"...

Aber ist ja alles recht schnell an den damaligen dGPUs und den Ökosystemen gescheitert. :wink:

Unified Memory ist aber nun einmal nicht das selbe wie ein "Shared Memory" und das ist in der Windows Welt relativ neu.


Wie gesagt...AMD hatte das vor...und ist dann auf halbem Weg umgeschwenkt zumal deren dGPUs dem soweit ich weiß länger im Weg standen.
Wenn überhaupt hat hier sowieso Apple den AMD HSA Ansatz kopiert! (waren m.W. ja auch Mitglied der HSA Alliance!)

Die Hardware der APUs könnte das alles zudem m.W. ja eh schon ewig und drei Tage...mit der IOMMUv2 etc.

[Daredevil]

Mir ist es völlig egal, was eine APU theoretisch können würde und was nicht. Für mich ist relevant wem ich Geld geben kann und wer mir dies dann funktional anbietet.
Und das AMD etwas vor hatte und dann umschwenkt, spricht nicht für AMD. Deswegen bin ich ja auch froh, dass sie nun damit kommen, nachdem Apple nun schon seit 2020 solche Systeme baut.

Ich habe übrigens nicht behauptet, dass dies eine super secret Technologie ist, die nur Apple kann. Sie sind halt in Consumer Produkten die ersten gewesen, ob gibts noch andere?
Ich kenne sie nicht, erleuchte mich bitte.

[Savay]

Für mich ist relevant wem ich Geld geben kann und wer mir dies dann funktional anbietet.

Wie sagte schon Steve Jobs:
"Always sell benefits, not features"
Unified Memory ist ein Feature...kein Vorteil.
Davon hast du an sich erstmal nix. :tongue:

In der Praxis ist der Unterschied zwischen Unified und Shared daher unter Windows bisher vollkommen irrelevant...

Sie sind halt in Consumer Produkten die ersten gewesen, ob gibts noch andere?
Ich kenne sie nicht, erleuchte mich bitte.

Kaveri...
finden sich sogar noch Reste auf GitHub!

https://github.com/HSAFoundation/HSA-Runtime-AMD?tab=readme-ov-file

Das die 10 Jahre zu früh dran waren uns sich mit den dGPUs selbst im Weg standen...und Windows bisher auch nicht darauf ausgelegt ist, ist nunmal so.
Ändert aber nix daran das Apple da nicht die ersten waren.

[Daredevil]

Na guck, das wusste ich nicht. Danke für die Info und den Link! :)
Hatte tatsächlich mal so ein Notebook rumfliegen in der Familie.
Immerhin machen sie es nun richtig mit dem RAM direkt auf dem Package für max powääär.

[MSABK]

Erster Test zu Strix Halo.

https://www.notebookcheck.com/Asus-ROG-Flow-Z13-GZ302EA-Convertible-im-Test-AMDs-Strix-Halo-GPU-liefert-sich-Schlagabtausch-mit-RTX-4070-Laptop.959318.0.html

Aida Memory Write rund 217GB/s
Aida Memory Read rund 122GB/s

Ansonsten etwa auf RTX 4070 mobile Level. An sich spannend, aber leider viel zu teuer.

[dildo4u]

Laut dem macht es wenig Sinn mehr als 8 GB als Vram zuzuweisen

v7HUud7IvAo

[Savay]

leider viel zu teuer.

Und bei dem Preis dann auch ohne OLED. :nono:
Ansonsten gefiele mir das Ding aber.

Laut dem macht es wenig Sinn mehr als 8 GB als Vram zuzuweisen


Es dürfte sogar oft nur wenig Sinn ergeben wirklich viel mehr als 512MB zuzuweisen! :wink:

Schon bei meinem Rembrandt kann ich im Treiber zwischen Compute und Gaming hin und her stellen. (einmal 512MB vs 4 2GB)
Und es hatte bisher nie einen Mehrwert es nicht auf Compute zu belassen.

Deswegen meinte ich ja das mit dem Unified würde dir in der Praxis unter Windows aktuell vielleicht ein paar mickrige MiB Ram einsparen.
Kann natürlich ein paar Games geben die auf so wenig VRAM seltsam reagieren...aber würde ich eher unter die Kategorie "Bananensoftware" verbuchen. :tongue:

[MSABK]

Ich habe mal ein Bild gesehen wie jemand das Z13 zu einem Handheld umgewandelt hatte. Zwar wenig Akku dafür aber sehr futuristisch.

[robbitop]

Und bei dem Preis dann auch ohne OLED. :nono:
Ansonsten gefiele mir das Ding aber.



Es dürfte sogar oft nur wenig Sinn ergeben wirklich viel mehr als 512MB zuzuweisen! :wink:

Schon bei meinem Rembrandt kann ich im Treiber zwischen Compute und Gaming hin und her stellen. (einmal 512MB vs 4GB)
Und es hatte bisher nie einen Mehrwert es nicht auf Compute zu belassen.

Deswegen meinte ich ja das mit dem Unified würde dir in der Praxis unter Windows aktuell vielleicht ein paar mickrige MiB Ram einsparen.
Kann natürlich ein paar Games geben die auf so wenig VRAM seltsam reagieren...aber würde ich eher unter die Kategorie "Bananensoftware" verbuchen. :tongue:
Ich meine mich erinnern zu können, dass zumindest für das Steam Deck und die regulären AMD APUs eigentlich mehr VRAM Zuweisung empfohlen wurde weil das auch Einflüsse auf 1% lows hat. Der CryoUtilities Entwickler hatte das im Zusammenhang mit dem Deck empfohlen.

[Daredevil]

That's real Idle Power :)
https://www.bilibili.com/video/BV1jYwZeWERP/
https://s20.directupload.net/images/250218/vcxod8v3.png

[mironicus]

Ich würde nicht sagen, das Strix Halo zu teuer ist wenn man es mit einem Macbook Pro vergleicht. Aber ein 32 GB-Modell schränkt die Möglichkeiten ein, die der Chip bietet. Der große Vorteil des verfügbaren VRAMs kommt dann noch nicht zum Tragen. Hier würde ich sofort zum 128 GB-Modell greifen, dann ist es praktisch konkurrenzlos in seinen Möglichkeiten zu diesem Preis.

[Zossel]

Aida Memory Write rund 217GB/s
Aida Memory Read rund 122GB/s


Bei LDDRx typischen hohen Latenzen.

[Der_Korken]

That's real Idle Power :)
https://www.bilibili.com/video/BV1jYwZeWERP/
https://s20.directupload.net/images/250218/vcxod8v3.png

Genau wegen sowas juckt es mich Zen 5 doch noch auszusitzen und auf Zen 6 zu warten, aber es kann halt keiner sagen, ob sowas mit Zen 6 auch in Desktop kommt, wann es erscheint und vor allem zu welchem Preis. Ich verfolge die Aussitzstrategie seit vielen Jahren mittlerweile, aber irgendwie wird die Technik bestenfalls so viel teurer wie sie schneller wird und ich ärgere mich ständig nicht vor x Jahren doch schon y gekauft zu haben.

[Nightspider]

Wegen 5W mehr Idle Verbrauch wartest du seit Jahren?

Scheint ja dann so zu sein das du gar keine neue CPU von der Leistung her brauchst. ^^
Sonst würdest du dir eine neue CPU holen und die undervolten und würdest am Jahresende das gleiche Ergebnis erzielen. Bzw. sogar ein besseres weil eine schnellere CPU auch schneller wieder in Idle übergeht und effizienter ist, egal ob 5W mehr oder weniger im Idle.

[fondness]

Das Ding ist ein Monster bei low TDP. Schlägt die versammelte Handheld Konkurrenz bereits bei 20W um längen! Teilweise selbst bei 15W. Und das obwohl nicht mal c Cores verbaut sind sondern fette Zen 5 Kerne.

https://youtu.be/yiHr8CQRZi4?si=4F7vwt2-ELaQXEUS

Für mich der perfekte Notebook Chip. Bei 20W bis 50W völlig Konkurrenzlos. Da 100W oder mehr drauf zu geben ist eine Verschwendung. Eine dGPU ist da sowieso keine Konkurrenz.

[MSABK]

Hoffentlich kommt ein Handheld damit.

[Zossel]

Eine eigene Maske?
Die beiden Zen-5-CCDs mit jeweils 8 Kernen fallen kleiner aus als die bekannten Zen-5-CCDs der Granite-Ridge-Serie (Ryzen 9000). Das liegt vorrangig am um 42 Prozent kleineren Anschluss an das Infinity Fabric, der anscheinend im Strix-Halo-CCD mit TSV umgesetzt wurde. Eine Bestätigung von AMD gibt es dazu noch nicht.
https://www.computerbase.de/news/prozessoren/amd-strix-halo-im-test-so-schnell-ist-der-ryzen-ai-max-plus-395-mit-radeon-8060s.91461/
https://xcancel.com/9550pro/status/1891851888284336189

Das hätte ich nicht erwartet, das könnte ein Testlauf für Zen6 Core-Dies sein.

[Der_Korken]

Wegen 5W mehr Idle Verbrauch wartest du seit Jahren?

Scheint ja dann so zu sein das du gar keine neue CPU von der Leistung her brauchst. ^^
Sonst würdest du dir eine neue CPU holen und die undervolten und würdest am Jahresende das gleiche Ergebnis erzielen. Bzw. sogar ein besseres weil eine schnellere CPU auch schneller wieder in Idle übergeht und effizienter ist, egal ob 5W mehr oder weniger im Idle.

Völlig von der falschen Seite her gedacht. Wie schnell eine CPU wieder in den Idle kommt, ist egal, wenn bereits der Idle-Verbrauch das Problem ist. Ich rolle das hier nicht nochmal aus, weil das mittlerweile in x Threads durchgekaut wurde. Wir reden dabei auch nicht von 5W, denn was man dort als Vergleich sieht, sieht Laptop-Chips, wo AMD nicht alle Stromsparfunktionen deaktiviert wird wie im Desktop. Es dürften eher 15-20W sein, eventuell sogar 30W wenn sich der Zen4/5-SoC so verhält wie der Zen3-SoC. An der Stelle läuft übrigens auch undervolting komplett ins Leere.

Und neben dem Verbrauch soll die Fanout(?)-Verbindung mehr Durchsatz und leicht geringere Latenzen erlauben. Zen 5 wird vom alten SoC mittlerweile so stark ausgebremst, dass man mittlerweile selbst in einigen normalerweile cache-insensitiven Anwendungen (7700X vs 7800X3D) einen Vorteil vom 3D-Cache messen kann.

[Badesalz]

Das hätte ich nicht erwartet, das könnte ein Testlauf für Zen6 Core-Dies sein.Durch die Blumen klang das schon anfänglich so. Zen5 als Übungstrampolin für Zen6.

[Zossel]

Durch die Blumen klang das schon anfänglich so. Zen5 als Übungstrampolin für Zen6.

Maskensätze kosten richtig Schotter, daher könnte ich mir noch eine Überraschung vorstellen.

[Nightspider]

Eine eigene Maske?

https://www.computerbase.de/news/prozessoren/amd-strix-halo-im-test-so-schnell-ist-der-ryzen-ai-max-plus-395-mit-radeon-8060s.91461/
https://xcancel.com/9550pro/status/1891851888284336189

Das hätte ich nicht erwartet, das könnte ein Testlauf für Zen6 Core-Dies sein.

Das überrascht mich auch. Wenn ich mit dem Pixelzählen nicht grob daneben liegt müssten das knapp unter 5% sein, die eingespart werden.

Wenn ein normales Zen5 Chiplet hypothetische 60 Dollar kostet in der Herstellung, spart man knapp 3 Dollar. ^^

[mczak]

That's real Idle Power :)
https://www.bilibili.com/video/BV1jYwZeWERP/
https://s20.directupload.net/images/250218/vcxod8v3.png
Naja also dass das Desktop I/O Die ein ziemlicher Säufer ist ist ja bekannt. Interessanter wäre da der Vergleich mit Strix.
Auch apple kriegt ja tiefen Stromverbrauch mit Monster-Dies hin.
Wobei ich hatte schon einige Bedenken wegen des Idle-Verbrauch aufgrund des IF zwischen mehreren Dies. Dass da offenbar TSV verwendet wird dürfte doch auch ziemlich zum tiefen idle-Verbrauch beitragen.

[mczak]

Das überrascht mich auch. Wenn ich mit dem Pixelzählen nicht grob daneben liegt müssten das knapp unter 5% sein, die eingespart werden.

Wenn ein normales Zen5 Chiplet hypothetische 60 Dollar kostet in der Herstellung, spart man knapp 3 Dollar. ^^
Die du sicher gleich beim Packaging draufzahlst...

[Shink]

Kaveri...
Unsicher, was noch ältere SoCs da leisteten und wie man die Grenze zieht.
Ich denke da an SGI Cobalt, Nintendo 64 o.ä.

Ansonsten etwa auf RTX 4070 mobile Level. An sich spannend, aber leider viel zu teuer.
Eine RTX 4070 kommt mit 8GB VRAM. Hat man da mit einem 32GB-Modell nicht einen Vorteil bei aktuellen Spielen? Wenn man einen Laptop mit 12GB VRAM kauft kostet der so viel wie ein 32GB Strix-Modell. Und der ist dann natürlich laut/warm/unmobil.

[w0mbat]

Das überrascht mich auch. Wenn ich mit dem Pixelzählen nicht grob daneben liegt müssten das knapp unter 5% sein, die eingespart werden.

Wenn ein normales Zen5 Chiplet hypothetische 60 Dollar kostet in der Herstellung, spart man knapp 3 Dollar. ^^

Sie brauchen eine neue Maske, da hier kein IFOP mehr verwendet wird, sondern InFO. Ein normales Zen 5 CCD kann das nicht.

[mczak]

Bei LDDRx typischen hohen Latenzen.
Irgendwie traue ich den Mem-Write Resultaten nicht so ganz (auch nicht bei den anderen Chips). Aber durchaus beeindruckende Werte...
Die Latenz ist allerdings tatsächlich miserabel, das liegt nicht bloss am lppdr5 (den hat Strix auch und ist trotzdem 20ns bzw. 15% schneller) - da spielt wohl der LLC eine Rolle?

[Nightspider]

Sie brauchen eine neue Maske, da hier kein IFOP mehr verwendet wird, sondern InFO. Ein normales Zen 5 CCD kann das nicht.

Wieso wiederholst du das, worauf sich mein Beitrag bezog? ^^

[w0mbat]

Ich dachte, das mit neuen Maske hätte dich überrascht. Oder InFO?

[Nightspider]

Als ob du das vorher gewusst hättest.

Ich dachte, das mit neuen Maske hätte dich überrascht. Oder InFO?

Ja aber wieso wiederholst du dann das, was mich überrascht hat? :ucrazy3:

[Zossel]

Sie brauchen eine neue Maske, da hier kein IFOP mehr verwendet wird, sondern InFO. Ein normales Zen 5 CCD kann das nicht.

Schau die HPC Teile mit den aufgeklebten Zen4-Dies an.
Evtl. ist nur ein Teil der Masken anders oder weis der Geier.

[basix]

Als ob du das vorher gewusst hättest

In der Gerüchteküche ging man schon länger davon aus, dass das CCD von Strix Halo von dem normalen Zen 5 CCD abweichen sollte. Auf dem herkömmlichen Zen 5 CCD findet man schlicht keine InFO PHY ;)
https://www.igorslab.de/amd-strix-halo-kraftpaket-mit-16-zen-5-kernen-und-40-rdna-3-gpu-kernen/

Hier auf der Folie steht auch "CCD different from GNR":
https://hardwaretimes.com/amd-zen-5-strix-halo-specs-console-level-gpu-with-2560-cores-32mb-mall-16-channel-lpddr5-memory/

Schau die HPC Teile mit den aufgeklebten Zen4-Dies an.
Evtl. ist nur ein Teil der Masken anders oder weis der Geier.
TSV für 3D-SoIC ist was ganz anderes als InFO. Das kann man viel dichter packen.

Edit:
InFO-RDL hat 36um Pitch. 3D-SoIC sollte 9um bei Zen 4 haben (afaik). Macht bei 3D-SoIC also 16x höhere Connection Density.

[mironicus]

Laut Retro Game Corps kostet die 128 GB-Version vom Asus Rog Flow Z13 ca. 2700 Dollar.

[robbitop]

https://www.computerbase.de/news/prozessoren/amd-strix-halo-im-test-so-schnell-ist-der-ryzen-ai-max-plus-395-mit-radeon-8060s.91461/
Also mit 70 W auf dem Level der 4060 die 100W hat zu liegen (in Spielen vor allem) ist schon eine sehr gute Leistung. Ada ist ja eine sehr effiziente uArch im Vergleich zu RDNA3. Insofern hat RDNA3.5 sicher was gebracht aber N3E vs N5 sollte da auch ordentlich mit reinspielen.
N3E vs N5 soll laut TSMC Performancenormiert ~30% Powervorteil bringen. Aber auch dann ist das noch ein sehr gutes Ergebnis für die GPU. Da hat sich anscheinend ordentlich was getan.
Schade, dass es Halo nicht auch gleich mit RDNA4 gibt. Und schade, dass es sehr teuer zu sein scheint. Denn mit einer sehr teuren APU gelingt es ggf nur schwer die kleinen dGPUs zu verdrängen, wenn man durch den höheren Integrationsgrad nicht auch einen deutlichen Preisvorteil hat. Aber wer weiß wie teuer Halo im Einkauf für die Vendors ist - wir kennen ja bis dato nur wenige SKUs und das sind vermeintliche Premium SKUs.

[Undertaker]

Eine RTX 4060 skaliert nicht sinnvoll bis 100W bzw. entspricht in etwa einer 4070 bei ~65W. Mit der Breite einer 4080 Mobile wären es extrapoliert dann wohl etwa 45W usw.:

https://youtu.be/jMMrh6PpLI4

[MSABK]

Laut Retro Game Corps kostet die 128 GB-Version vom Asus Rog Flow Z13 ca. 2700 Dollar.

Dann wird das hier wohl bei 3099€ mindestens sein.

[fondness]

https://www.computerbase.de/news/prozessoren/amd-strix-halo-im-test-so-schnell-ist-der-ryzen-ai-max-plus-395-mit-radeon-8060s.91461/
Also mit 70 W auf dem Level der 4060 die 100W hat zu liegen (in Spielen vor allem) ist schon eine sehr gute Leistung. Ada ist ja eine sehr effiziente uArch im Vergleich zu RDNA3. Insofern hat RDNA3.5 sicher was gebracht aber N3E vs N5 sollte da auch ordentlich mit reinspielen.
N3E vs N5 soll laut TSMC Performancenormiert ~30% Powervorteil bringen. Aber auch dann ist das noch ein sehr gutes Ergebnis für die GPU. Da hat sich anscheinend ordentlich was getan.

Wo kommt das N3E jetzt her? Strix halo ist ganz normal N4, nicht N3E wie Apple M4. Gerade deshalb ist ja die Leistung vs. Apple so beeindruckend.


schade, dass es sehr teuer zu sein scheint. Denn mit einer sehr teuren APU gelingt es ggf nur schwer die kleinen dGPUs zu verdrängen, wenn man durch den höheren Integrationsgrad nicht auch einen deutlichen Preisvorteil hat. Aber wer weiß wie teuer Halo im Einkauf für die Vendors ist - wir kennen ja bis dato nur wenige SKUs und das sind vermeintliche Premium SKUs.

Der höher integrationsgrad ist ein erheblicher Vorteil auf vielen Ebenen. Die perf/Watt ist konkurrenzlos. Der platzverbrauch sowieso. Speicher-, Powermanagement, etc. Warum sollte man da auch noch billiger sein?

[fondness]

Je mehr ich sehe desto beeindruckter bin ich:

https://i.postimg.cc/6qfdRJkC/AMD-STRIX-HALO-1.jpg (https://postimg.cc/sG1Qd8D2)

Natürlich viel zu teuer als Handheld-Chip. Aber das wäre eine neue Leistungsklasse, gerade ab 20W.

yiHr8CQRZi4

[fondness]

AMD Strix Halo is THE Best Tech We've Ever Reviewed:
https://x.com/JustJoshLife/status/1891878861819740644

LDLldTZzsXg

[mironicus]

Mini-PCs mit Strix Halo werden wohl sehr viel günstiger sein und über Schnittstellen wie Oculink verfügen. Leider sind die Geräte von GMK optisch nicht sehr schön. Der Aufpreis beim RAM-Upgrade ist bei GMK aber eher gering, wenn man das HX370-Modell anschaut. Der Aufpreis von 32 GB zu 64 GB beträgt hier 100 Euro (ausverkauft).
https://www.computerbase.de/news/pc-systeme/gmk-erster-mini-pc-mit-amd-ryzen-ai-max-strix-halo-geplant.91001/

https://www.gmktec.com/products/amd-ryzen%E2%84%A2-al-9-hx-370-evo-x1-ai-mini-pc

[MSABK]

Also ein 11 Zoll Handheld wie den One X1 Player sehe ich durchaus möglich mit Strix Halo.

[fondness]

That IOD is huge - 307,6 mm². The IOD for Ryzen 9000 is just 122 mm². The CCD is a little smaller (67,1 mm²) than Eldora (Zen 5 CCD for Granite Ridge) which is 70,6 mm².

Both, the CCD and IOD for Strix Halo are manufactured in N4 at TSMC.

https://x.com/aschilling/status/1891950599245025315

[Savay]

Ist vielleicht parallel ein Nachfolger für die MI300A in der Pipeline und die haben das als Testballon benutzt? :confused:

Zumal es ja auch nicht die bzgl. AVX512 abgespeckte Variante von Zen5 zu sein scheint, die in den monolithischen (Consumer) APUs gelandet ist...

[Undertaker]

Mini-PCs mit Strix Halo werden wohl sehr viel günstiger werden und über Schnittstellen wie Oculink verfügen. Leider sind die Geräte von GMK optisch nicht sehr schön. Der Aufpreis beim RAM-Upgrade ist bei GMK aber eher gering, wenn man das HX370-Modell anschaut. Der Aufpreis von 32 GB zu 64 GB beträgt hier 100 Euro (ausverkauft).
https://www.computerbase.de/news/pc-systeme/gmk-erster-mini-pc-mit-amd-ryzen-ai-max-strix-halo-geplant.91001/

https://www.gmktec.com/products/amd-ryzen%E2%84%A2-al-9-hx-370-evo-x1-ai-mini-pc

Du meinst teurer statt günstiger?

[fondness]

Die Shots:

https://i.postimg.cc/QxbMLxgp/image.png (https://postimages.org/)

https://i.postimg.cc/MGcZj7CD/image.png (https://postimages.org/)

https://i.postimg.cc/pLLLPbk3/image.png (https://postimages.org/)

https://x.com/j_a_p_a_h__/status/1891936471071797438

[fondness]

Solche geradezu euphorischen Reviews gibt es selten:

AMD just won 2025.

Here's our Strix Halo (Ryzen AI Max) review w/ creator workloads, gaming, AI benchmarks & more.

This thing is something special.

https://x.com/hardwarecanucks/status/1891853435563040807

v7HUud7IvAo

Selbst Apples M4 Pro in N3E sieht da auf einmal ziemlich alt aus.

[Badesalz]

Ist vielleicht parallel ein Nachfolger für die MI300A in der Pipeline und die haben das als Testballon benutzt? :confused:
Laut AMD ist 300A aktuell, wer es noch haben will, aber sie planen erstmal mit keinem neuen solchen.

Bei der modularen Bauweise scheitn es aber nicht, daß man dafür Jahre bräuchte. MI300C gab es vom Anklopfen bis erste Lieferung auch relativ schnell für Mickeysoft. Vielleicht umgekehrt, und das war eine gute Übung falls wer Tonen MI350A haben wollen sollte ;)

[mironicus]

Du meinst teurer statt günstiger?

Ich meinte bezogen auf Strix Halo-Laptops werden die Mini-PCs viel günstiger sein. :smile:

[HOT]

Ist vielleicht parallel ein Nachfolger für die MI300A in der Pipeline und die haben das als Testballon benutzt? :confused:

Zumal es ja auch nicht die bzgl. AVX512 abgespeckte Variante von Zen5 zu sein scheint, die in den monolithischen (Consumer) APUs gelandet ist...

Das ist der Testballon für Ölympic Ridge und Medusa Point/Halo, die werden ja alle solche Packages haben.

[Badesalz]

Ich meinte bezogen auf Strix Halo-Laptops werden die Mini-PCs viel günstiger sein. :smile:Wäre wunderprächtig. Beste Intel CPU seit Jahren ist für mich der N100 :up:

[davidzo]

Und neben dem Verbrauch soll die Fanout(?)-Verbindung mehr Durchsatz und leicht geringere Latenzen erlauben.
Wo ist die Quelle für mehr Durchsatz?
Hoffentlich gibt es ein paar low level Test von Chips and Cheese!

Ich bin vor allem auf einen quervergleich zu Fire Range gespannt, denn dann kann man Latenzen und den Verbrauch des IFOP Links einschätzen und sehen ob das irgendwelche Handbremsen gelöst hat. Wenn AMD damit endlich ihr idle Power problem beim i/o DIE behoben hat wären das spannende News auch für Zen6 auf dem Desktop!

Das überrascht mich auch. Wenn ich mit dem Pixelzählen nicht grob daneben liegt müssten das knapp unter 5% sein, die eingespart werden.
Ich finde es sieht so aus als wenn die Cores zwar gleich angeordnet aber proportional auch etwas geschrumpft sind, oder ist das ein Skalierungsfehler von dem jpeg?

Sie brauchen eine neue Maske, da hier kein IFOP mehr verwendet wird, sondern InFO. Ein normales Zen 5 CCD kann das nicht.
Waren die CCDs für Mi300A auch schon eine extra Maske oder ging das nicht damals schon mit den normalen Zen4 CCDs?
Ich sehe eigentlich nicht das Problem wieso man nicht sowohl serdes als auch TSVs in einem DIE haben kann. Die non X3D CPUs haben ja auch immer TSVs für den Cache und der Cache leitet den Serdes durch. Das muss man also nur lange genug planen.

Ich kann mir viel eher vorstellen dass Strix halo bei der inzeption von GR noch nicht spruchreif war und man mit Hinblick auf Zen6 bei Strix halo völlig unabhängig war von allen anderen AMD Produkten. Sozusagen ein moonshoot Projekt dessen team isoliert vom Rest der Firma arbeiten darf.

Das würde zu einem TSMC passen die für AMD noch nicht genug advanced Packaging Ressourcen für eine übergreifende Serienproduktion von CPUs verfügbar haben, aber vor Zen6 gerne nochmal einen Testlauf mit AMD machen. Ein Maskensatz reicht da und ggf. teilt TSMC sich auch ein paar der R&D Kosten für den Testballon um an die Ergebnisse zu kommen.

AMD Strix Halo is THE Best Tech We've Ever Reviewed:
https://x.com/JustJoshLife/status/1891878861819740644

https://youtu.be/LDLldTZzsXg

Hm, ehrlich gesagt haben mich die Tests eher bestätigt dass ich mit meinem neuen Macbook Pro 16" M4pro alles richtig gemacht habe.

Klar, auf den ersten Blick sieht Strix Halo gleichwertig aus, aber wenn man sich die Idle-power und Akkulaufzeiten anschaut ist der M4pro mal eben doppelt so effizient (ich surfe hier gerade mit 9Watt und habe 12+ Stunden Laufzeit bei gemischtem Browsing, CAD, Video workloads). Der Singlecore Score ist auch mal eben 50% höher und laut Notebookcheck dabei dreieinhalb mal so effizient. Wenig verwunderlich ist das Macbook auch mal eben 50+% schneller durch die Bank wenn die Geräte nicht mehr am Kabel hängen (was imo der Default-Messpunkt bei einem Notebook-Test sein sollte).
Multicore scheint der M4pro auch am Kabel noch minimal die Nase vorn zu haben und ähnlich sieht es bei der GPU aus.
Und das obwohl der M4pro nichtmal die DieSize des IO-DIEs von AMD erreicht.
Für mich sieht das immer noch so aus als wenn Apple technologisch wie immer ein bis zwei Generationen vor der Konkurrenz liegt, vor allem bei den CPU-Kernen. Mal sehen ob AMD die Distanz mit Zen6 Halo verringern kann.

Preislich sehe ich auch keine große Apple-Tax im Vergleich zu Strix Halo, zumindest bei den Einstiegs RAM- und Storage-Ausstattungen.

Es ist sicher spannend was AMD da macht und ich drücke Ihnen alle Daumen, aber das als großartigste Technologie ever zu feiern halte ich für schlecht begründete Clickbait.

[Undertaker]

Ich meinte bezogen auf Strix Halo-Laptops werden die Mini-PCs viel günstiger sein. :smile:

Nunja, in den üblichen Relationen entsprechend der Ersparnis bei Display, Akku etc., oder? Wenn die Notebooks bei vielleicht 2,5k liegen, würde ich Mini-PCs ab 2-2,2k erwarten. Oder welche Einsparungen wären da noch zu erwarten?

[Badesalz]

Oh... Ich dachte die anderen Mini-PCs angesichts der Konkurrenz :ulol: Sorry.

[Savay]

Das ist der Testballon für Ölympic Ridge und Medusa Point/Halo, die werden ja alle solche Packages haben.

Die werden aber kein Zen5 mehr benutzen...

Die Frage ist halt ob die Maske wirklich ausschließlich für/wegen Strix Halo aufgelegt wurde...was ich etwas komisch fände. :wink:

[Der_Korken]

Wo ist die Quelle für mehr Durchsatz?
Hoffentlich gibt es ein paar low level Test von Chips and Cheese!

Ich bin vor allem auf einen quervergleich zu Fire Range gespannt, denn dann kann man Latenzen und den Verbrauch des IFOP Links einschätzen und sehen ob das irgendwelche Handbremsen gelöst hat. Wenn AMD damit endlich ihr idle Power problem beim i/o DIE behoben hat wären das spannende News auch für Zen6 auf dem Desktop!

Ich hatte gerade nochmal hier (https://www.forum-3dcenter.org/vbulletin/showthread.php?p=13709011#post13709011) wegen der AIDA-Werte geschaut, aber stelle gerade fest, dass ich Lesen und Schreiben vertauscht habe. Ich dachte es wären 217GB/s Lesen und 122GB/s schreiben, was etwa doppelt so hoch wie das theoretische Limit der beiden IFOP-Links von Zen 5 liegt mit rechnerisch 128GB/s lesen und 64GB/s schreiben bei 2000Mhz FCLK. Es sind aber nur 122GB/s lesen (obwohl der RAM rechnerisch 256GB/s könnte), aber dafür 217GB/s schreiben, was nach einem Fehler aussieht. Eventuell war ich da zu voreilig mit der erhöhten Bandbreite - auch wenn es absolut angebracht wäre die Links zu verbreitern.

[amdfanuwe]

Maskensätze kosten richtig Schotter, daher könnte ich mir noch eine Überraschung vorstellen.
Deshalb frage ich mich, wo der Halo CCD sonst noch eingesetzt wird um auf Stückzahlen zu kommen.
Aber es gehen ja schon Gerüchte um, dass der Strix Point Nachfolger auch MCM wird.

Wenn ich das jetzt richtig verstehe, hat Strix Halo ein Fan-Out Package wie schon RDNA3.
TSV wurde wohl mit InFo verwechselt. Da bei ZEN 5 keine Verbindungen nach "oben" herausgeführt werden, braucht dieser kein TSV. V-Cache sitzt bei Zen 5 "unten", also kein TSV im CCD sondern im Cache Die.
Ist nur lustig, wie alle das TSV nachplappern und weiter verbreiten.

[amdfanuwe]

Die werden aber kein Zen5 mehr benutzen...

Die Frage ist halt ob die Maske wirklich ausschließlich für/wegen Strix Halo aufgelegt wurde...was ich etwas komisch fände. :wink:

ZEN6 dürfte erst ENDE 2026 kommen.
Da bleibt uns ZEN5 für die nächste APU Generation zur CES 2026 noch erhalten.

[Der_Korken]

Wäre es denkbar, dass es einen "Zen 5+" geben wird, der im Desktop auf InFO und einen neuen IOD setzt, welcher dann auch für Zen 6 weiterverwendet wird? Ich wüsste nur gerade nicht, was das für Vorteile bringen würde (neuere iGPU und NPU für Desktop vielleicht?), zumal Arrow Lake keine große Konkurrenz ist.

[Savay]

ZEN6 dürfte erst ENDE 2026 kommen.
Da bleibt uns ZEN5 für die nächste APU Generation zur CES 2026 noch erhalten.

Ok, aber warum nehmen die dann den "großen" Zen5? ;)
Das sind ja alles Consumer/Mobile Produkte...

In dem Fall hätte ich ja eher erwartet, dass sie die CCX aus Strix Point irgendwie recyceln und in nen extra CCD packen... :confused:
Wenn sie sich halt schon den Aufwand machen.
Der "ausgewachsene" AVX512 Support und der extra Cache spielt da ja nicht soooo die Rolle genauso wenig wie X3D Support... und der Betriebspunkt ist ja eigentlich auch ein anderer.

[fondness]

Wäre es denkbar, dass es einen "Zen 5+" geben wird, der im Desktop auf InFO und einen neuen IOD setzt, welcher dann auch für Zen 6 weiterverwendet wird? Ich wüsste nur gerade nicht, was das für Vorteile bringen würde (neuere iGPU und NPU für Desktop vielleicht?), zumal Arrow Lake keine große Konkurrenz ist.

Ich würde da eher an einen Strix Point / Krackan / Fire Range Nachfolger mit RDNA4 denken der schon Ende 2025 kommen könnte. Am Desktop besteht die Notwendigkeit nicht, den nimmt man vielleicht mit wenn es leicht geht.

[Mayhem]

Auf jeden Fall sind die Ergebnisse doch überraschend. Ausgehend von den bisherigen Daten (Zen5+RDNA3.5) hätte man darauf nicht schliessen können. Speziell der Vergleich von Ryzen AI MAX 390 gegenüber Strix Point HX370 finde ich interessant, da ich hier doch eher von einem CPU Gleichstand ausgegangen bin.
Das sie mit einem älteren Prozess die Produkte von Apple unter Last matchen und teilweise übertreffen habe ich auch nicht erwartet.

Und auch die 1% low Gaming-FPS sind richtig gut geworden...

Beeindruckend! Das kommt definitiv in die engere Auswahl.

[fondness]

Und auch die 1% low Gaming-FPS sind richtig gut geworden...


Gegen die versammelte Notebook-Konkurrenz mit chronischem VRAM Mangel nicht verwunderlich, aber ja definitiv. Wer keine µRuckler will kann einen Großteil der mobilen dGPUs vergessen. Strix Halo hat da so einige USPs.

[Der_Korken]

Das sie mit einem älteren Prozess die Produkte von Apple unter Last matchen und teilweise übertreffen habe ich auch nicht erwartet.

Bei 1T-Performance und vor allem 1T-Effizienz ist Apple imho immer noch meilenweit vorne. Deutlich weiter als ein Shrink auf 3nm allein wettmachen würde. Da wird auch Zen 6 keinen Stich sehen. Aber ja, MT und iGPU sehen unerwartet gut aus.

[amdfanuwe]

Ok, aber warum nehmen die dann den "großen" Zen5? ;)
Das sind ja alles Consumer/Mobile Produkte...

In dem Fall hätte ich ja eher erwartet, dass sie die CCX aus Strix Point irgendwie recyceln und in nen extra CCD packen... :confused:
Wenn sie sich halt schon den Aufwand machen.
Der "ausgewachsene" AVX512 Support und der extra Cache spielt da ja nicht soooo die Rolle genauso wenig wie X3D Support... und der Betriebspunkt ist ja eigentlich auch ein anderer.
Alles nur eine Frage der Kosten.
AMD wird sich das schon ausrechnen, was billiger zu produzieren ist.
Kommt ja auch auf die Stückzahlen an.
Könnte also billiger sein das Halo CCD weiter zu verwenden um auf Stückzahlen zu kommen als noch weitere CCDs mit ZEN5+ZEN5c zu produzieren.
Ich hab auch den Eindruck, dass ZEN5c nicht so viel Fläche einspart wie das noch bei ZEN4c gewesen ist.
Denkbar wäre ja auch, dass 4 oder 8 ZEN5c Kerne mit auf das I/O Die kommen und ein ZEN5 Halo CCD angeflanscht wird.
Könnte das I/O Die dann auch alleine als monolithischer Low Cost Chip verkauft werden.

Mal sehen, was AMD da wieder austüfteln wird.

[Savay]

Ich meinte damit auch eher, dass wenn die CCDs sowieso nur für Consumer APUs verwendet würden, die Nutzung des "big" Zen5 CCX schon für Strix Halo per se nicht das optimum für diese Produktkategorie ist! Alleine schon wegen der p/f Kurve...und nicht zuletzt wegen der Features die es garnicht braucht...zumal das "middle" Zen5 und "small" Zen5C CCX eh in der Schublade liegen durch StrixPoint. ;)
Irgendwie ergibt das für mich nur Sinn wenn das auch noch in irgendwelchen Datacenter Produkten und Co. landet. (MI400A?!)

Das die jetzt sicher nicht NOCH ein Zen5 CCD entwickeln ist schon klar...

[Nightspider]

ZEN6 dürfte erst ENDE 2026 kommen.
Da bleibt uns ZEN5 für die nächste APU Generation zur CES 2026 noch erhalten.

Das wären dann aber aber 27-28 Monate nach Zen5.

Zen6 könnte auch schon Mitte 2026 kommen, wenn sie nirgends Probleme haben und es sich mit der AI-First-Priorität vereinen lässt.

Gegen die versammelte Notebook-Konkurrenz mit chronischem VRAM Mangel nicht verwunderlich, aber ja definitiv. Wer keine µRuckler will kann einen Großteil der mobilen dGPUs vergessen. Strix Halo hat da so einige USPs.

Der größere Cache der CPU Kerne hilft aber auch enorm bei den 1% fps.

Bei 1T-Performance und vor allem 1T-Effizienz ist Apple imho immer noch meilenweit vorne. Deutlich weiter als ein Shrink auf 3nm allein wettmachen würde. Da wird auch Zen 6 keinen Stich sehen. Aber ja, MT und iGPU sehen unerwartet gut aus.

In realen Anwendungen ist der Unterschied jetzt aber nicht so dramatisch wie du ihn darstellst.

Manche Apps laufen super auf Apples Architektur aber viele Programme weisen deutlich geringere Unterschiede auf zwischen M4Pro und Strix Halo, soweit ich das gesehen habe.

Ich meinte damit auch eher, dass wenn die CCDs sowieso nur für Consumer APUs verwendet würden, die Nutzung des "big" Zen5 CCX schon für Strix Halo per se nicht das optimum für diese Produktkategorie ist! Alleine schon wegen der p/f Kurve...und nicht zuletzt wegen der Features die es garnicht braucht...zumal das "middle" Zen5 und "small" Zen5C CCX eh in der Schublade liegen durch StrixPoint. ;)
Irgendwie ergibt das für mich nur Sinn wenn das auch noch in irgendwelchen Datacenter Produkten und Co. landet. (MI400A?!)

Das die jetzt sicher nicht NOCH ein Zen5 CCD entwickeln ist schon klar...

Was willst du denn mit den langsamen c Kernen in einem Halo Produkt?

Die c Kerne takten deutlich niedriger und der deutlich kleinere Cache bremst in manchen Anwendungen nochmal zusätzlich.

Ich will Strix Halo mit V-Cache sehen und nicht umgekehrt.

Apropos V-Cache:

Ist das neue Halo Chiplet jetzt noch kompatibel mit dem V-Cache Base Die der 2. Generation?

[MSABK]

Zen 6 sehe ich eher Q2/2026.

[Zossel]

Der größere Cache der CPU Kerne hilft aber auch enorm bei den 1% fps.

Wahrscheinlich würde zero-copy zusätzlich bei den 1% FPS helfen.

[fondness]

Ich will Strix Halo mit V-Cache sehen und nicht umgekehrt.

Ap*ro*pos V-Cache:

Ist das neue Halo Chiplet jetzt noch kompatibel mit dem V-Cache Base Die der 2. Generation?

Zumindest sind vias für V-Cache auch bei dem neuen CCD vorhanden.

https://i.postimg.cc/65NZF2hH/Ryzen-AI-Max-395-vs-Ryzen-9950-X-TSVs.jpg (https://postimg.cc/RqXqH0yf)

[Savay]

Was willst du denn mit den langsamen c Kernen in einem Halo Produkt?


Mehr Kerne/Threads für noch bessere MT skalierung?!
Eine besser auf niedrigen Verbrauch ausgelegte p/f Kurve?

Da hätten wohl tendenziell eher 24Kerne reingepasst.
Und Strix Point hat ja eh nicht nur 5c Cores... :wink:


Ich will Strix Halo mit V-Cache sehen und nicht umgekehrt.


Was willst du bei ner 40CU GPU mit nem VCache CCD anfangen?! :confused:
Wenn dann hilft's bestenfalls beim Stromsparen...bei bestimmten Workloads.

Das ist immer noch ne APU...und kein Ersatz für nen 7945HX.

[robbitop]

Der VCache ist für die CCDs - also die CPU.

[Nightspider]

Was willst du bei ner 40CU GPU mit nem VCache CCD anfangen?! :confused:
Wenn dann hilft's bestenfalls beim Stromsparen...

Spiele spielen die immer im CPU Limit liegen und die Effizienz feiern? :confused:

Blöde Frage.

Zumal die Mehrkosten bei Geräten um die 2500 bis 3000 im Rahmen bleiben würden.


Eine besser auf niedrigen Verbrauch ausgelegte p/f Kurve?

Was nützt dir die (angeblich) minimal bessere Effizienz der C Kerne bei Compute, wenn du dir die Effizienz bei Cache lastigen Anwendungen gleich wieder zu Nichte machst?
Mich würde ja wundern wenn sich Zen5c in Spielen überhaupt (merklich?) von Zen4 Vanilla absetzen kann.
Zumal noch der Beweis fehlt, das die c Kerne im gleichen Node wirklich effizienter sind und wie groß der Unterschied ist.

Mehr Kerne/Threads für noch bessere MT skalierung?!
Da hätten wohl tendenziell eher 24Kerne reingepasst.

Strix Halo macht doch gerade erst einen Sprung von 8 bzw. 8+4 auf 16 vollwertige Kerne.
Die Zielgruppe die 24 Kerne (48 Threads) mit wenig Cache benötigt, ist sehr speziell und vermutlich klein.

Edit:

Hab gerade die Anzahl der Big und C-Cores bei Strix Point verwechselt und habs wieder korrigiert.

[amdfanuwe]

Das wären dann aber aber 27-28 Monate nach Zen5.

Zen6 könnte auch schon Mitte 2026 kommen, wenn sie nirgends Probleme haben und es sich mit der AI-First-Priorität vereinen lässt.


Im Schnitt waren es 22 Monate.
Aber selbst wenn ZEN6 Mitte 2026 kommt, ist das zu spät für die nächste APU Generation, die ja immer zur CES Anfang eines Jahres vorgestellt wurde. Strix Point war da die Ausnahme.



Apropos V-Cache:

Ist das neue Halo Chiplet jetzt noch kompatibel mit dem V-Cache Base Die der 2. Generation?

Dürfte es eigentlich nicht sein. Da fehlt ja das IF Interface.
Entweder gibt es dann einen neuen Cache Chip mit IF oder ein neues I/O und FanOut Package.

Womöglich dieses Jahr ein Refresh mit FanOut Package für Desktop?

[robbitop]

Was hat das IF Interface mit dem VCache zu tun? Der wird auf die Vias die im L3 Bereich in der Mitte sind drunter gesetzt? MLID hatte auch wohl von AMD Kontakten die Information, dass VCache möglich wäre - sie aber nicht sicher sind ob sie dafür eine SKU machen. Wahrscheinlich weil das Ding eher GPU limitiert ist.

[Nightspider]

Entweder gibt es dann einen neuen Cache Chip mit IF oder ein neues I/O und FanOut Package.

Womöglich dieses Jahr ein Refresh mit FanOut Package für Desktop?

Was dann wieder die Frage aufwerfen würde warum man dann nicht auch gleich 9950X3D mit neuem IO und FanOut als Testlauf rausbringt.
Vielleicht war das ja sogar geplant. Ein altes Gerücht sagte ja mal man solle auf die Dual X3D CPUs warten. ^^

Vielleicht weil Strix Halo ausreicht als Testlauf und ihnen eh jeder Zen5 X3D zur UVP aus der Hand gerissen wird.

[Savay]

Also das ergibt für mich nur sinn wenn dann auch wirklich ne X3D SKU kommt...
Ansonsten wäre das CCD für die künftigen APUs (Strix Point Nachfolger und Co.) teilweise einfach etwas überdimensioniert..

[Der_Korken]

Was dann wieder die Frage aufwerfen würde warum man dann nicht auch gleich 9950X3D mit neuem IO und FanOut als Testlauf rausbringt.
Vielleicht war das ja sogar geplant. Ein altes Gerücht sagte ja mal man solle auf die Dual X3D CPUs warten. ^^

Dafür bräuchte man ein neues IOD mit FanOut. Ich hatte weiter oben schon geschrieben, dass man damit eventuell einen Zen 5+ oder Zen 5 Refresh bringen könnte, um schon mal den IOD für Zen 6 zu etablieren. Der einzige Grund dafür wäre aber imho, dass AMD Wert darauf legt auch die Desktop-Modelle mit einer NPU auszustatten und die alte MediaEngine zu upgraden, denn CPU-seitig wird das max. 5% bringen (mehr Watt für die Kerne bei gleicher TDP, eventuell neues Stepping mit 100Mhz mehr).

[Zossel]

Was willst du bei ner 40CU GPU mit nem VCache CCD anfangen?! :confused:

Schneller Spielelogik berechnen, insbesondere wenn das konkrete Spiel viele Daten zur Berechnung dieser benötigt.
Für Spiele wo man nur auf alles schießen muss was sich bewegt spielt das allerdings eine untergeordnete Rolle.

[SentinelBorg]

Für die Arbeit plane ich dieses Jahr diese HP Z Mini Workstation mit dem 395 Pro ein. Werde dann mal berichten.

[Badesalz]

Spiele spielen die immer im CPU Limit liegen und die Effizienz feiern? :confused:Da wird die Luft aber dünn. Oder gibts noch 720p Panele?

[dildo4u]

Da wird die Luft aber dünn. Oder gibts noch 720p Panele?
Zockst du kein AAA Upsampling ist Pflicht vorallem mit RT auf AMD Hardware.

[Badesalz]

Sorry :lol:

[MSABK]

Amd hat ja einen neuen ccd n Strix Halo. Ich gehe fest davon aus, dass dieser auch in der neuen Xbox verwendet wird.

[dildo4u]

US Preise direkt von AMD.

Available starting March 12th
Ryzen 9 9950X3D - $699
Ryzen 9 9900X3D - $599

https://x.com/JackMHuynh/status/1898025088349241589

[dildo4u]

AMD soll besseren Software Support für Dual CCD Modelle vorbereiten.(9950X3D)


https://videocardz.com/newz/amd-confirms-chipset-driver-updates-and-new-features-for-ryzen-9-9950x3d-9900x3d

[Zossel]

AMD soll besseren Software Support für Dual CCD Modelle vorbereiten.(9950X3D)


https://videocardz.com/newz/amd-confirms-chipset-driver-updates-and-new-features-for-ryzen-9-9950x3d-9900x3d

Warum kriegt das eigentlich MS nicht selbst auf die Kette?

[Lurtz]

Vermutlich weil es ihnen so egal ist wie alles andere was Windows betrifft. Handheld-Modus, vernünftiges XBox-Ökosystem, alles halbfertiger buggy Crap oder nicht vorhanden.

[MSABK]

Nicht nur das. Auch der Windows Store ist schrott. Microsoft interessiert sich nur für Azure. Der Rest wird irgendwie zusammengeflickt.

[Zossel]

Nicht nur das. Auch der Windows Store ist schrott. Microsoft interessiert sich nur für Azure. Der Rest wird irgendwie zusammengeflickt.

Wird MS das nächste Intel werden?

[robbitop]

IMO wäre es auch gut, keine heterogenen Konfigurationen mehr zu verbauen.

[mboeller]

Wird MS das nächste Intel werden?

nein. Einfach deshalb weil du monatlich oder jährlich für den "Schrott" Geld abdrückst und nicht nur, wenn du was neues kaufst. Das Abo-Modell macht es möglich für den gleichen "Dreck" 10x zu kassieren.

[Zossel]

nein. Einfach deshalb weil du monatlich oder jährlich für den "Schrott" Geld abdrückst und nicht nur, wenn du was neues kaufst. Das Abo-Modell macht es möglich für den gleichen "Dreck" 10x zu kassieren.

Ich bin seit 15 Jahren MS-frei und habe Spaß dabei :-)

Denk mal drüber nach.

[Gipsel]

IMO wäre es auch gut, keine heterogenen Konfigurationen mehr zu verbauen.Wenn es so aussieht wie bei Zen4/Zenc oder Zen5/Zen5c, wo Alles bis auf den Maximaltakt identisch ist, sollte das eigentlich kein größeres Problem sein (insbesondere wenn man die in einem CCX mischt wie bei Phoenix2 und vermutlich auch Krackan, weil dann auch der L3 identisch ist und nicht nur L1/L2 sowie die komplette Funktionalität).

[Der_Korken]

Wenn es so aussieht wie bei Zen4/Zenc oder Zen5/Zen5c, wo Alles bis auf den Maximaltakt identisch ist, sollte das eigentlich kein größeres Problem sein (insbesondere wenn man die in einem CCX mischt wie bei Phoenix2 und vermutlich auch Krackan, weil dann auch der L3 identisch ist und nicht nur L1/L2 sowie die komplette Funktionalität).

Das Problem sind die halbseitig bestückten 3D-Modelle, wo ein CCD mehr Takt und das andere mehr Cache hat. Die einzige Konfiguration, die für mich hier langfristig Sinn ergibt ist, wenn der Boost-Takt auf beiden CCDs gleich ist und man das Cache-CCD als big cores betrachtet, die immer schneller als die little cores ohne 3D-Cache sind.

[Badesalz]

Wird MS das nächste Intel werden?Leider nicht. Azure ist deren Intel-Foundry, leider in funktionstüchtig.

[Gipsel]

Das Problem sind die halbseitig bestückten 3D-Modelle, wo ein CCD mehr Takt und das andere mehr Cache hat. Die einzige Konfiguration, die für mich hier langfristig Sinn ergibt ist, wenn der Boost-Takt auf beiden CCDs gleich ist und man das Cache-CCD als big cores betrachtet, die immer schneller als die little cores ohne 3D-Cache sind.Ah, das ging um die X3D. Hatte robbis Post mißverstanden.

Das stimmt dann natürlich. Die ungleichen L3 Caches sind ja z.B. auch das Problem bei Strix Point. Wobei dort das weniger schlimm ist als bei den X3D, weil dort die Zen5c-Kerne immer langsamer sind, sowohl Takt als auch weniger Cache. Bei den X3Ds ist es ja so, daß man nicht weiß, für was der eine oder der andere CCD schneller ist. Und zwischen denen wild hin und her zu wechseln, ist ja lahm, eben weil es getrennte L3s gibt.

Vielleicht sehen wir dann in ein paar Jahren ja ein Cache-Die für den L3, auf dem 1 oder 2 CCDs gestapelt werden können und somit beide CCDs gleichen Zugriff auf den kompletten L3 haben (oder man hat 2 verschiedene Cache-Dies, einen für 1 CCD und eins für 2). Aber das kommt wohl noch nicht mit Zen6. Würde mich zumindest wundern.

[Badesalz]

Bei den X3Ds ist es ja so, daß man nicht weiß, für was der eine oder der andere CCD schneller ist. Und zwischen denen wild hin und her zu wechseln, ist ja lahm, Es fehlt... ein Orchestrator :ulol:

[Der_Korken]

Es fehlt... ein Orchestrator :ulol:

Ein Director.

[Badesalz]

Ja genau. Der auch ;)

[davidzo]

Das Problem sind die halbseitig bestückten 3D-Modelle, wo ein CCD mehr Takt und das andere mehr Cache hat. Die einzige Konfiguration, die für mich hier langfristig Sinn ergibt ist, wenn der Boost-Takt auf beiden CCDs gleich ist und man das Cache-CCD als big cores betrachtet, die immer schneller als die little cores ohne 3D-Cache sind.

Das finde ich auch. Der Vcache Chiplet takt soll ja angeblich bei 5,4Ghz liegen. Die 300mhz mehr auf dem anderen CCD hätte man sich auch sparen können, insesondere da es eine Gamer CPU ist und der Vcache CCD Takt eh relevanter ist. Dann könnte man das standard windows scheduling mit preferred Cores nehmen und bräuchte keinen proprietären Treiber mit whitelisting etc. Bei Multicore Workloads ist der 1T Takt eh nicht anliegend, es geht also auch nicht um Produktivitätsworkloads, sondern rein darum irgendwelche Singlethreaded Benchmarks zu gewinnen in denen Vcache nichts bringt.

Ich finde AMD könnte in BIOS und Treiber einen "symmetric clockspeed mode" oder "gaming efficiency mode" anbieten wo das Vcache Chiplet immer das primäre ist und erst wenn dort alle 8 Cores belastet sind das zweite CCD angeworfen wird.

[DavChrFen]

Wann geht es nun los? 15 Uhr?

[Tigershark]

CB vermutet 14 Uhr, da in den USA schon Sommerzeit ist.

[basix]

Der Vcache Chiplet takt soll ja angeblich bei 5,4Ghz liegen.

Laut CB sind es doch 5.55 GHz? Oder taktet das non-X3D Chiplet bis auf 5.85 GHz anstatt 5.7 GHz?

[Zossel]

Ich finde AMD könnte in BIOS und Treiber einen "symmetric clockspeed mode" oder "gaming efficiency mode" anbieten wo das Vcache Chiplet immer das primäre ist und erst wenn dort alle 8 Cores belastet sind das zweite CCD angeworfen wird.

Mittlerweile ist das ja nichts exotisches mehr, so langsam könnte sich MS und die Anwendungsentwickler mal drauf einstellen.
Und Bios-Quirks sind nur die drittbeste Lösung.

[dildo4u]

Gorgon Point ist der 2026 APU Refresh.


https://videocardz.com/newz/amd-gorgon-point-2026-apu-series-leaked-zen5-rdna3-5-refresh-for-2026

[HOT]

Damit war ja zu rechnen, vorher war ja Eagle Point als Refreshgeneration im Gespräch, jetzt hat das Ding eben einen neuen Namen mit Kraken Refresh inkludiert.

[BavarianRealist]

Gorgon Point ist der 2026 APU Refresh.


https://videocardz.com/newz/amd-gorgon-point-2026-apu-series-leaked-zen5-rdna3-5-refresh-for-2026

Ich denke eher, dass es ein 2025-Refresh wird: die Dinger sind ja nix anderes als die bisherigen Strix-Point und Krakan. Zudem wird LG kaum eine Präsi über Produkte machen, die über 6 Monate weg sind, es geht hier ja eher, dass LG (erstmals?) auch AMD-APUs in seine Notebooks bringt: deren Vorstellung könnte ich mir zur Computex vorstellen.

[HOT]

Das ist ne geleakte Roadmap für 25 und 26 in denen klar angegeben ist, dass Gorgon die 26er Generation ist.

[amdfanuwe]

Du beziehst dich auf diese Folie?
https://www.forum-3dcenter.org/vbulletin/attachment.php?attachmentid=92306&stc=1&d=1742910350

[OgrEGT]

AMD Ryzen 9000G APUs for AM5 socket expected launch in Q4 2025
https://videocardz.com/newz/amd-ryzen-9000g-apus-for-am5-socket-expected-launch-in-q4-2025

[basix]

Turin Dense CCD:
https://x.com/9550pro/status/1913476699397726658

~86.1mm2

[Nightspider]

Nvm

[w0mbat]

Woran "siehst" du das? Man sieht mMn vor allem, dass es ein ziemlich langes Teil ist (hehe) und AMD lange Wege zwischen einzelnen Kernen in Kauf nimmt. Und dass hier der optimiete L3 Cache voll zur Geltung kommt.

[basix]

Das CCD ist etwa 5.8mm breit und 14.85mm2 lang. Die zwei Flächenfresser sind aus meiner Sicht der L2$-Bereich und die FPU. AMD sollte also hier ansetzen, wenn man auf Fläche optimieren will. Der IO-Bereich ist auch so gross wie 4-Kerne, das wird sich aber mit Zen 6 verbessern.

[w0mbat]

Der "vordere" Teil der Zen 5c Kerne ist nicht nur der L2 Cache, da sind auch die CPL und andere Dinge. Und klar ist die FPU ein "Platzfresser", die ist ja mit das wichtigste für EPYC.

[Nightspider]

Ach das 8C CCD daneben war Zen3...

[basix]

Der "vordere" Teil der Zen 5c Kerne ist nicht nur der L2 Cache, da sind auch die CPL und andere Dinge. Und klar ist die FPU ein "Platzfresser", die ist ja mit das wichtigste für EPYC.

Weiss ich alles ;) Der restliche Core ist verglichen mit den Regionen aber schon sehr kompakt. Und dort wird ein Grossteil der IPC für die meisten Anwendungen rausgeholt. Entweder macht man also die anderen Teile etwas kleiner oder den "Core-Core" etwas grösser (=IPC Steigerungen), um etwas besser ausbalanciert zu sein. Mal schauen, was uns die Zukunft da bringt.

[mboeller]

Threadripper:

https://www.notebookcheck.com/AMD-Ryzen-Threadripper-9000-bietet-bis-zu-96-Zen-5-Kerne-384-MB-Cache-und-128-PCIe-5-0-Lanes.1019989.0.html

[urbi]

Ich würde da eher an einen Strix Point / Krackan / Fire Range Nachfolger mit RDNA4 denken der schon Ende 2025 kommen könnte. Am Desktop besteht die Notwendigkeit nicht, den nimmt man vielleicht mit wenn es leicht geht.

Hardwareunboxed hat auf der Computex Gskill-Ram angeguckt, der für eine "Upcoming Ryzen CPU" sein soll - wenn Zen 6 echt erst Ende 2026/2027 kommt fände ich es komisch, dass jetzt schon sowas vorgestellt wird. Vielleicht kommt wirklich vorher noch was?

Link zum Video: https://www.youtube.com/watch?v=JXgu3l_2gsQ

[Komposti]

Hardwareunboxed hat auf der Computex Gskill-Ram angeguckt, der für eine "Upcoming Ryzen CPU" sein soll - wenn Zen 6 echt erst Ende 2026/2027 kommt fände ich es komisch, dass jetzt schon sowas vorgestellt wird. Vielleicht kommt wirklich vorher noch was?

Link zum Video: https://www.youtube.com/watch?v=JXgu3l_2gsQ

Das wird auch mit Zen6 nix zu tun haben. Naheliegender wird irgendeine X3D "Black Edition" sein oder sowas in die Richtung, sprich AMD macht den Intel und bringt ne edel gebinnte Version ihrer Spitzen-CPU für teuer Geld. Inzwischen können sie es sich ja leisten.

[urbi]

Keine Ahnung, ob es einen Zusammenhang gibt:

https://www.computerbase.de/news/arbeitsspeicher/cudimms-amds-naechste-cpu-unterstuetzt-schnelleren-speicher.92817/

CUDIMM-Support heißt ja letztlich alles oder nichts. Kann man das per Update auch bei bestehenden CPUs aktivieren? Bei der PCGH laß sich das vor ein paar Tagen so auch wenn es eigentlich offen gelassen wurde: https://www.pcgameshardware.de/AMD-Zen-Architektur-261795/News/AM5-kann-CUDIMM-Support-Frage-ist-wann-1472673/

[HOT]

Es soll ja Kraken als Desktop-Variante kommen, ich nehme an, der wird die neuen CU-DIMM-Geschwindigkeiten bekommen, der hat ja auch einen entsprechend fortschrittlichen Speichercontroller.