Zen 5 (3/4 nm, 2024)

[HOT]

Jo, das kommt nicht. Das wird sich auf Kraken1 beschränken. Kraken 2 ist zu klein, das könnte höchstens ein 9100 oder 9200 werden, schon der 8300 hatte 4 CUs.

[genervt]

Du meinst Strix Point (16 CUs)? Was will man im Dekstop damit? Immer noch ziemlich schwachbrüstig mit jeder dGPU verglichen und leider einer alternden uArch.
Nein, Strix Halo.Ich meine mich zu erinnern, dass Point und Halo zwei unterschiedliche Serien waren.

Mit 2.560 Shadern und ner ordentlichen CPU reicht mir das für die meisten Desktop Aufgaben. Für mehr gibt es Konsolen.

[HOT]

Gibt keinen Strix auf Desktop, egal ob Halo oder Point.

[davidzo]

Du meinst Strix Point (16 CUs)? Was will man im Dekstop damit? Immer noch ziemlich schwachbrüstig mit jeder dGPU verglichen und leider einer alternden uArch.

16CUs dürften mit nur DDR5-6000 fast genau so performen wie 8CUs oder 12CUs (780m) mit DDR5-6000.
Zudem düften die 8CUs bie 65Watt TDP mit 3ghz + kommen nachdem schon die 780m mit 2,9ghz lief.

Nein, Strix Halo.Ich meine mich zu erinnern, dass Point und Halo zwei unterschiedliche Serien waren.

Mit 2.560 Shadern und ner ordentlichen CPU reicht mir das für die meisten Desktop Aufgaben. Für mehr gibt es Konsolen.

Gibt es doch schon: https://frame.work/de/de/desktop

Falls du gesockelt und mit DDR5 meinst, vergiss es. Das wird nicht kommen.
AM5 hat nur ein 128bit SI, das passt also nicht. Ein Sonder-Sockel mit Epyc-Siena ähnlicher Größe würde sich wohl kaum lohnen und wäre für die GPU immer noch langsamer als die verlötete Plattform mit LPDDR5X.

[Der_Korken]

CB zitiert einen Leaker, wonach es einen 9950X3D2 mit 2x96MB L3 geben soll, sowie einen 9850X3D mit 5,6Ghz Boost. Bin mal gespannt, ob der Boost mit höherer Spannung erkauft wird oder AMD plötzlich irgendwo noch Taktreserven in Zen 5 gefunden hat.

https://www.computerbase.de/news/prozessoren/ryzen-9-9950x3d2-satte-192-mb-l3-cache-und-200-watt-fuer-den-am5-sockel.94751/

[bbott]

Was ich mir noch vorstellen könnte wäre Strix Halo auf der Threadripper Plattform. Aber für eine Hand voll verkäufe eine extra APU zusammen kleben und validieren?
Auf AM5 macht es null Sinn.

[davidzo]

Was ich mir noch vorstellen könnte wäre Strix Halo auf der Threadripper Plattform. Aber für eine Hand voll verkäufe eine extra APU zusammen kleben und validieren?
Auf AM5 macht es null Sinn.

Wie soll das gehen? sTR5 hat keinen APU support, keine Pins für die Display outs, etc. Strix Halo hat einen völlig anderen Plattformaufbau. Ich schätze die Pins sind schlicht nicht vorhanden, bzw. wenn es sie gäbe nicht auf den bisherigen mainboards implementiert. zudem ist es fraglich ob überhaupt normaler DDR5 supported wäre.

Framework hätte auch gerne zumindest gesockelten LPcamm2 geschweige denn Sodimm oder Desktop dimm verwendet, musste letztendich aber LPDDR5X verlöten bei ihren Desktop PCs.

Es wäre 100% ein neuer Sockel. Ob man da mechanisch den Sockel und Retention Modul von Epyc Siena SP3/4 STR5, SP6 recyclen kann ist relativ unbedeutend für den Entwicklungsaufwand.

[iamthebear]

Sie haben ja schon angekündigt, dass Zen 5 die big bones eingeführt hat, von denen aber erst seine Nachfolger so richtig profitieren sollen (durch Lösen bestimmter verbliebener Flaschenhälse).
Zen 5 X3D ist/erschien vor allem so stark, weil man beim VCache Modell die Taktregression deutlich verkleinern konnte (und weil Intel mit Arrowlake eine Regression hatte).
Hoffentlich schlägt mit Zen 6 da so einiges auch seitens der uArch dann durch. ^^

Der Takt ist das, was direkt sichtbar ist.
Was man nicht sieht: Bei Zen3/4 ist eine Menge Fläche für die TSVs drauf gegangen und das bei jedem Desktop/Server Zen 3/4, da alle Dies grundsätzlich VCache fähig waren. Dadurch hat man erst das Transistorbudget für die Zen 5 IPC Steigerungen bekommen.
Auch das Ladder System statt dem Ringbus ist neu. Das spürt man bei Zen 5 mit 8 Kernen wohl nur an der Idle Power, ermöglicht aber damit erst 12 Kern CCDs mit Zen 6 ohne in dieselben Probleme wie Intel zu laufen.

Abgesehen von Kernanzahl, einem kräftigen Taktschub und größerem L3 erwarte ich mir von Zen 6 aber nicht allzu viele Wunder. N2 ist teuer. Bei 50% mehr Kernen dürfte das Transistorbudget pro Kern überschaubar sein.

[robbitop]

Nein, Strix Halo.Ich meine mich zu erinnern, dass Point und Halo zwei unterschiedliche Serien waren.

Mit 2.560 Shadern und ner ordentlichen CPU reicht mir das für die meisten Desktop Aufgaben. Für mehr gibt es Konsolen.
Jau der geht ab. Da kann man ja auch schon Systeme (sockel wird nicht kommen - wurde oben ja schon erwähnt) kaufen. Aber alles IMO sinnlos teuer. Wenn man nicht gerade KI Liebhaberei feiert landet man da sehr sehr einfach mit dGPU bei viel mehr Power pro EUR. Schade dass AMD trotz Integration (die ja Kosten senken soll!) da sehr am Abzocken ist.

[robbitop]

Der Takt ist das, was direkt sichtbar ist.
Was man nicht sieht: Bei Zen3/4 ist eine Menge Fläche für die TSVs drauf gegangen und das bei jedem Desktop/Server Zen 3/4, da alle Dies grundsätzlich VCache fähig waren. Dadurch hat man erst das Transistorbudget für die Zen 5 IPC Steigerungen bekommen.
Auch das Ladder System statt dem Ringbus ist neu. Das spürt man bei Zen 5 mit 8 Kernen wohl nur an der Idle Power, ermöglicht aber damit erst 12 Kern CCDs mit Zen 6 ohne in dieselben Probleme wie Intel zu laufen.

Abgesehen von Kernanzahl, einem kräftigen Taktschub und größerem L3 erwarte ich mir von Zen 6 aber nicht allzu viele Wunder. N2 ist teuer. Bei 50% mehr Kernen dürfte das Transistorbudget pro Kern überschaubar sein.
IIRC wurde in einem Interview mal gesagt dass bereits Zen 2 VCache bekomme sollte und schon die tsvs hat. Aber kA obs stimmt.

[HOT]

Die XBox Magnus könnte mMn einen Desktop-APU-Hype auslösen, da AMD ja jetzt offenbar einige APUs auf der Basis vorbereitet mit AT4 und AT3. Das wären dann alles verlötete Rechner, aber man kann dafür ja dann fancy Gehäuse designen und als Komplettsysteme bringen. Für OEMs sicherlich ein reizvolles Produkt.

[robbitop]

endlich - es scheint doch zu kommen: ein dual CCD mit jeweils VCache!
Ryzen 9 9950X3D2
https://www.computerbase.de/news/prozessoren/ryzen-9-9950x3d2-satte-192-mb-l3-cache-und-200-watt-fuer-den-am5-sockel.94751/

Weiterhin soll es wohl einen 9850X3D mit mehr Turbo Takt geben.


Wie geil wäre sowas als AM4 Abschiedsgeschenk? Ein 5950X3D2 - schön gebinnt, dass auch etwas mehr Takt ginge. Mit default VCore und guten bins wären sicherlich 4,7-4,8 GHz all core möglich. Entweder out of the box oder einfach mit freiem Multiplikator (wenn man max TDP sperrt und VCore sperrt sollte auch keiner abrauchen und man kann ja undervolten für mehr Takt)

[HOT]

200W, 5,6GHz; ein absolutes all-in-Produkt.

[aceCrasher]

Cache auf beides Chiplets ist geil um die ganze Thematik mit den heterogenen Cores zu vermeiden, aber was mich wirklich interessieren würde wäre ein "9850X3D²" mit 2-HI V-Cache chiplets, also 32+64+64MB.

[Nightspider]

endlich - es scheint doch zu kommen: ein dual CCD mit jeweils VCache!
Weiterhin soll es wohl einen 9850X3D mit mehr Turbo Takt geben.


Den Beitrag gestern hast du wohl überlesen, also du hier gepostet hast? :wink:


200W, 5,6GHz; ein absolutes all-in-Produkt.

Zeigt imo auch das der Sprung mit Zen6 so riesig wird das man hier jetzt auch nochmal alles aus Zen5 herausholen kann um den Gewinn zu maximieren.

[dildo4u]

Das ganze ist eher negativ zu verstehen nicht mal Apple nutzt 2nm für M5 was heißt das N2X und damit Zen 6 weit weg ist.
Die erste Iteration von N2 wird keine 7Ghz oder sonstige Fantasien erlauben.

[robbitop]

Den Beitrag gestern hast du wohl überlesen, also du hier gepostet hast? :wink:

Ja dem ist wohl so. :wink:

[Nightspider]

Das ganze ist eher negativ zu verstehen nicht mal Apple nutzt 2nm für M5 was heißt das N2X und damit Zen 6 weit weg ist.

AMD ist der erster Hersteller mit einem N2 Tapeout.

Zen6 dürfte ganz sicher nächstes Jahr kommen.

[Daredevil]

Zeigt imo auch das der Sprung mit Zen6 so riesig wird das man hier jetzt auch nochmal alles aus Zen5 herausholen kann um den Gewinn zu maximieren.
... oder Zen6 wird im Gaming so underwhelming und ähnlich zum 9800X3D, das sie nochmal aus der "billigen" Fertigung alles rauspressen wollen, weil Zen6 sonst wieder wie Blei im Regal liegt für die Gamer. Kannst so oder so sehen, deine Variante würde mich aber mehr freuen. ^^
Ist die Erwartung, das Zen6 direkt Zen5X3d schlägt im Gaming, ja?

[Nightspider]

Ist die Erwartung, das Zen6 direkt Zen5X3d schlägt im Gaming, ja?

Viele sagen nein, einige sagen es liegt im Bereich des Möglichen. Hängt primär von den erreichten Taktraten ab.

Der neue IOD wird bei Gaming viel bringen in Kombination mit schnellerem RAM und der deutlich besseren direkten Anbindung über die Siliziumbrücke. Dazu wird der L3 Cache größer.
Natürlich wird man für den schnelleren RAM auch zusätzlich mehr Geld in die Hand nehmen müssen.

[Daredevil]

Wenn der 6Kerner wie bei Zen5 dann um die 300€ kostet, ist es ja dann wieder witzlos teuer, aber wenn er in die Kerbe schlägt, könnte es das Geld natürlich Wert sein. Der 9800X3D bewegt sich ja schon langsam wieder Richtung "guter Preis" bei um die 350-400€. AMD hat auch echt das blöde Problem, das ihre X3D CPUs so gut sind im Gaming, das sie sich selbst den Markt und damit die Marge kaputt machen. :D

Jetzt einen 200w X3D 8 Kerner zu bringen ist als Halo Produkt natürlich nett, aber technologisch doch auch... mit der Brechstange.
Da fühle ich mich leicht an den Athlon 64 FX62 erinnert.

[Nightspider]

Da es 12 Kern Chips werden, wird es vermutlich keine 6 Kerne zum Start geben. Eher 12, 10 und 8 Kerne.

Und Zen6 wird sowieso teurer. Teurer IOD, deutlich teureres CCD, gewaltiger Leistungssprung.

Ich denke auch, das es aufs Spiel ankommen wird ob Zen6 ohne V-Cache schneller sein wird als Zen5 mit V-Cache.
Nicht jedes Spiel springt auf V-Cache an. Also wird Zen6 in manchen Games davonrennen und in manchen Games vermutlich dahinter liegen.

Den Rest aber besser im Zen6 Thread diskutieren. Sind ja hier im Zen5 Thread.

-

Bei Games wird der 9950X3D2 vermutlich einfach durch den Interconnect ausgebremst werden. Da erwarte ich nicht viel.
Und beim 9850X3D will ich nur wissen was Roman und Co beim Overclocking noch aus dem selektierten Chip herausholen können.

[dildo4u]

AMD ist der erster Hersteller mit einem N2 Tapeout.

Zen6 dürfte ganz sicher nächstes Jahr kommen.
Die Server Chips ja die werden vermutlich 500mhz unter den Desktop Chips leben.
Turin mit Zen5 C nutzt z.b N3E was Desktop nie bekommen hat.

[Nightspider]

Welche Prozesse bei welchen Zen5 Produkten genutzt wurden interessiert halt überhaupt nicht für Zen6.

vermutlich 500mhz

Vermuten kann man viel. Könnten auch 1000 Mhz sein.

192 Kerne vs. 12 Kerne.

[Lehdro]

IIRC wurde in einem Interview mal gesagt dass bereits Zen 2 VCache bekomme sollte und schon die tsvs hat. Aber kA obs stimmt.
Nicht Zen 2, sondern schon das erste Stepping von Zen 3 (B0). Zen 3 erschien 11/2020, X3D 03 oder 04/2022 (Epyc bzw. Ryzen). B2 kam irgendwann in 2021. Iirc CPUs mit V-Cache waren immer im B2 Stepping. Aber theoretisch kann das schon das B0 Stepping.

[Nightspider]

Man hatte aber auch schon bei Zen2 darüber nachgedacht. War auch auch einer der Gründe für das zusammengelegte L3 Array.

Glaube die TSVs hatte man dann aber doch noch weggelassen gegen Ende der Planung. Bin mir aber auch nicht mehr ganz sicher.

[davidzo]

Der neue IOD wird bei Gaming viel bringen in Kombination mit schnellerem RAM und der deutlich besseren direkten Anbindung über die Siliziumbrücke. Dazu wird der L3 Cache größer.

Bei Strix halo bringt der IOD vor allem mehr Bandbreite im Schreiben sowie weniger idle Power. Ich würde mir vom neuen IOD nicht zu viel Latenzverbesserungen von erwarten. Vermutlich verteilt man die freiwerdende TDP besser auf die zusätzlichen Cores und 6+Ghz Taktraten.

Der L3 wird zwar größer, aber das hat einen minimalen Effekt weil die Hitrate logarithmisch zur Cache größe steigt. 32 auf 48MB ist logarithmisch dargestellt nur eine marginale Verbesserung.
Zudem wird der größere Cache mit mehr Bänken und Core-Teilnehmern zwangsläufig langsamer bei der Latenz, was eine Performanceregression in den ersten 32MB bedeutet. Dieser Effekt könnte die leichte Hitrate-Verbesserung beinahe wieder auffressen.

Man hatte aber auch schon bei Zen2 darüber nachgedacht. War auch auch einer der Gründe für das zusammengelegte L3 Array.
Glaube die TSVs hatte man dann aber doch noch weggelassen gegen Ende der Planung. Bin mir aber auch nicht mehr ganz sicher.
Welches zusammengelegte Array? - Die getrennten 2x16Mb mit dem Infinity fabric dazwischen meinst du? Ich glaube wirklich du meinst Zen3.

[basix]

AMD ist der erster Hersteller mit einem N2 Tapeout.

Zen6 dürfte ganz sicher nächstes Jahr kommen.

Zen 6 dürfte sogar Mitte 2026 kommen. Sonst machen MI450 System um diesen Zeitpunkt rum keinen Sinn ;)

Consumer Release vs. EPYC ist eine andere Frage.

[BavarianRealist]

Zen 6 dürfte sogar Mitte 2026 kommen. Sonst machen MI450 System um diesen Zeitpunkt rum keinen Sinn ;)

Consumer Release vs. EPYC ist eine andere Frage.

Die Priorität für Zen6 dürfte klar bei Server und MI450 liegen, sodass ich vermute, dass AMD diesmal Zen6 für Desktop erst nach dem Server bringt, womöglich erst gegen Ende 2026.
Im Desktop ist man gut aufgestellt (und legt mit den neuen X3D2 nach, die vermutlich auch für Server kommen) und zudem ist dieser Markt relativ klein, da Zen6 dann eher nur noch für Highend und Gamer wäre und der Mainstream dann mit den APUs bedient wird, von denen gerade erstmal Krakan kommen soll, sodass man hier Strix-Point auch noch hätte.

[x-force]

Der L3 wird zwar größer, aber das hat einen minimalen Effekt weil die Hitrate logarithmisch zur Cache größe steigt. 32 auf 48MB ist logarithmisch dargestellt nur eine marginale Verbesserung.

in spielen hat man einen besonderen effekt: passt alles was zur berechnung von einem frame notwendig ist rein, profitiert man eher exponentiell als log.

[Tesseract]

in spielen hat man einen besonderen effekt: passt alles was zur berechnung von einem frame notwendig ist rein, profitiert man eher exponentiell als log.

nein, die hitrate geht so lange nach oben bis man ~100% hat und mehr bringt dann einfach nix mehr. wenn "nur" 80% der aktiven daten in den cache passen ist die hitrate auch schon bei fast 100%. da ist statistisch über den ganzen code nix exponentiell.

[Nightspider]

Welches zusammengelegte Array? - Die getrennten 2x16Mb mit dem Infinity fabric dazwischen meinst du? Ich glaube wirklich du meinst Zen3.

Ja stimmt, hatte vorhin mit dem L3 Cache verwechselt, das kam ja erst mit Zen3.

[E39Driver]

Nice! Ein Ryzen 9 9950X3D2 klingt sehr gut. Endlich ein 16 Kerner der überall schneller wie der 9800X3D sein wird.

Kann mich echt nochmal zum Upgrade vom 9800X3D verleiten. Ein 8-Kerner im Jahr 2025 fühlt sich irgendwie falsch an. Schnellste Gaming CPU hin oder her. Ist so wie ein 250 PS Turbo 4-Zylinder im 2-Tonnen SUV. Der hat da eigentlich auch nichts drin verloren.

[basix]

Wäre cool, wenn neue X3D kommen. 5.6 GHz ist so nahe am 5.7 GHz max. sodass man davon ausgehen kann, dass AMD X3D mit Bottom Cache Die mittlerweile ideal im Griff hat und keine Takt-Regressionen mehr gefahren werden müssen. Das lässt doch auch auf Zen 6 hoffen ;)

[iamthebear]

in spielen hat man einen besonderen effekt: passt alles was zur berechnung von einem frame notwendig ist rein, profitiert man eher exponentiell als log.

1.) Also in der Praxis habe ich noch kein Spiel gesehen, das mehr als linear mit der Cacne Menge skaliert. Es gab aber von Zen 2 auf Zen 3 einige Ausreißer bei denen es um die 70% von 16MB auf 32MB waren, im Durchschnitt um die 20%.

Im Durchschnitt würde ich einmal grob schätzen:
Von 32 auf 48MB bringt 15%
Von 48MB auf 64MB 10%
Von 64 auf 96MB 10%
Und 96MB auf 144MB 5%

2.) 9950X3D2 ist wohl der Counter gegen Nova Lake bLLC, der angeblich auf beiden Compute Tiles sitzt (da ja monolithisch im compute tile)
Ich bezweifle aber, dass das die Probleme wirklich löst. Es sind immer noch 2 CCDs und der Scheduler wird bei Spielem nur eines davon nutzen.
Besser auf Zen 6 mit 12 Kern CCD warten als der ganze Game Bar Mist.

[x-force]

1.) Also in der Praxis habe ich noch kein Spiel gesehen, das mehr als linear mit der Cacne Menge skaliert. Es gab aber von Zen 2 auf Zen 3 einige Ausreißer bei denen es um die 70% von 16MB auf 32MB waren, im Durchschnitt um die 20%.

https://factoriobox.1au.us/results/cpus?map=4c5f65003d84370f16d6950f639be1d6f92984f24c0240de6335d3e161705504&vl=1.1.90&vh=1.1.92

75th Percentile
7800x3d: 460,6

75th Percentile
7700x: 244.7

nein, die hitrate geht so lange nach oben bis man ~100% hat und mehr bringt dann einfach nix mehr.

die hitrate lässt keine direkten aussagen über den performancegewinn zu.

stark vereinfacht:
wenn alle daten aus dem cache geliefert werden können und man nun auf den ram ausweichen muss, ist der performancegewinn der unterschied in der zugriffszeit.
da diese sich mehr als 100% unterscheiden ist auch mehr als 100% steigerung der rechenleistung möglich.

[Tesseract]

was ist eine "steigerung der rechenleistung"?

mit normalem real-would-code hat man locality of reference, d.h. speicherzugriffe sind i.d.r. oft hintereinander nahe beisammen, dann springt die execution in einen anderen bereich und werkt dort wieder oft hintereinander nahe beisammen rum usw.
wenn so ein sprung in einen bereich geht der nicht gecacht ist wird das ein mal geladen und dann wahrscheinlich mehrmals verwendet bevor diese cachelines wieder evicted werden. deswegen hat man, auch wenn die daten fast aber nicht ganz in den cache passen, schon nahezu 100% hit rate und fast die gleiche performance.

[robbitop]

Anno 117 ist so ein Fall wo VCache extrem viel bringt: https://www.pcgameshardware.de/Anno-117-Pax-Romana-Spiel-74719/Specials/Review-Test-Benchmarks-Demo-Anforderungen-1484293/3/#a1

5800x zu 5800x3d +65% bei weniger CPU Takt.
7700x zu 7800x35 +68%.

[Nightspider]

Das sind taktnormiert über 70%.

In solchen Spielen würden wahrscheinlich auch 2 Cache Slices pro CCD noch einiges bringen.

[][immy]

Wohl wieder stark single Thread lastig wie die anderen Annos. Erklärt auch warum die neuen Intels so stark zurück fallen
Aber schön das der 5800x3d nach wie vor super mithalten kann.

[robbitop]

Laut Raff rennt Anno 117 deutlich besser als 1800 und lastet die Kerne viel besser aus. Single Thread würde ich jetzt nicht sagen. Aber klar ist es wie immer relevant wie stark jeder Kern als solches ist.
https://www.youtube.com/watch?v=M3wusAq1ODo&pp=ygUEcGNnaA%3D%3D