Zen 6 (Olympic Ridge, Medusa Point/Halo & Venice, Morpheus-Kerne, 2/3 nm, 2026)

[bbott]

Nur für die Desktop-CPUs wird AMD kaum ein extra CCD in N2X statt N2P entwickeln, dafür ist dieser Markt viel zu klein...
Das CCD wird wohl aber auch für Notebooks bzw. APUs verwendet. Es scheint sich einiges zu ändern bei Zen 6, sodass ich es nicht für in Stein gemeißelt halte, denn noch eher für unwahrscheinlich.

[w0mbat]

Bei Zen 5 ist das Server CCD auch nicht 100% identisch mit dem Desktop CCD. Anderes Stepping.
Sicher? Wieso sollte man ein anderes Stepping verwenden? Wenn es transistor- oder metal-layer Updates gibt, will man das in allen Fertigungslinien einführen.

[HOT]

Server CCD waren doch bisher immer andere Steppings als die Consumer-Produkte.
Milan war auch B1 und die Consumer-Chips B0 und B2.

[w0mbat]

Also gleicher Chip, nur andere Maske, oder wie muss ich mir das vorstellen?

[amdfanuwe]

Gabs beim 5000er ZEN3. B2 wurde wohl fällig wegen X3D, der dann ja auch ziemlich spät kam. B0 müsste noch eine Macke gehabt haben, wodurch er die Qualitätskriterien für Server nicht schaffte aber für Desktop tauglich war. Natürlich werden dann erst die produzierten B0 und B1 abverkauft bevor nur noch B2 verwendet wird.
Seid mal sicher, da geht es um reine Kostenkalkulation. Aus Spass wird da kein Cent mehr als nötig ausgegeben.

[HOT]

B2 hatte damit nichts zu tun, das war reine Yield-Optimierung IIRC. X3D kam aus politischen Gründen zu spät. Neue Maske wäre neue Revision, also C0 beispielsweise.

[amdfanuwe]

Stepping identifiers commonly comprise a letter followed by a number, for example B2. Usually, the letter indicates the revision level of a CPU's base layers and the number indicates the revision level of the metal layers. A change of letter indicates a change to both the base layer mask revision and metal layers whereas a change in the number indicates a change in the metal layer mask revision only.
https://en.wikipedia.org/wiki/Stepping_level
Wenn für Server ein neues Stepping erforderlich war, ist da auch direkt eine Yield optimierung mit eingeflossen. Bei einer Revision wird ein komplett neuer Maskensatz fällig, bei einem Stepping eben nur einige für die Metalllayer.

[Lehdro]

B2 hatte damit nichts zu tun, das war reine Yield-Optimierung IIRC.
Das ist nur ein Nebeneffekt, den man dann halt mitnimmt. B2 hat den Verbrauch deutlich runtergeschraubt, was die Wärmebelastung bei X3D reduziert und ebenso die Voltages eindämmt. Beides wichtige Punkte um das Taktdefizit möglichst gering zu halten. Die TSVs wurden dabei auch optimiert, denn wie der Name schon sagt, gehen die auch durch bis in die Metal Layer.
Wichtiges Indiz: Es gibt bis auf ein paar Prototypen KEINE B0 X3Ds oder Milan-X. Nur B2.

X3D kam aus politischen Gründen zu spät.
Das Milan-X und X3D fast zeitgleich kamen, widerspricht der Theorie. Ebenso das B2 quasi zeittechnisch kurz davor rauskam. B2 kam über 1 Jahr nach Zen 3 B0, was verdammt spät für reine Yield Optimierung ist. Vor allem wenn man bedenkt wie gut und eingefahren 7nm damals schon für TSMC und AMD war.

Neue Maske wäre neue Revision, also C0 beispielsweise.
Revision: Änderungen am Silicon Layer z.B. A0 -> B0
Stepping: Änderungen am Metal Layer z.B. B0 -> B2 (Metal layer spin)

[y33H@]

oder A0 zu B0, kommt auf's Unternehmen an ...

[HOT]

Es gibt keine sichtbaren Änderungen im Verhalten zwischen B0 und B2, weder Verbrauch noch Takt; das schließt nicht aus, dass rein statistisch B2 besser ist, wäre ja auch schlimm wenn nicht. Aber IIRC war es wirklich nur aufgrund des Yields, B2 hat besseren Yield als B0 und das ist ein sehr gewichtiger Grund.

y33H@
Bei AMD ist das aber so bei CPUs jedenfalls.

[dildo4u]

Open SIL Support für Zen 6 angekündigt (Venice 2026,Medusa 2027)


https://wccftech.com/amd-confirms-opensil-support-zen-6-ryzen-medusa-cpus-1h-2027-epyc-venice-2026/

[HOT]

Kommt offenbar post-Launch, das heißt, es wird auch AGESA dazu geben.

Ich fänd mal interessant, ob AMD mit "Phoenix-CPU" und "Medusa-CPU" die Generation beschreibt (also Phoenix -> Zen4 und 5) oder ob da konkrete APUs mit gemeint sind... vielleicht sogar beides, Pheonix als Entwicklungsplattform und ausgerollt auf all diese CPUs und APUs...

[aceCrasher]

Open SIL Support für Zen 6 angekündigt (Venice 2026,Medusa 2027)


https://wccftech.com/amd-confirms-opensil-support-zen-6-ryzen-medusa-cpus-1h-2027-epyc-venice-2026/
Jetzt stellt sich natürlich die Frage, ob Medusa allgemein erst H1 2027 kommt, oder ob erst dann Open SIL unterstützt wird und es vorher bereits einen Release mit AGESA gibt.

[HOT]

Steht doch drin. OpenSIL für nach dem Release eingeführt.

[horn 12]

https://www.youtube.com/live/YdZxQiO4qj4

RDNA 5 erst 2027
Zen 6 "gecancelt"
und RDNA 4 Refresh 2026 (womöglich Jänner - Februar)

[Skysnake]

Warum sollte Zen 6 gecancelt sein? Das ist doch reines klick bait

[ChaosTM]

Die "RTX 5090 Effectively EOL" Meldung ist auch etwas seltsam und ich hab keine Lust mir MLID 100+min lang anzutun.

Aber vielleicht kommt ja eine RTX 5900 Superduper mit massenweise Speicher für AI Enthusiasten.

[dildo4u]

Er hat es falsh zitiert das Video spricht von Delay.

[robbitop]

Ggf gibt es dann für die 5090 auch eine super Version? Schon seltsam weil es in dem SKU Segment keinen Wettbewerber gibt und die 5080 (auch mit super) weiter genug weg ist von der Performance.

[HOT]

Es gibt also keine N2P-Variante für Desktop, sondern erst die N2X-Variante würde ich sagen ist die korrekte Aussage.

[w0mbat]

Ich bin mir relativ sicher, dass sich bei Zen 6 überhaupt nichts geändert hat. Keine Verzögerung, kein anderer Prozess, keine neuen Pläne.

Venice hatte vor Monaten sein tape-out. Das wäre nicht passiert, wenn N2 nicht ready ist. Und wenn Venice kommt, kommt Medusa auch. Wieso sollte AMD von N4P direkt auf N2X gehen? Wieso soll Medusa in N2X kommen, Venice aber in N2P?

Das hat AMD bisher immer anders gemacht.

[ryan]

Das wäre typisch nach MLID Drehbuch geschrieben. Erst bringt er viel zu optimistische Performance und Marktstart Videos, nur um dann später mit delay und Flop Videos weiteren Content draus ziehen zu können. Einen weiteren Vorteil hat es, er selber liegt dann nie falsch. Nicht etwa seine optimistischen Vorhersagen sind falsch gewesen, sondern der Hersteller hat gefloppt oder etwas verschoben.

[w0mbat]

Er hat aber offensichtlich auch gute Quellen.

[HOT]

Hat sich ja auch nichts geändert, das sag ich ja die ganze Zeit ;). Seine Quellen berichten ihm dann es könnte eine Desktop-Variante in 26 geben und er macht daraus es wird in 26 eine geben und das ist schlicht falsch. So funktioniert das immer. Nicht seine Leaks sind schlecht, er hat den beschissensten Trackrecord in Interpretation, den man nur haben kann für so nen Podcast. Seine Leaks sind fast immer richtig, seine Schlussfolgerungen fast immer falsch.

[w0mbat]

Die 2nm HPC node scheint aber wohl doch etwas spaeter zu kommen als urspruenglich geplant. Betrifft nicht nur AMD, sondern alle. Die Frage ist, warum Venice in N2P und Medusa in N2X? Unterschiedliche CCDs = auch unterschiedliches packaging?

Vielleicht soll Medusa wirklich hauptsaechlich ueber den Takt skalieren. Dann wuerde das Warten auf N2X Sinn ergeben.

[aceCrasher]

Die 2nm HPC node scheint aber wohl doch etwas spaeter zu kommen als urspruenglich geplant. Betrifft nicht nur AMD, sondern alle. Die Frage ist, warum Venice in N2P und Medusa in N2X? Unterschiedliche CCDs = auch unterschiedliches packaging?

Vielleicht soll Medusa wirklich hauptsaechlich ueber den Takt skalieren. Dann wuerde das Warten auf N2X Sinn ergeben.
Vielleicht war das gezeigte Venice CCD in N2P ja die Variante mit c-Kernen? Bei Zen 4/5 gan es ja auch ein „normales“ CCD und eins mit mehr c-Kernen.

Bei Zen 5 war das c-Kern CCD in 3nm und das normale in 4nm wenn ich mich richtig erinnere.

Man hätte dann halt das normale CCD für Desktops und reguläre Epycs in N2X und das c-Kern CCD für high-core count Epycs in N2P, da dort maximaler Takt eh nicht das Ziel ist.

[HOT]

Unwahrscheinlich, da die eh später kommen. Das wird schon das 12C-CCD gewesen sein.
Wenn die N2-HPC-Variante (Es gbit ja von vielen Prozessen eine Mobil und eine HPC-Konfiguration) später kommt, kommen wie gesagt alle CPUs, auch NVL, später. Ich halte diese ganze N2P/X-Geschichte eh für Unsinn. Es kann sein, dass Intel N2P in Standardkonfiguation nutzt, wie ARL ja auch, aber AMD wird N2 HPC sicherlich wie alle Iterationen vorher customisieren und den von Anfang bis Ende durchproduzieren. Bisher wurde N7 in 2020 customisiert, N5 von Anfang an und Phoenix machte in custom-N4 IIRC sogar Probleme anfangs. Sie werden standard N2 ebenso customisieren, wie die Varianten zuvor.

Interessanterweise ist das bei dedizierten GPUs nicht so, RDNA1 war standard N7P, RDNA2 AMDs custom N7, RDNA3 AMDs custom N5 und RDNA4 N4P standard wenn ich recht erinnere. Nur bei Medusa und RDNA5 scheint AMD den N3P-Weg zu gehen, ob man da noch Hand an legt, keine Ahnung aber für das CCD wäre es überraschend, wenn AMD zusammen mit TSMC hier nicht selbst Hand anlegen würde. Ich denke, N2"X" wird einfach ein Missverständnis gewesen sein - vielleicht hat bei AMD mal jemand die Andeutung gemacht, dass der eigens angepasste Prozess quasi ein N2X ist.

[iamthebear]

Zu dem Zeitpunkt als MLID das erste Mal den N2X Leak brachte war das schon für 2027 auf der Roadmap. Ich halte das für Schwachsinn genauso wie die "7GHz".

[HOT]

7GHz ist auch Unsinn, seh ich ähnlich. Wenn wir die 6GHz zuverlässig überschreiten wäre ein ein großer Fortschritt.

[w0mbat]

Ich faende 7GHz geil. Vor allem haut mehr Takt halt immer durch. Das waere ein wuerdiger Nachfolger fuer den 5800X3D.

[HOT]

Das wäre eher Zen4 auf Zen3. Unmöglich ist das nicht, ich halte es nur für Unwahrscheinlich. Sagen wir mal so, die Skepsis könnte durch einen glaubhaften Leak ausgeräumt werden. Und ein Sprung von 5,6 auf 6,6GHz wäre schon 1 GHz, das ist schon krass wenn das klappt.

[mboeller]

7GHz ist auch Unsinn, seh ich ähnlich. Wenn wir die 6GHz zuverlässig überschreiten wäre ein ein großer Fortschritt.

die ganzen 7GHz-Gerüchte beziehen sich IMHO auf das hier:
https://www.notebookcheck.com/Snapdragon-8-Elite-Gen-6-Geruechte-deuten-auf-Leistungssprung-und-starke-Effizienz-hin.1149114.0.html

+18% für N2P gegenüber N3E. Macht dann eben ~7GHz. Ich gehe nicht davon aus, dass AMD das macht.

[Badesalz]

Kommt ihr denn mit 6.4Ghz/allcore und kurzzeitigen 7Ghz Boost auf einzelnem Core klar, wenn die anderen im CCD grad <50% Last fahren? ;)

Abstand max. allcore zu max. core soll jedenfalls schrumpfen.

[Nightspider]

die ganzen 7GHz-Gerüchte beziehen sich IMHO auf das hier:

Nee die kommen alle von MLID und seinen angeblichen, internen AMD Quellen.

[Sonyfreak]

Dazu kommt aus meiner Sicht, dass es AMD derzeit gar nicht nötig hat, bei den CPUs das maximal Mögliche auf den Markt zu bringen. Viel sinnvoller ist es doch, der Kundschaft jede Generation sichtbare, aber nicht übertrieben große Fortschritte zu verkaufen.

mfg.

Sonyfreak

[Badesalz]

Intel wird sich mit dem 300er versuchen aufzubäumen. Zen6 und Zen7 dienen dazu ihnen den Spaß am aufmucken endgültig zu nehmen und sich mit ihrer neuen Rolle abfinden, statt die Leute und den Markt weiter auf den Arm zu nehmen.

Der endgültige Verlust der Hybris würde denen keineswegs schaden. Genauso wie uns allen eine 50:50 Marktverteilung. Momentan tun sie immernoch so als wenn sie auf irgendwelchen Throns mit irgendwelchen Kronen sitzen würden.

[ChaosTM]

Dazu kommt aus meiner Sicht, dass es AMD derzeit gar nicht nötig hat, bei den CPUs das maximal Mögliche auf den Markt zu bringen. Viel sinnvoller ist es doch, der Kundschaft jede Generation sichtbare, aber nicht übertrieben große Fortschritte zu verkaufen.

mfg.

Sonyfreak


In diese Falle ist Intel vor 10+ Jahren getappt, als man glaubte es gäbe keine Konkurrenz mehr.
Ich hoffe Lisa ist nicht so dumm und ruht sich auf dem kleinen (bei Spielen großen) Vorsprung aus.
Aber sie ist mit Jensen verwandt, solche Fehler sollten ihr nicht passieren.


Intel ist auch nicht mehr der Hauptgegner. Der kommt schleichend aus der ARM Ecke..

[Nightspider]

Dazu kommt aus meiner Sicht, dass es AMD derzeit gar nicht nötig hat, bei den CPUs das maximal Mögliche auf den Markt zu bringen. Viel sinnvoller ist es doch, der Kundschaft jede Generation sichtbare, aber nicht übertrieben große Fortschritte zu verkaufen.

Blödsinn.

Zen7 im A16 Prozess wird auch wieder deutlich besser und mit Zen8 wirds auch weiter nach vorne gehen.

Gerade mit Stacking ist heutzutage so viel Potential drin. Wozu auf die Bremse treten? Glaubst du Apple und Qualcomm warten auf die x86 Konkurrenz?

AMD und Intel müssen erstmal aufholen und das fängt eben beim Fertigungsprozess an. Endlich nutzt AMD die neusten Nodes. Wer das anders sieht ist bescheuert.

[Der_Korken]

Bei diesen ganzen 7Ghz-Phantasien wird imho gerne vergessen, dass die max. VCore bei neueren Prozessen sinkt. Ich kann nicht einfach die 5,7Ghz nehmen, die Zen 5 mit 1,4V (?) Brechstange schafft und davon ausgehen, dass N2 auch mit 1,4V und proportional hochgerechneten Takt läuft. Da sind in der Spitze vielleicht 1,2V angesagt und da stehen wir aktuell bei 5,2-5,4Ghz ausgehend von den X3D-Modellen. Abgesehen davon finde ich diesen Brechstangen-Takt sowieso völlig uninteressant. Sorgt nur für absurde Temp-Spikes und unnötiger Stromverschwendung im Teillast-Bereich bei bestenfalls messbarer Mehrleistung. Der halbwegs effiziente Taktbereich wird bei Zen 6 vielleicht so bis 6Ghz gehen.

Die spannendere Frage ist aber, wann das Teil endlich kommt. Ich will wissen, ob ich wegen der AI-Blase noch RAM auf Vorrat kaufen muss, weil der in einem Jahr nochmal das doppelte kostet :freak:.

[Badesalz]

@Der_Korken
Da gäbe es nur die Kleinigkeit, daß Zen6 nicht einfach auf N2 umdesigntes sonst 1:1 Zen5 ist :| TSMC entwickelt keine Takte...

[HOT]

Blödsinn.

Zen7 im A16 Prozess wird auch wieder deutlich besser und mit Zen8 wirds auch weiter nach vorne gehen.

Gerade mit Stacking ist heutzutage so viel Potential drin. Wozu auf die Bremse treten? Glaubst du Apple und Qualcomm warten auf die x86 Konkurrenz?

AMD und Intel müssen erstmal aufholen und das fängt eben beim Fertigungsprozess an. Endlich nutzt AMD die neusten Nodes. Wer das anders sieht ist bescheuert.
Zen7 scheint A14 zu haben, A16 setzt NV bei KI-Chips ein.

[Der_Korken]

@Der_Korken
Da gäbe es nur die Kleinigkeit, daß Zen6 nicht einfach auf N2 umdesigntes sonst 1:1 Zen5 ist :| TSMC entwickelt keine Takte...

Ja und? Meinst du, dass AMD mit Zen 6 ihre Pipeline verlängert um IPC für Takt zu opfern?

[Badesalz]

Ich weiß nicht was sie machen. Man muss das heute aber bestimmt nicht so machen wie Intel mit Pentium 4.

Hoffentlich werden wir das noch erleben können was sie vorhaben.

[HOT]

Bisher weiß man nur, dass er mehr Takt haben soll. Da würde ich einen Zen3 -> Zen4-Moment erwarten, also guter Zuwachs aber nur wenig IPC pro Takt, ich denke, das wäre realistisch. Ein Teil wird auf allgemeine Architekturoptimierung zurückzuführen sein, ein Teil der bessere Prozess + Taktoptimierung der Architektur (N2 HPC), also ähnlich dem, was AMD mit Zen4 gemacht hat.

Und AMD hat ja jetzt Venice für 2026 bestätigt, dann würde ich die Consumervariante kurz davor erwarten. Ich denke, Venice wird wieder im Oktober/November starten, Consumer dann September/Oktober, Vorstellung Comdex oder so. Venice C dürfte dann Anfang 27 folgen, der kommt ziemlich sicher nicht mehr 26.

[latiose88]

Und da kann nur N2 oder N2P in dem Zeitraum kommen. Das heißt die Leistung wird nicht so gut sein wie manche sich das erhofft hatten. Das bedeutet geringe Steigerung des taktes,Stromverbrauch Optimierung leicht und ansonsten geringe IPC Steigerung wenn überhaupt. Der Rest sind 12 Kerne anstatt 8.
Ob AMD 2*12 im Desktop machen wird ,weiß man nicht . Es ist ja nur geraten. Bei 2*12 ist ein geringe Taktsteigerung sicher . Der Rest nicht klar . Es wäre ja schon 2*12 Kerner für einige ein Wahnsinn .
Für die wo nicht so viele Kerne umgehen können ,bedeutet das keine Steigerung der Leistung.
Beim Takt hält sich also AMD zurück . Und auch bei der IPC Steigerung hat AMD nix gesagt oder sowas.
Wir wissen also sicher das nur 12 Kern chiplet. Mehr nicht.

[Lehdro]

Bei diesen ganzen 7Ghz-Phantasien wird imho gerne vergessen, dass die max. VCore bei neueren Prozessen sinkt. Ich kann nicht einfach die 5,7Ghz nehmen, die Zen 5 mit 1,4V (?) Brechstange schafft und davon ausgehen, dass N2 auch mit 1,4V und proportional hochgerechneten Takt läuft.
hm...ist schon lange nicht mehr so. Das einzige was sinkt ist die Vcore unter allcore Load, aber die maximalen Spannungen sind schon seit Jahrzehnten im Bereich 1.4V +/-10%:

Newcastle: 1.5V -> 130nm
Winchester: 1.45V -> 90nm
Windsor: 1.40V -> 90nm
Brisbane: 1.35V -> 65nm
Agena: 1.35V -> 65nm
Deneb: 1.475V -> 45nm
Thuban: 1.475V -> 45nm
Zambezi: 1.45V -> 32nm
Piledriver: 1.45V -> 32nm
Vishera: 1.55V -> 32nm
Zen 1: 1.55V -> 14nm
Zen+: 1.475V -> 12nm
Zen2: 1.50V -> 7nm
Zen3: 1.50V -> 7nm
Zen4: 1.40V -> 5nm
Zen5: 1.375V -> 4nm
Zen6: ????

Aufgelistet jeweils die maximalen Werks VID, die auch automatisch angelegt werden für Singlecore Workloads (Burst/max. Boost).

Da sind in der Spitze vielleicht 1,2V angesagt und da stehen wir aktuell bei 5,2-5,4Ghz ausgehend von den X3D-Modellen.
5.55 GHz ist Fmax für den 9950X3D CCD0 - mit bis zu 1.35V. Non X3D Zen 5 haben nur minimal höhere VIDs im schlimmsten Fall.

[lilgefo~]

Ggf gibt es dann für die 5090 auch eine super Version? Schon seltsam weil es in dem SKU Segment keinen Wettbewerber gibt und die 5080 (auch mit super) weiter genug weg ist von der Performance.

90er kriegen nur ein Update wenn es Konkurrenz gibt, letztes mal mit der Ampere Gen (3090Ti) geschehen.

[Badesalz]

Zen6: ????<1.3V

[CrazyIvan]

Und AMD hat ja jetzt Venice für 2026 bestätigt, dann würde ich die Consumervariante kurz davor erwarten. Ich denke, Venice wird wieder im Oktober/November starten, Consumer dann September/Oktober, Vorstellung Comdex oder so. Venice C dürfte dann Anfang 27 folgen, der kommt ziemlich sicher nicht mehr 26.
Kam nicht Turin-Dense mehr oder weniger zeitgleich mit Classic? Und das, obwohl er in einem neueren Prozess aufgelegt wurde?
Noch dazu ist Venice Dense anscheinend der neue Mainstream, da Classic ja nur noch bis 96c (8*12c) gehen soll.
Spricht für mich alles eher gegen einen späteren Start. Ich würde noch nicht einmal ausschließen wollen, dass Dense sogar zu erst startet und Classic sowie Client später nachfolgen.
Laut Lisa Su haben die ersten CSPs (Cloud Service Provider) bereits Venice für Tests und Integration erhalten - da tippe ich auch eher auf Dense als Classic.
Auch hat man mit MI450 im Tandem mit Venice recht sportliche Timelines kommuniziert - allerdings weiß ich nicht, mit welcher Variante man die vorzugsweise paart.

[amdfanuwe]

Spricht für mich alles eher gegen einen späteren Start.
Denke auch, der 2nm Wafer war Venice Dense.
Ist das Margenstärkere Produkt und erweitert das Portfolio nach oben.
2nm braucht man da eh um die nötwendige Dichte und Effiziens für die 32 Core CCDs zu bekommen.
Nächst wichtiges Produkt wäre der GCD für MI450. Denke, der kommt auch in N2.
Mal sehen, wann dann der 12 Core CCDkommt.

[dildo4u]

Zen6 mit FP16 Int8 Support


https://wccftech.com/amd-zen-6-cpu-core-isa-revealed-avx512-fp16-vnni-int8-more

[HOT]

Jo das klärt ein paar Sachen zusammen mit dem neuesten MLID-Video.

Olympic-Ridge -> 512Bit AVX, 12C pro CCX/D, N2P+N6 IOD+N6 VCache, keine LPE Cores, keine NPU (RDNA2?)


Medusa1 4+4c+2LP
Medusa2 2+4c+2LP
Medusa3(Bumblebee lt. MLID) 2+2c+2LP

[MSABK]

Zen6 mit FP16 Int8 Support


https://wccftech.com/amd-zen-6-cpu-core-isa-revealed-avx512-fp16-vnni-int8-more

Was bedeutet das?

[dildo4u]

Bessere Performance wenn man das Daten Format auf den x86 Kernen nutzt vermutlich Sinnvoll da die Desktop Versionen keine NPU besitzen.

[OgrEGT]

Auf dem AMD FAD hat Mark Papermaster ein Slide gezeigt mit sowohl Zen6 und Zen6c beide 2nm...

[OgrEGT]

Hier die Meldung u.a. dazu und das Slide welches nun auch Zen7 enthält...
https://videocardz.com/newz/amd-presents-new-zen-cpu-roadmap-confirms-zen-7-with-new-matrix-engine
AMD presents new Zen CPU roadmap, confirms Zen 7 with new matrix engine

Siehe auch hier
https://www.3dcenter.org/news/neue-offizielle-roadmaps-zu-zukuenftigen-amd-prozessoren-und-grafikchips

[Adam D.]

Auf dem AMD FAD hat Mark Papermaster ein Slide gezeigt mit sowohl Zen6 und Zen6c beide 2nm...
https://cdn.videocardz.com/1/2025/11/AMD-MEDUSA-GORGON.jpg
Ja, das sieht aber auch danach aus, dass Zen 6 tatsächlich erst 2027 zu kommen scheint.

[dildo4u]

Medusa sind die Laptop Chips die kommen fast immer zur CES im Januar.
Die Zen6 Server sind für 2026 geplant Desktop ist Spekulation.

https://i.ibb.co/27y6K5Jf/AMD-ZEN7-ROADMAP-1200x624.jpg (https://ibb.co/4Z7fNJk5)

[HOT]

https://cdn.videocardz.com/1/2025/11/AMD-MEDUSA-GORGON.jpg
Ja, das sieht aber auch danach aus, dass Zen 6 tatsächlich erst 2027 zu kommen scheint.

Zur CES, jo, genau wie Gorgon CES26.
Der Chart soll mMn nur die NPU-Leistung widergeben, 10TOPs für Phoenix, 16 für HP, 50 für Strix, ~65 für Gorgon und ~100 für Medusa mMn.

[amdfanuwe]

Strix Point wurde (ausnahmsweise) zur Computex am 03.06.2024 vorgestellt zusammen mit Ryzen 9000, Turin und MI300.
Die Folien sind da nicht ganz korrekt. Daher lässt sich aus den Folienauch nicht ablesen, wann es für welche ZEN6 Produkte soweit ist.

[HOT]

Lt. MLID war Strix 1/2 Jahr zu spät.