Archiv verlassen und diese Seite im Standarddesign anzeigen : Intel - Panther Lake (18A, 2025+)
Offiziell angekündigt auf der Innovation: https://youtu.be/I-t6hVwdcEU?t=421
https://abload.de/img/pantherhmil1.png
Im September Instruction Set Extensions manual neu hinzugekommen.
https://abload.de/img/panther2uqfff.png
https://cdrdv2-public.intel.com/790021/architecture-instruction-set-extensions-programming-reference.pdf
Ansonsten ist noch nicht viel bekannt. Möglicherweise gibt es beim GPU tile eine Xe3 aus der Celestial Architektur: https://videocardz.com/newz/intel-panther-lake-rumored-to-feature-xe3-lpg-integrated-gpu-architecture
y33H@
2023-09-30, 18:35:21
Für "LNL & beyond" - sprich PTL - wurde 18A sowie External angekündigt.
Für "LNL & beyond" - sprich PTL - wurde 18A sowie External angekündigt.
Du redest von der alten leadership Roadmap von Anfang 2022. Das beyond gab es nur in der ultra low power Kategorie neben Lunar Lake. Panther Lake kommt aber (u.a.) für Desktop. Ob Panther Lake auch als Lunar Lake Nachfolger im sub 10W Bereich fungiert, ist aktuell nicht bekannt.
Die Roadmap wurde aber falsch interpretiert, das external gilt für Lunar Lake und 18A erst für die beyond Generation.
Bestätigt ist 18A bei Panther Lake. Ob es zusätzlich externe Varianten gibt wie bei Arrow Lake mit 20A+N3, ist nicht bekannt. Ich würde eher davon ausgehen, dass Intel ab 18A ihre compute Chips vereinheitlicht. Die externe Fertigung bei den CPUs und Unterteilung zwischen Server Intel 3 und Client Intel 4/20A, ist ja nur aus der Not raus. Bei 18A gibt es die Unterteilung zwischen Client und Server nicht mehr.
y33H@
2023-09-30, 21:21:41
Da 18A für PTL und CWF bestätigt ist, liegt External für LNL nahe ^^ welche Segmente von PTL abgedeckt werden, sagte Pat jedoch nicht.
PTL soll offenbar rein mobil sein und LNL nachfolgen. LNL ist sicherlich der Pipecleaner für 20A meine Ansicht nach, egal wie das vorher angekündigt wurde. Lion Cove spricht ebenfalls dafür.
Ich hab sowieso wieder eine ganz eigene Ansicht für Intels echte Roadmap :D.
2024 -> MTL-S oder ARL-S N3, eher ne Mischung aus beidem. Intel könnte aber versucht sein, sein Kontingent an N3 super teuer weiterzuverkaufen und ARL-S einfach zu canceln und später mit dem 8+32 Die aufzulegen.
Ende 24 -> LNL 20A Pipecleaner, Lion Cove + Skymont
2025 -> ARL-S Refresh/ARL-P/H 20A (6+8 und 8+32)
Ende 25 -> PTL 18A Pipecleaner, Cougar Cove + Darkmont
2026 -> Nova Lake 18A, Cougar Cove + Darkmont
PTL soll offenbar rein mobil sein und LNL nachfolgen.
Wie kommst du darauf?
LNL ist sicherlich der Pipecleaner für 20A meine Ansicht nach, egal wie das vorher angekündigt wurde. Lion Cove spricht ebenfalls dafür.
Das hätten sie längst erwähnt, wenn dem so wäre. Die zeigen ein lauffähiges Lunar Lake System aber erwähnen nicht die Fertigung. Dafür hält er ein 20A wafer in die Höhe und spricht von Arrow Lake. Lion Cove spricht auch für TSMC 3nm.
2026 -> Nova Lake 18A, Cougar Cove + Darkmont
Im alten reddit Leak wurde Panther Cove genannt. Allerdings gab es da noch kein Panther Lake.
mocad_tom
2023-10-23, 16:23:18
Lunar Lake ist CPU + GPU auf einem Die in TSMC N3B
Panther Lake in Intel 18A wird auch CPU + GPU auf einem Die.
Wird deshalb so gemacht, weil der 18A-Prozess nur dann einen preislichen Vorteil hat, wenn größere Dies gemacht werden.
Bei kleinen Dies ist der TSMC N3B im Vorteil(kostenmäßig).
TSMC hat ja jetzt schon gesagt, dass TSMC N3P auch performancemäßig über 18A drüber sein soll. Das glaube ich nicht ganz bzw. gibt es da eine Grauabstufung.
Je größer das Die desto besser 18A, wird das Die kleiner ist N3P besser.
Und Panther Lake hätte man sowohl in N3P als auch Intel 18A fertigen können.
Panther Lake ist 20A und erhält genau wie Arrow Lake Refresh Lion Cove+.
Wir sprechen uns bei den nächste Leaks wieder, weil viele hier Intels leeren Versprechungen wieder die Stange halten werden, die Hoffnung stirbt eben wieder zuletzt... aber 18A wirds in 25 genausowenig geben wie 20A 2024.
mocad_tom
2023-10-23, 16:59:30
Wenn Gelsinger 20A-Arrow-Lake-Wafer jetzt schon auf zwei Terminen hergezeigt hat.
Und Gelsinger hat den 18A-Test-Wafer mit PDK0.9 auch schon hochgehalten - dort war halt noch kein konkretes Produkt, aber SRAM-Zellen und so weiter sind dort schon drauf.
Und da 18A und 20A auch ein hybrider Prozess wird, können diese über sehr ähnlich konfigurierte Linien drüber geschickt werden.
Blöd ist halt nur:
Wann macht Arrow-Lake-TSMC-N3B seinen Power-On?
Und wann macht Arrow-Lake-Intel-20A seinen Power-On?
Sicher macht Arrow-Lake-TSMC-N3B früher Power-On.
Und weil kaum einer diesen Sachverhalt durchschaut wird kaum einer gezielt nach dem Arrow-Lake-Intel-20A Power-On fragen.
https://forums.anandtech.com/threads/intel-meteor-arrow-lunar-panther-lakes-discussion-threads.2606448/page-278#post-41187952
18A/Intel 3/external.
Aus anderen Quellen: 4 core Xe GPU tile Intel 3, 12 Xe core GPU tile N3E, CPU tile 18A und Soc tile N6. Panther Lake kommt für UPH mobile.
mocad_tom
2024-04-09, 16:37:52
Mit Panther Lake holen sie zum ersten Mal dann wieder Produkte zurück in die eigene Fertigung.
Wenn man sich das so ansieht, dann kommt zwar Meteor Lake gut an, aber vom oberen Stockwerk von Meteor Lake wird nur das CPU-Tile in einer Intel Fab gefertigt.
https://geizhals.de/?cat=nb&xf=6748_26%7E6748_27%7E6748_28
Und das wird dann mit Panther mehr.
OneRaichu hat mal das Areal markiert, wo die Datenübergabe zwischen den Tiles passiert:
https://twitter.com/OneRaichu/status/1775922960567803955
Panther Lake wird dann Intel 18A als Compute Tile + Intel 3T als Base Tile.
Wäre jetzt noch interessant, ob sie wirklich das GPU-Tile bei TSMC fertigen lassen.
CPU und Soc wäre zusamen in einem tile sagt Tigerick. Aber wofür ist das PCD tile, von dem xino spricht? Ich dachte das wäre der Soc.
Da ist ja ne Dell XPS-Roadmap geleakt, daraus lässt sich einiges ableiten (falls die Infos korrekt sind)
https://videocardz.com/newz/exclusive-dell-xps-16-laptop-may-integrate-amd-cpu-in-2027
Panther Lake ist damit für Ende 25 in einem kompletten Mobil-Luneup bestätigt würde ich sagen, was ne echt gute Nachricht ist.
Mal sehen, ob es auch einen PTL-S gibt, oder ob es hier bei ARL-Refresh bleibt.
Außerdem ist hier auch Nova Lake enthalten, aber nur als U/P (wie LNL?), H (und wahrscheinlich auch Desktop) ist bisher nicht bekannt, wie der Codename der CPU ist. NVL-H/HX/S ist damit unwahrscheinlich.
Dass Intel es schafft, die Tiles wieder in die eigene Fertigung zu holen ist ein großer Schritt in die richtige Richtung. Mal sehen, ob sie die Kosten für 18A dann im Griff haben, bisher scheint hier alles voll nach Plan zu laufen, was mich freut. Ich war nach den letzten Jahren doch sehr skeptisch, was das Marketing betrifft, vielleicht bessert sich das ja jetzt, man sieht mehr Taten, weniger Ankündigungen, die dann nicht eingehalten werden.
w0mbat
2024-05-13, 20:51:13
Die Roadmap ist über ein Jahr alt, da würde ich stand heute nicht mehr so viel rauslesen.
Vor allem steht doch NVL in der Spalte für die H-Klasse drin und ganz oben mit 80W sieht es auch nach Nova Lake aus. Naja schwierig für HOT.
? Oben steht "next Lake" .
? Oben steht "next Lake" .
Rote Punkte beachten und unten Legende zur roten Farbe beachten.
mocad_tom
2024-05-14, 10:06:04
Was noch keiner gesehen hat:
Zeitplan nvidia:
Q1 2025: 5060 initial-release
Q1 2026: 5060 super refresh
Q1 2027: 6060 initial-release
nvidia mag an der Front ruhe
Leonidas
2024-05-14, 12:14:11
Ist aber wohl eine reine Annahme, da es den RTX40-Refresh im Mobile-Segment auch nicht gegeben hat (und sich diese Roadmap rein auf Mobile bezieht).
Das letzte Mal, als NV das gemacht hat, war die 800er-Serie oder?
Ich glaub die Hersteller haben sich damit abgefunden, dass sie nur alle 2 Generation ne neue Geforce bekommen, nur Dell nicht :freak:
Leonidas
2024-05-14, 12:46:52
Zu RTX30 gab es durchaus einen (halben) Mobile-Refresh. Aber ansonsten ist das nicht wirklich die Regel bei NV.
mocad_tom
2024-05-14, 13:36:29
Geht Dell da in der Mitte des Lebenszyklus hin zu nvidia und verhandelt die Einkaufs-Preise neu?
iamthebear
2024-05-16, 00:44:08
Also ich würde nicht davon ausgehen, dass die Preise 2 Jahre lang gleich bleiben. Das ist ja nicht einmal bei den Desktopkarten so. Hier gibt es auch immer Refreshes mit Preissenkung (1070/80 Ti, 20x0 Super, 4070/80/Ti Super). Lediglich bei Ampere gab es nichts aber da war bis zum Ada Launch sowieso nie zum UVP erhältlich.
Nächste Woche wird Panther Lake zum ersten mal hochgefahren.
https://youtu.be/2nZg3v7h0kU?t=3532
https://www.computerbase.de/2024-06/intel-panther-lake-2025er-client-cpus-setzen-voll-auf-intel-18a-und-nicht-tsmc/
mboeller
2024-06-04, 11:36:51
also noch >>1 Jahr, eher >2 Jahre bis man Panther Lake kaufen kann.
He mentioned that Panther Lake P core has ~8% IPC gain but 18A would boost the frequency so a final 15% perf boost he estimates. The E core development was executed at the same time as the Royal Core project and thus made huge improvements. A new P core designed following the "Royal Core" ideas were only founded in 22Q2 and we will not see anything real until 26Q2 very likely.
just confirmed now. 3. from the info above. I came up with a conclusion that on Panther Lake, the E core after further improvement might get infinitely close to the P core and in 2026 or later when the new P core comes out it will replace the legacy P core. And that will be the long rumored "Royal Core" moment of Intel.
https://x.com/Kazeshima_Aya/status/1798089713623970079
https://www.reddit.com/r/intel/comments/1d88psj/some_funny_stories_regarding_the_current_pe_core/
Na mal sehen, was davon eintritt.
fondness
2024-06-05, 13:19:05
Hm, frühestens Q2/26 ist halt sehr spät. Die 8% IPC für Panther sind auch eher bescheiden. Vor allem, da man da wohl nur den Takt zurück gewinnt, den man mit ARL abgibt.
Für 1 Jahr später mehr als sonst. Sonst gibt es nur ein refresh mit höchstens mehr Takt. Oder maximal vielleicht bei den E-cores wie bei Crestmont etwas mehr IPC.
mboeller
2024-06-08, 18:48:44
aus dem anderen Thread:
https://cdn.wccftech.com/wp-content/uploads/2024/06/Intel-CPU-Roadmap-_-CLEVO-Leak-_-Arrow-Lake-Panther-Lake-Lunar-Lake.jpg
Panther-Lake ersetzt also auch LNL. Und Ende'25 ist sehr wahrscheinlich nur die Vorstellung. Ergo. (Ende?) Q2/26 scheint zu passen
aus dem anderen Thread:
https://cdn.wccftech.com/wp-content/uploads/2024/06/Intel-CPU-Roadmap-_-CLEVO-Leak-_-Arrow-Lake-Panther-Lake-Lunar-Lake.jpg
Panther-Lake ersetzt also auch LNL. Und Ende'25 ist sehr wahrscheinlich nur die Vorstellung. Ergo. (Ende?) Q2/26 scheint zu passen
Vorgestellt wird Panther Lake auf der Computex 2025. Das ist eine alte Roadmap und keine von Intel, theoretisch kann sich das alles nur auf Clevo Notebooks beziehen und nicht auf was globales. ARL-H war mal für Q4 2024 geplant, kommt jetzt aber erst zur CES 2025. Bei Clevo steht noch Q4.
Prinzipiell gibt es so etwas wie eine Vorstellung gar nicht bei Intel. Das ist mehr ein AMD Ding, die etwas ankündigen und dann erst 3-6 Monate beliefern. Lunar Lake war zum ersten Mal seit langem eine Ausnahme, wo sie viel mehr als sonst gezeigt haben weit vor dem launch. Aber auch nur, weil der Chip so gut ist. Das gleich trifft auf Panther Lake zu, deswegen wird man schon zur nächsten Computex was sehen. Der Zeitplan sieht ähnlich aus wie bei Lunar Lake vor einem Jahr.
mboeller
2024-06-08, 21:30:14
Lunar Lake war zum ersten Mal seit langem eine Ausnahme, wo sie viel mehr als sonst gezeigt haben weit vor dem launch. Aber auch nur, weil der Chip so gut ist.
wohl eher weil die Konkurrenz (Qualcomm vor allem) so gut ist ;)
wohl eher weil die Konkurrenz (Qualcomm vor allem) so gut ist ;)
Beides :wink:
Sie können nur was vorzeigen, wenn es etwas vorzeigbares gibt. Das war die letzten Jahre selten der Fall. Ohne Lunar Lake hätten sie nichts. ARL-H erwähnt Intel gar nicht, alleine die schwache NPU wäre ein Fail.
Vorgestellt ja aber nicht released. Der Roadmap ist egal, wann das vorgestellt wird. Den Hersteller interessiert nur, ab wann die Chips verwenden kann. Interssant, dass Brot und Butter auch über 26 hinweg Raptor Lake bleibt. Ist mir doch eher Intel untypisch, aber auch die lernen ja dazu. Panther Lake scheint auschließlich 6+8 (und 4+4?) zu sein. Ich wette auch, dass ARL-HX ein neues IOD und eine besseren NPU und evtl ne neue GPU bekommt, das CPU-Die wird mMn gleich bleiben.
Panther Lake scheint auschließlich 6+8 (und 4+4?) zu sein. Ich wette auch, dass ARL-HX ein neues IOD und eine besseren NPU und evtl ne neue GPU bekommt, das CPU-Die wird mMn gleich bleiben.
Das Kernverhältnis ändert sich. Bei Panther Lake gibt es auch 4 LPE im Compute Tile wie bei Lunar Lake. Erst dadurch sind die großen Laufzeitverbesserungen möglich. Gleichzeitig sind es nur noch 4 P-Kerne, dafür aber 12 Darkmont.
Panther Lake-H 4+8+4 + 12Xe
Panther Lake-U 4+0+4 + 4Xe
ARL refresh bringt eine neue NPU mit ja, Kernanzahl sollte gleich bleiben.
mboeller
2024-06-09, 13:05:10
Gleichzeitig sind es nur noch 4 P-Kerne, dafür aber 12 Darkmont.
Ehrlich gesagt würde ich bei Panther-Lake-U auf 8+8 hoffen.
8x Darkmont "Highend" mit L3 (ca. 4,xGHz)
8x Darkmont "Lowend" mit L3 (3,xGHz)
bzw. 8+8 mit einem gemeinsamen L3
+ 4 Darkmont "LP"" im Compute-Modul
Da Skymont inzw. sehr gute Leistungen zeigen soll (laut Präsentation) wäre es IMHO besser nur noch auf die "kleinen" Kerne zu setzen, dafür mehr davon (da ohne SMT). Die Effizienz sollte damit stark steigen. Und bei einer 15w Variante zählt vor allem die Effizienz (IMHO). Die 4 P-Cores in LNL finde ich ziemlich schräg, 8x Skymont mit höherem Takt wäre wahrscheinlich gleichwertig (abgesehen von der 1T-Leistung) bei geringerem Verbrauch
mocad_tom
2024-07-16, 10:35:43
Neuigkeiten zu Panther Lake
https://x.com/jaykihn0/status/1812898063502938260
Der Leaker @jaykihn0 posaunt aktuell ziemlich viel raus.
Wundert mich, dass den keiner aufhält.
Schaut so aus, als wäre die NPU mit im CPU-Tile mit drin.
Dann kennen wir die Tile Größen jetzt schon.
GPU= 54,7 mm²
CPU= 114,3 mm²
PCD= 49,0 mm²
Der ist 105mm² bei 4+8 Kernen auf 18A? Ist das nicht ein bisschen viel Fläche? Sind da NPU und die LPE-Cores auch mit enthalten?
Die 4 LPE sind natürlich enthalten und noch einiges mehr. IMC, IPU auch....angeblich sogar Media, Display Engine und NPU.
Ah ok, das erklärt dann einiges :D.
mocad_tom
2024-07-17, 15:38:39
Da sind dann wahrscheinlich die 14,2mm x 8,0mm gerade noch das, was sich noch einfach fertigen lässt.
Der Belichter kann ziemlich gut mehr:
https://x.com/lithos_graphein/status/1763673186196164635
GAA wird heftig bei der Fertigung.
Statusupdate für Panther Lake.
Intel today announced that its lead products on Intel 18A, Panther Lake (AI PC client processor) and Clearwater Forest (server processor), are out of the fab and have powered-on and booted operating systems. These milestones were achieved less than two quarters after tape-out, with both products on track to start production in 2025. The company also announced that the first external customer is expected to tape out on Intel 18A in the first half of next year.
Intel 18A is driving next-gen AI innovation across Intel products—and the early results are very encouraging. The Panther Lake client processor is powered on and booting Windows, yielding well, in use inside Intel and ahead of schedule on product qualification milestones.
https://www.intel.com/content/www/us/en/newsroom/news/intel-foundry-achieves-major-milestones.html#gs.d91j3r
https://www.intel.com/content/www/us/en/newsroom/news/kevin-obuckley-talks-progress-intel-18a.html#gs.d921ae
Panther Lake könnte 25 noch klappen, die Validierung der Server CPU dauert allerdings deutlich länger. Mitte 26 würd ich tippen.
mocad_tom
2024-09-04, 22:58:44
Passend zu der Reuters-Meldung zum Intel 18A-Prozess und zu Broadcom möchte ich hier noch etwas reinbringen.
https://x.com/miktdt/status/1830600304666018221
Für mich sieht es derzeit so aus:
Anfängliche Planung Panther Lake:
Cougar-Cove-Cores + Skymont-Cores + IMC + NPU auf einem Die (in 18A)
GPU auf einem zweiten Die (irgend ein anderer Prozess)
Thunder-Bolt+PCIe auf einem dritten Die (irgend ein anderer Prozess)
Neue Panther Lake Planung:
Cougar-Cove-Cores + Skymont-Cores auf einem Die (in 18A)
IMC + NPU + 4 Low-Power-E-Cores auf einem Die (irgend ein anderer Prozess)
GPU auf einem zweiten Die (irgend ein anderer Prozess)
Thunder-Bolt+PCIe auf einem dritten Die (irgend ein anderer Prozess)
Kurz gesagt:
Der IMC fliegt wieder raus aus dem Panther Lake-CPU-Tile.
Intel 20A kann als gescheitert angesehen werden.
Panther Lake wird als erstes Vehikel starten, allerdings als kleines Die und ohne IMC und ohne PCIe.
Das Clearwater Forest 18A-die ist sowieso ohne IMC, da steckt der IMC im Intel 3T-Die.
Die Die-größen zwischen dem Clearwater Forest-18A-tile und Panther Lake-18A-tile dürften auch nicht zu weit auseinanderliegen. Und die Die-größen müssten unter 100mm^2 liegen (bei beiden Dies).
Das was ursprünglich für Intel 20A als Pipecleaner angedacht war, darf als gescheitert angesehen werden. Intel 18A mit den beiden Dies Panther Lake und Clearwater Forest sind jetzt die Pipecleaner - und die wurden entsprechend vereinfacht.
Und deshalb auch die Umsatzkürzung im Ausblick für Q3 2024 und Q4 2024. Es fehlt einfach Intel 20A Arrow Lake. Und es kann nicht einfach mehr bei TSMC dazugebucht werden. Die Kontingente bei TSMC wurden vor 2 Jahren gebucht.
Und Intel 7 hat halt einen schlechten Ruf - aber mit Bartlett Lake könnte man durch noch größere Dies eine höhere Energieeffizienz erreichen - und dort trotzdem nochmal unterstützendes Volumen generieren.
mocad_tom
2024-09-04, 23:37:02
https://www.tomshardware.com/pc-components/cpus/intel-scraps-18a-process-for-arrow-lake-goes-with-external-nodes-likely-tsmc?utm_campaign=socialflow&utm_medium=social&utm_source=twitter.com
quasi zeitgleich die bestätigung
N3B wird man aber noch zusätzlich bekommen. Anfangs hab ich ja auch nicht mit 20A gerechnet und bin dafür bespuckt worden, da war die Fertigung wohl doch nicht so im Griff wie man uns weiß machen wollte.
mocad_tom
2024-09-05, 08:57:05
TSMC hat Year over Year +10% Waferstarts
Das mehr an Umsatz (on Top drauf) kommt dadurch, dass man die Kunden verstärkt von älteren Nodes auf neuere Nodes rüberschaufelt.
So und jetzt muss auf einmal der Zweitgrößte Chipfertiger mit seinen Kapazitäten da in diese +10% Waferstarts mit reinschlüpfen.
Es gibt jetzt zwei Szenarien:
- Der Wirtschaft geht es gut, dann wollen aber alle ihre Abnahmemengen auch erhalten. Damit bekommt Intel nicht sehr viel mehr dazu.
- Der Wirtschaft geht es schlecht. Dann bekommt auch Intel sein Zeug nicht los.
Die müssen in Intel 7 nochmal 'Zauberprodukte' raushauen.
Ein 16-Kern-Gracemont in Intel 7 für Low-End.
Ein 12-Kern-Raptor-Cove mit AVX512 freigeschaltet (Bartlett Lake).
Die andere große Frage bei der TSMC-Nummer ist: War Intel so schlau auch einen 6+8 in N3B zu designen oder hat man sich hier völlig auf 20A verlassen? Das ist bisher auch nicht klar und ist ganz klar auch mit der Kapazitätsfrage verknüpft. Bei N3B hat Intel ja Glück, da kein anderer Hersteller als Apple und Intel N3B nutzen und Apple auch schon N3E nutzt und bald N3P-Produkte launchen wird.
Raptor Lake (oder besser Alder Lake) und die LGA1700-Plattform läuft ja parrallel weiter, wie bei AM4 lässt man ja die ganzen Produkte für OEM-Massenware am Markt. Im oberen Leistungsbereich wird man ARL nicht ersetzen, zumal lt. MLID Bartlett Lake genauso von der Degenerationsproblematik betroffen ist wie Raptor Lake.
mocad_tom
2024-09-05, 09:18:16
Die Planung von vor einem Jahr war ja so:
8P+16E komplett TSMC N3B
Laptop 6P+8E bei TSMC N3B
Desktop 6P+8E bei Intel 20A
Der Meteor Lake, der jetzt noch schnell in Intel 3 aufgesetzt wird, ist eher so ein Quick-Hack gewesen.
Oder der GPU-Die in Intel 3.
Badesalz
2024-09-05, 10:34:37
Jetzt haben die Boys immer die Fürsprache für die Fabs gehalten mit:
- Intel hat sich mit 10nm übernommen, weil sie TSMC nicht nur bei Transistorgröße, sondern auch beim Transistorabstand schlagen wollten. Und das viel zu ambitioniert war.
- Und wenn die 10nm dann irgendwann laufen oder man gleich nach 7nm, samt den Lehren die man zog, dann wird das wieder einen halkbwegs gewohnten Lauf nehmen. Die Kohle und das Knwohow ist ja an sich da.
- Jetzt ist der 7nm nicht so der Knaller geworden, den 20A mag keiner und der 18A scheint entwedert an der Quali allgemein oder der Ausbeute allgemein oder an beiden zu kränken. Und zwar so, daß man damit eben keinen OEM zufriedenstellen kann.
- Mah hat schon vor 2 Jahren (?) Verträge mit TSMC beschlossen.
Wir sind im Q3/2024 und irgendwie funktioniert noch NICHTS so richtig und wirklich. Hab ich das soweit richtig mitbekommen?
PS:
Würde das ins Bild passen, wenn Intel Q1/2025 verkündet, sie setzen nun alles au 16A? :usweet:
edit:
https://www.tomshardware.com/pc-components/cpus/intel-announces-cancellation-of-20a-process-node-for-arrow-lake-goes-with-external-nodes-instead-likely-tsmc
Erzählen nun, alles was sie aus 20A gelernt haben, hat zum Erfolg des 18A beigetragen. Das war von 10nm nach 7nm auch so, richtig?
mocad_tom
2024-09-05, 11:21:08
Nein bei Raja Koduri und gleich in der Anfangszeit von Pat Gelsinger hat man ja schon immer mitbekommen, wie sie nach Taiwan geflogen sind und Volumina ausgehandelt haben.
Ausserdem war es auch 2019,2020 schon so, dass Intel immer so auf Platz 7 oder 8 bei TSMC Kunde war.
Also vorneweg:
Apple
AMD
nvidia
Qualcomm
Broadcom
Mediatek
Intel
und dann war schon klar, dass man zwischendrin TSMC verstärkt benötigt.
Man erinnere sich an diese Folie(vom April):
https://x.com/p1cturedump/status/1820800802316746804
Nur ist diese Grafik schon wieder dahin, weil sie Intel 3 stärker rampen mussten als in dieser Folie eingezeichnet.
Pat wollte möglichst schnell auf 20A/18A und dieses schnelle überspringen von Intel 3 wird ihm jetzt zum Verhängnis(aber hätte hätte Fahrradkette).
Badesalz
2024-09-05, 11:26:06
Pat wollte möglichst schnell auf 20A/18A und dieses schnelle überspringen von Intel 3 wird ihm jetzt zum Verhängnis(aber hätte hätte Fahrradkette).Ich sehe es positiv. Die Fabs haben mit dem Auslassen von Intel3 einen ungelungenen Node weniger auf dem Kerbholz.
Macht sich besser beim Ausgliedern/Verkaufen.
mocad_tom
2024-09-05, 11:42:19
Intel 3/4 läuft und liefert ab.
Clearwater Forest läuft gut.
Und auch Meteor Lake wird gerne von aussen hochnäsig beäugt.
Aber die Laptops sind gut.
Mein Asus-Meteor Lake wird am heißesten beim (Schnell-)Laden.
Im intensiven Betrieb wird das Gerät nie heißer als beim Schnellladen.
Und bei 18A mit Gate All Around -> da muss jede Foundry für sich selbst erstmal über diese Hürde drüber.
Samsung hat es zerlegt.
Intel ist jetzt mit 18A bei defect denisty besser als Samsung mit ihren GAA-Prozessen.
Und von TSMC wissen wir gar nix bei GAA.
Intel 18A-P (Intel 18A+++++) wird wieder so ein Dauerläufer-Prozess.
In 18A steckt dann so viel ungenutztes Potential, weil man so viel Derisking machen musste - und das wird dann erst gehoben in den weiteren Iterationen.
Ich kann mich auch gerade mit dem Umstieg bei 14A auf High-NA-EUV nicht anfreunden.
By-the-way:
https://wccftech.com/asus-esc-n8-e11-ai-servers-nvidia-h200-ai-gpus-intel-5th-gen-xeon-cpus/
Was steckt als CPU drin? 5th gen Emerald Rapids Xeon.
mboeller
2024-09-05, 11:43:57
Pat wollte möglichst schnell auf 20A/18A und dieses schnelle überspringen von Intel 3 wird ihm jetzt zum Verhängnis(aber hätte hätte Fahrradkette).
Intel wollte in 2024 "aus dem nichts" 2nm Fertigung einführen.
Intel will jetzt in 2025 "wieder aus dem nichts" eine 1,8nm Fertigung einführen.
mal sehen ob das klappt.
Das beste was sie bisher haben, ist Intel4, was aber laut wikichip nur ein 7nm Process ist
y33H@
2024-09-05, 11:47:02
Intel 3 wird für SRF und GNR genutzt, da ist viel Volumen drin - und das sind nur die öffentlich bestätigten Designs.
Zossel
2024-09-05, 11:55:08
Intel 3 wird für SRF und GNR genutzt, da ist viel Volumen drin - und das sind nur die öffentlich bestätigten Designs.
SRF und GNR ????????????????????????
Kann es sein das sich Intel mit den ganzen Codenamen selbst verwirrt?
Reaping_Ant
2024-09-05, 12:41:09
SRF = Sierra Forest = E-Core Xeon
GNR = Granite Rapids = P-Core Xeon
Badesalz
2024-09-05, 13:00:03
By-the-way:
https://wccftech.com/asus-esc-n8-e11-ai-servers-nvidia-h200-ai-gpus-intel-5th-gen-xeon-cpus/
Was steckt als CPU drin? 5th gen Emerald Rapids Xeon.Teil des NUC-Deals? :usweet:
So oder so Hut ab vor Asus. Alle am jaulen, daß KI-Hardware von NV anscheinend fortlaufend ausverkauft zu sein scheint und die legen so ein Ding auf. Andererseits hat NV grad Probleme wegen Geschäftspraktiken. Vielleicht bekommen sie die H200 doch einfacher, wenn sie dafür keine Epycs nehmen? :uponder:
Irgendwas wird in der nahen Zukunft schon durchsickern... :wink:
ChaosTM
2024-09-05, 13:49:04
Nein bei Raja Koduri und gleich in der Anfangszeit von Pat Gelsinger hat man ja schon immer mitbekommen, wie sie nach Taiwan geflogen sind und Volumina ausgehandelt haben.
Ausserdem war es auch 2019,2020 schon so, dass Intel immer so auf Platz 7 oder 8 bei TSMC Kunde war.
Also vorneweg:
Apple
AMD
nvidia
Qualcomm
Broadcom
Mediatek
Intel
und dann war schon klar, dass man zwischendrin TSMC verstärkt benötigt.
Man erinnere sich an diese Folie(vom April):
https://x.com/p1cturedump/status/1820800802316746804
Nur ist diese Grafik schon wieder dahin, weil sie Intel 3 stärker rampen mussten als in dieser Folie eingezeichnet.
Pat wollte möglichst schnell auf 20A/18A und dieses schnelle überspringen von Intel 3 wird ihm jetzt zum Verhängnis(aber hätte hätte Fahrradkette).
Die Geschichte wiederholt sich? Um Zeit zu sparen hat man vor 10? Jahren versucht eine Stufe zu überspringen und hing dann ewig bei 14nm fest.
Ganz grob gesprochen - wird da sicher Leute geben, die das besser in Erinnerung haben und erklären können.
Zu den Abnehmern von TSMC kommt jetzt angeblich noch OpenAI hinzu, die sich zusammen mit Apple die ersten Chargen von TSMC`s 1,6nm A16 Prozess gesichert haben sollen.
https://www.pcgamer.com/software/ai/openai-plans-to-build-its-own-ai-chips-on-tsmcs-forthcoming-16-nm-a16-process-node/
Wird wirklich Zeit, dass Intel endlich wieder in die Gänge kommt.
arcanum
2024-09-05, 14:03:31
Die Geschichte wiederholt sich? Um Zeit zu sparen hat man vor 10? Jahren versucht eine Stufe zu überspringen und hing dann ewig bei 14nm fest.
Ganz grob gesprochen - wird da sicher Leute geben, die das besser in Erinnerung haben und erklären können.
Zu den Abnehmern von TSMC kommt jetzt angeblich noch OpenAI hinzu, die sich zusammen mit Apple die ersten Chargen von TSMC`s 1,6nm A16 Prozess gesichert haben sollen.
https://www.pcgamer.com/software/ai/openai-plans-to-build-its-own-ai-chips-on-tsmcs-forthcoming-16-nm-a16-process-node/
Wird wirklich Zeit, dass Intel endlich wieder in die Gänge kommt.
Da gibt es schon einen leichten Unterschied. Intel hat damals aufgrund von Kosteneinsparungen versucht die Fertigungen ohne EUV-Belichter zu verkleinern was bekanntermaßen nicht geklappt hat. Mit dem strategischen Umschwenken ist Intel zum Early-Adopter von High-NA-EUV geworden und plant den Einsatz z.B. für die 14A-Fertigung (2026). Und ausgerechnet hier will TSMC A16 (2026) weiterhin auf EUV setzen. Vielleicht läuft ja TSMC diesmal in eine Sackgasse während Intel mit High-NA-EUV einen jahrelangen Vorsprung rausholt? Ein Belichter steht nämlich schon aufgebaut bei Intel (geliefert letztes Jahr) und zusätzlich haben sie die ganze Produktion für 2024 von ASML gekauft. Die Founrdry-Verluste über die hier schwadroniert wird kommen ja nicht von ungefähr sondern weil Intel da massig Ressourcen reinpumpt gemessen am Umsatz den sie überhaupt generieren.
Zossel
2024-09-05, 14:14:58
Die Founrdry-Verluste über die hier schwadroniert wird kommen ja nicht von ungefähr sondern weil Intel da massig Ressourcen reinpumpt gemessen am Umsatz den sie überhaupt generieren.
Ach, TSMC pumpt weniger Ressourcen in seinen Kram weil das in Taiwan einfach so von den Bäumen fällt?
arcanum
2024-09-05, 14:16:09
Ach, TSMC pumpt weniger Ressourcen in seinen Kram weil das in Taiwan einfach so von den Bäumen fällt?
Wo habe ich das geschrieben und was ist überhaupt der Kontext? Ich schrieb lediglich dass TSMC bei High-NA-EUV Belichtung mindestens ein Jahr hinterher sein wird.
y33H@
2024-09-05, 15:26:07
Kann es sein das sich Intel mit den ganzen Codenamen selbst verwirrt?Ach komm, also ob du noch nie davon gehört hättest :rolleyes:
Badesalz
2024-09-05, 16:52:45
Mit dem strategischen Umschwenken ist Intel zum Early-Adopter von High-NA-EUV geworden und plant den Einsatz z.B. für die 14A-Fertigung (2026). Und ausgerechnet hier will TSMC A16 (2026) weiterhin auf EUV setzen. Vielleicht läuft ja TSMC diesmal in eine Sackgasse während Intel mit High-NA-EUV einen jahrelangen Vorsprung rausholt?Na, wie wahrscheinlich ist das? :ulol:
Deine Umkehr setzt auch voraus, daß TSMC für die Adaption genauso lange braucht wie das bei Intel ist. Schon das entspricht nicht den Erfahrungen (Realität).
Zossel
2024-09-05, 17:19:25
Ach komm, also ob du noch nie davon gehört hättest :rolleyes:
Ich kann mir so was total schlecht merken.
Passend zu der Reuters-Meldung zum Intel 18A-Prozess und zu Broadcom möchte ich hier noch etwas reinbringen.
https://x.com/miktdt/status/1830600304666018221
Für mich sieht es derzeit so aus:
Anfängliche Planung Panther Lake:
Cougar-Cove-Cores + Skymont-Cores + IMC + NPU auf einem Die (in 18A)
GPU auf einem zweiten Die (irgend ein anderer Prozess)
Thunder-Bolt+PCIe auf einem dritten Die (irgend ein anderer Prozess)
Neue Panther Lake Planung:
Cougar-Cove-Cores + Skymont-Cores auf einem Die (in 18A)
IMC + NPU + 4 Low-Power-E-Cores auf einem Die (irgend ein anderer Prozess)
GPU auf einem zweiten Die (irgend ein anderer Prozess)
Thunder-Bolt+PCIe auf einem dritten Die (irgend ein anderer Prozess)
Kurz gesagt:
Der IMC fliegt wieder raus aus dem Panther Lake-CPU-Tile.
Intel 20A kann als gescheitert angesehen werden.
Panther Lake wird als erstes Vehikel starten, allerdings als kleines Die und ohne IMC und ohne PCIe.
Panther Lake verwendet Darkmont E-Kerne. LPE Darkmont Kerne sind mit im Computer Tile bei Panther Lake und somit in 18A gefertigt. GPU natürlich auf einem extra tile, die 12 Xe von TSMC N3E und die kleinere 4 Xe angeblich mit Intel 3 gefertigt. IMC integriert im Compute oder nicht weiß ich nicht. Hier sollte man aber bedenken, dass das PCD kaum größer ist als bei Lunar Lake. Das CPU Tile von PTL-H liegt bei 114,3 mm². So klein ist das jetzt nicht.
mocad_tom
2024-09-05, 18:43:34
@ryan
nope
Die nehmen die Tiles von Arrow Lake Refresh, nur nicht das CPU-Tile
Das CPU-Tile wird im Prinzip so aufgebaut wie bei Arrow Lake
Nur halt mit den Cougar Cove und lass es Darkmont sein.
Aber aus dem komplexeren Panther Lake1-Tile wurde jetzt ein weniger komplexer Panther Lake2-CPU-only-Tile, vielleicht ist noch die NPU mit drin, aber ich bin mir nicht sicher.
Hier wird Derisking betrieben.
Badesalz
2024-09-05, 18:52:46
Aber aus dem komplexeren Panther Lake1-Tile wurde jetzt ein weniger komplexer Panther Lake2-CPU-only-Tile,
Hier wird Derisking betrieben.Aber getestet hat man das schon oder? Und was haute da alles damit nicht hin? :freak: -> Ein weiterer Fall von "sich übernommen haben". Das pflastert
Es wird kein De-Risking betrieben, sondern wie schon seit mittlerweile einer halben Ewigkeit: Schadensbegrenzung.
y33H@
2024-09-05, 19:42:53
Ein Jahr vor dem Launch wird ein neues Compute Tiles für PTL entwickelt?
@ryan
nope
Die nehmen die Tiles von Arrow Lake Refresh, nur nicht das CPU-Tile
Das CPU-Tile wird im Prinzip so aufgebaut wie bei Arrow Lake
Nur halt mit den Cougar Cove und lass es Darkmont sein.
Aber aus dem komplexeren Panther Lake1-Tile wurde jetzt ein weniger komplexer Panther Lake2-CPU-only-Tile, vielleicht ist noch die NPU mit drin, aber ich bin mir nicht sicher.
Hier wird Derisking betrieben.
Wie kommst du jetzt auf Arrow Lake refresh? ARL refresh bringt nur eine größere NPU mit, das war's schon.
Panther Lake baut auf Lunar Lake auf und nicht etwa auf Arrow Lake. Es sind 4 LPE Kerne und nicht 2 wie bei MTL und ARL und erst recht nicht 2 Gracemont. MTL und ARL basiert auf der ersten Tile Generation, LNL und PTL auf der zweiten. Du hast doch ein Twitter Link gepostet, wo Jaykihn bestätigt, dass die 4xLPE im compute tile vetreten sind. Er hatte es ursprünglich anders behauptet, lag aber falsch, den Beitrag hat er gelöscht und sich dann korrigiert.
My mistake. PTL preliminary documentation carries forward from pre-PCD documentation.
Dann schau dir mein Hinweis zu den PCD Größen an, den habe ich nicht umsonst gebracht. Das ist vergleichbar weil das PCD bei LNL und PTL in N6 gefertigt wird.
LNL= ~46mm²
PTL= 49,05mm²
4xLPE Darkmont passen nicht in 3mm² auf N6. Die H-SKUs haben mehr PCIe und eventuell neues connectivity, das kann schon reichen für die kleine Vergrößerung. Eine NPU oder die Darkmont Kerne passen da nicht rein. Das compute Tile von PTL-H liegt exakt bei 114,36mm² in 18A, das können längst nicht nur die Kerne sein.
Intel verspricht wieder eine große Steigerung bei der Effizienz/Akkulaufzeit, die Rede ist von einer Soc power Reduzierung von 35%. Es ist nicht klar, ob sie das mit MTL oder ARL vergleichen. Mit dem ersten tile Design wäre so eine große Verbesserung nicht möglich.
mocad_tom
2024-09-06, 14:14:37
Ich weiß schon, Jaykihn hat ja schon das gepostet:
https://x.com/jaykihn0/status/1812898063502938260
Aber später hat Jaykihn das hier gesagt und dann wieder gelöscht:
https://x.com/p1cturedump/status/1832027554850406416
Auch das PCD-Die wird anders aussehen. Panther Lake wie in dieser technischen Zeichnung wird so nicht erscheinen.
@ y33H@
Ein Jahr vor dem Launch wird ein neues Compute Tiles für PTL entwickelt?
Natürlich hatten die im Rahmen von Derisking zwei mögliche Designs parallel am Laufen. Da sich die Yields aber zu schlecht entwickelt haben, hat man das Design genommen, wo dann im PTL-CPU-tile kein IMC drin ist.
In dieser Schematischen Zeichnung von Jaykihn wäre das PTL-CPU-Tile 114mm^2 groß und das ist zu groß als Pipecleaner.
mocad_tom
2024-09-06, 14:23:29
Warum hat Intel dieses N6-Tile?
Dort steckt Thundbolt-Port-Logik und Thunderbolt-Physikal-Layer drin.
zusätzlich stecken dort weiter Display-Pipelines drin und weiter PCIe-Anschlüsse.
Der wird auch in zukunft da bleiben.
Man hat im SoC-Die (von MTL/Arrow) einen PCie (zum Verbinden mit NVME) ein bisschen USB.....
Im Energiesparbetrieb kann das N6-Tile abgeschaltet werden.
Bei MTL kann N6-Tile, CPU-Tile, GPU-Tile abgeschaltet werden und nur noch Soc-Tile läuft.
Bei Lunar hat man Soc+GPU+CPU auf eines zusammen gelegt.
Bei Panther wollte man Soc+CPU zusammenlegen - das wird aber jetzt wieder aufgehört.
Ich weiß schon, Jaykihn hat ja schon das gepostet:
https://x.com/jaykihn0/status/1812898063502938260
Aber später hat Jaykihn das hier gesagt und dann wieder gelöscht:
https://x.com/p1cturedump/status/1832027554850406416
Ja weil er falsch lag. Er meinte zuerst, die LPE Kerne würden im PCD sein. Dann hat er nochmal nachgesehen und sein Fehler entdeckt.
mocad_tom
2024-09-06, 18:10:36
Dieses 18A-Tile bei Clearwater Forest ohne IMC -> sind Vierer-Cluster von Darkmont und davon 4 Stück Vierer-Cluster auf einem Tile.
Das Ding liegt bei ca. 60 bis 75 mm^2, davon mussten sie zwei Tape-Outs machen, zwei komplette Versionen A0 und B0 und mit B0 war dann erst Power-On.
Ich bin mir sicher, dass sie beim Panther-Lake-Tile Zeug rausgeschmissen haben.
We choose to go to the Moon in this decade and do the other things, not because they are easy, but because they are hard; because that goal will serve to organize and measure the best of our energies and skills.
GAA hat schon Samsung alles abverlangt.
Und vielleicht ist Intel nach der ersten Iteration von GAA nicht sehr viel besser als TSMC N3E. Aber sie haben dann einen Plan von GAA.
Und Intel 18A-P ist dann der eigentliche Prozess, der wirklich gesund ist.
Nachdem wir jetzt vom Xeon-D-Spezialitäten-Tile wissen, dass dieses in Intel4 gemacht wird (nicht mehr Intel 7, so wie bei Sierra Forest das I/O-Tile) kann es durchaus sein, dass sie das Thunderbolt-Tile zu diesem Spezialitäten-Prozess herholen in die eigene Fab https://www.servethehome.com/intel-xeon-6-soc-for-the-edge-hello-granite-rapids-d/
davidzo
2024-09-06, 18:48:56
Irgendwas muss da noch drin sein in den 114mm2 - mindestens ne große NPU oder vielleicht sogar der IMC?
LnL Compute ist 140mm2 in TSMC N3B. Davon sind ca. 30% GPU, 20% NPU und nur 25% CPU mit Caches. Das heißt 4+4 sind ca. 35mm2 groß. Bei MTL-U sind 2P+8E auch ca. 40mm2 groß in Intel4 bei weniger Cache und Architekturfeatures.
Wenn bei PTL wirklich nur 4+8 im Compute Die sind und die anderen 4E im SOCtile stecken, dann wären 114mm2 viel zu groß. Nur die CPUkerne wären vielleicht gerademal 50mm2. Also entweder 18A ist ein Rückschritt bei der Density (was durchaus sein kann) oder da steckt noch weitaus mehr im Compute Tile.
Dreimal so große NPU wie LNL?
mocad_tom
2024-09-06, 19:27:15
Der 114mm^2 Die wird so nicht kommen, die ganze Aufteilung wird sich ändern. Vielleicht sollte man sich das Bild von Jaykihn nochmal auf die Festplatte für die Nachwelt speichern, das war Plan A.
Plan B tritt jetzt in Kraft.
Der Memory-Controller, die Video-Codecs, die Low-Power-E-Cores, ein Pcie-Slot, eine Display-Pipeline, ein USB-Port müssen im selben Die stecken.
Die NPU ist Verhandlungsmasse. Die könnte im CPU-Tile, im Soc-Tile oder im GPU-Tile stecken.
w0mbat
2024-09-06, 19:49:36
Mem PHYs im PCD wäre suboptimal.
Der 114mm^2 Die wird so nicht kommen, die ganze Aufteilung wird sich ändern. Vielleicht sollte man sich das Bild von Jaykihn nochmal auf die Festplatte für die Nachwelt speichern, das war Plan A.
Plan B tritt jetzt in Kraft.
Der Memory-Controller, die Video-Codecs, die Low-Power-E-Cores, ein Pcie-Slot, eine Display-Pipeline, ein USB-Port müssen im selben Die stecken.
Die NPU ist Verhandlungsmasse. Die könnte im CPU-Tile, im Soc-Tile oder im GPU-Tile stecken.
Das ist final, was soll sich da ändern? Jetzt erzähle doch mal keine Märchen hier. Das Design ist längst fertig.
y33H@
2024-09-06, 22:34:13
Wird hier gerade versucht zu sagen, dass Intel quasi komplett unterschiedliche Versionen von PTL erstellt habe und die lange favorisierte nach dem Power-on nun in die Tonne tritt?
Ja wird es :freak: Er meint, die haben das Design nachträglich abgeändert. Und das schafft Intel ohne Verzögerung, alle Achtung. Design abändern und trotzdem Termin Ende 2025 halten. Was sich manchmal hier zusammengereimt wird, ist wirklich sagenhaft.
Da würd ich zustimmen. Panther Lake wurde sicherlich relativ zeitig so designt, wie er jetzt aussieht. Man würde natürlich die frische 18A-Fertigung eher so ausnutzen, wie es am leichtesten und problemlosesten ist, wenn man schon das Risiko eingeht einen komplett neuen Prozess einzusetzen. Da ist nichts nachträglich passiert.
mocad_tom
2024-09-12, 09:04:03
Intel 18A Prozess dann doch gesünder als ich vermutet hätte:
https://x.com/miktdt/status/1831714123823951904
@ miktdt
Do you know if the IMC is on compute tile like on LNL?
@ jaykihn0
Yes, it is.
Hier noch Gerücht von Bionic Squash:
https://x.com/SquashBionic/status/1833503167771730360
Uhhhhh 18A does have the libraries required by NPUs and GPUs. NPU on PTL is on the 18A tile, IGPU on Wildcat lake is on the 18A tile
Bionic Squash nennt Wildcat Lake als 18A SoC, das so ähnlich aufgebaut sein wird wie Lunar Lake.
Also SoC + CPU + GPU alles zusammen und nur das IO-Tile (so wie in Lunar Lake) als separates Tile.
Es könnte also schon sein, dass die Erklärung von Pat Gelsinger stimmt:
Lieber 18A nach vorne ziehen und 20A erst gar nicht hochrampen, dafür aber dann ab Ende 2025 Anfang 2026 mehr Volumen in 18A.
Also ist Panther Lake U/H der Nachfolger von Arrow Lake U/H und Wildcat Lake der Nachfolger von Lunar Lake.
Bei Broadcoms Aussage ging es ja auch um Yield, nicht um Funktion übrigens. Der Yield ist nicht da wo er sein soll.
Wildcat Lake ist eine budget Lösung mit nur 2P+4LPE Kerne und ist als ADL-N Nachfolger zu sehen, auch die iGPU ist deutlich kleiner.
mocad_tom
2024-10-15, 21:45:47
https://wccftech.com/intel-ceo-pat-gelsinger-hands-over-first-18a-panther-lake-sample/
Pat Gelsinger hat heute eine Panther Lake CPU an Lenovo übergeben.
davidzo
2024-10-16, 00:12:19
Das ist natürlich Öffentlichkeits-wirksam obwohl die CPU auf dem Bild so nichtmal als Schlüsselanhänger taugt.
Es ist aber imo kein gutes Zeichen wenn ein Hersteller noch während der Einführung des neuesten Produkts das Augenmerk schon auf dessen Nachfolger lenkt.
Panther Lake ist Intels bedeutsamste mobile Generation seit sehr vielen Jahren. Panther Lake kann deutlich mehr Segment abdecken als Lunar Lake und ganz wichtig, das Compute Tile kommt wieder aus eigener Fertigung, die Marge steigt. Arrow Lake-H ist viel schwächer in fast allem, das ist wirklich kein Vergleich.
Wir wissen die Leistung von PTL noch nicht. Bei Intel würd ich erst mal vorsichtig sein mit solchen Prognosen. MLID leakte schon den Leistungvorsprung von Cougar Cove als einstellig ggü. Lion Cove, die e-Kerne scheinen weiterhin Skymont. So viel besser kanns wohl nicht sein, aber man kann sicherlich erheblich bessere Energieeffizienz erwarten - die wird man auch brauchen, da ja zur ähnlichen Zeit Medusa zu erwarten ist.
Aber ich seh das auch so, pure PR. Kann sich der CEO auf den Schreibtisch stellen.
y33H@
2024-10-16, 19:53:01
Gerade im Laptop Segment bedeutet höhere Effizienz, dass bei festen Power Limits die Performance steigt.
die e-Kerne scheinen weiterhin Skymont.
Es sind Darkmont Kerne. Darum geht es aber weniger. Es geht um das Gesamtpaket und vor alle um die Akkulaufzeit. Arrow Lake mit der recycelten Tile Generation von MTL kann hier wenig punkten.
Es sind Darkmont Kerne. Darum geht es aber weniger. Es geht um das Gesamtpaket und vor alle um die Akkulaufzeit. Arrow Lake mit der recycelten Tile Generation von MTL kann hier wenig punkten.
Das wissen wir ja noch gar nicht... mal sehen, wie gut ARL-H und U werden.
https://wccftech.com/intel-merge-memory-controller-compute-die-panther-lake-fix-deep-rooted-cpu-latency-issues/
Da wird mal wieder so getan, als wenn man das plötzlich so entschieden hätten. Nein, natürlich wurden die Latenzprobleme während der ARL/MTL-Entwicklung identifiziert und man ist die mit PTL im Designprozess angegangen.
bbott
2024-10-28, 17:09:39
Hat eigentlich noch jemand die Intel Präsentations Folie parat, auf der Intel jede Genaraton 30-40 % mehr IPC bringen wollte?
davidzo
2024-10-28, 17:46:16
Da wird mal wieder so getan, als wenn man das plötzlich so entschieden hätten. Nein, natürlich wurden die Latenzprobleme während der ARL/MTL-Entwicklung identifiziert und man ist die mit PTL im Designprozess angegangen.
Ich frage mich gerade wieso das bei Intel anscheinend niemand vorher mal ausprobiert hat.
:facepalm:
Ich meine die basteln an on Package interconnects ja nicht erst seit gestern und die Parameter mit denen der Interconnect operiert und den geplanten Takt vom IMC kenn man ja ungefähr.
Ich meine speziell hier die Folie:
https://www.forum-3dcenter.org/vbulletin/attachment.php?attachmentid=89928&stc=1&d=1730134006
Da steht ja ziemlich genau das rund 10ns alleine durch den Interconnect mit dazu kommen wenn das Interface mit niedrigen 2GT/s läuft (wohl aus Energiespargründen).
Alles schön und gut, aber AMDs Infinity fabric on Package wird deutlich höher getaktet (und verbraucht auch mehr im idle). Die 3-4x bessere Energieeffizienz im vergleich zu Haswell eDRAM schön und gut, aber hat denn niemand mal einen Parallelvorschlag mit höheren Taktraten pro Pin oder besseren latenzen vorgeschlagen?
Weitere 10ns kommen anscheinend durch den niedrigen IMC Takt. Auch das hätte man simulieren können, die Parameter von TSMC N6 und 22FFL kennt man ja nun schon lange genug.
Intel hätte wissen können dass man sich hier gute 20ns extra DRAM-Latenz einhandelt. Da nimmt man sich einen 13900K* und senkt den IMC clock und stellt die Ram Latenzen so hoch ein dass man diese 20ns bekommt. Schon hätte man damit sinnvolle Performanceevaluationen machen können.
* (Wobei zu Entwicklungsbeginn der MTL Chiplet Strategie wohl eher Rocketlake oder Alderlake die verfügbare Referenz waren. Similar story)
Intel hat doch so viele nutzlose Mitarbeiter, wieso hat das scheinbar keiner von denen gemacht?
Auch bei Lakefield hätte man die Auswirkungen doch auch schon messen können indem man Icelake gleich taktet und auf einen einzelnen Core beschränkt und SMT deaktiviert.
Ich finde das sind super naheliegende Ansätze und kann es kaum glauben dass niemand das bei Intel gemacht hat.
Und falls doch, wie sind sie dann auf die verrückte Idee gekommen diese CPU trotzdem so zu bauen obwohl sie in mindestens einen Drittel der Anwendungen schlechter performt als der Vorgänger in einfacher non-EUV non-TSMC monolitischer Fertigung? Die Leute die die Benchmarkergebnisse gesehen haben scheinen intern kein gehör gefunden zu haben oder jemand senioriges hat die nicht gut aussehenden Simulationen vom Tisch gewischt und durchgesetzt dass man das trotzdem so baut.
Das ganze Chiplet-konstrukt scheint für mobile First gebaut zu sein, aber selbst da ist es nicht besonders gut drin und verliert gegen die hauseigene Konnkurrenz in Form von Lunarlake.
Wäre der zuständige Produktmanager nicht vollständig senil hätte er akzeptiert was jedes andere Unternehmen in der Industrie weiß (Und Intel mit lakefield sogar am Eigenen Leib erfahren hat):
- Chiplet Strategien sind vor allem für große Chips interessant, also Server oder HEDT, wo der yield von großen DIEs ein problem ist.
- Chiplet für Mobil ist keine gute Idee, da die ganzen Interconnects Tradeoffs bei der Effizienz bedeuten
- Advanced packaging ist teuer für kleine Chips: Da die Chipleteinsparungen bei ohnehin kleinen DIEs vernachlässigbar, der Packaging Overhead allerdings auch kostet bekommt man ein schlechteres, teureres Produkt als monolitisch.
Ich kann mir eigentlich bloß vorstellen dass Meter- und Arrowlake-S anfangs niemals als Desktopchips in der tiled architektur geplant waren und das eine spontane Idee wurde durch die Streichung der Intel3 und 20A Nodes und um Ressourcen für eigene Desktop-Tiles mit IMC zu sparen.
Langsam glaube ich ahnen zu können wieso Jim Keller schnell wieder von Intel weg wollte. Da sind zwar jede Menge Ingenieure die vor sich hin forschen und Geld kosten, aber die Entscheidungsträger agieren Microkosmos-politisch und umgeben sich mit Ja-Sagern.
Zossel
2024-10-28, 18:12:56
Auch bei Lakefield hätte man die Auswirkungen doch auch schon messen können indem man Icelake gleich taktet und auf einen einzelnen Core beschränkt und SMT deaktiviert.
Wenn Intel das erst an einem Prototyp messen kann und das vorher nicht in einer Simulation rausbekommt sollte Intel besser Gummistiefel als Chips verkaufen.
Zossel
2024-10-28, 18:17:47
Gerade im Laptop Segment bedeutet höhere Effizienz, dass bei festen Power Limits die Performance steigt.
Nein!? - Doch!! - Ohh!!!
davidzo
2024-10-28, 18:21:10
Wenn Intel das erst an einem Prototyp messen kann und das vorher nicht in einer Simulation rausbekommt sollte Intel besser Gummistiefel als Chips verkaufen.
Eben doch.
Aber das heißt man hat das simuliert und wusste von der katastrophalen Leistung und hat trotzdem so weiter gemacht als wäre nichts.
Ich weiß nicht was schlimmer ist. Nicht zu simulieren oder die Simulation zu verdrängen. Erst recht in letzterem Fall wäre Gummistiefel verkaufen wohl noch zu gut für die Verantwortlichen.
Edit: Ich glaube nicht zu simulieren fände ich noch die weniger schlimme Auflösung. Das heißt wenigstens dass es kein grundsätzliches firmenpolitisches Problem ist sondern eine Frage der Gründlichkeit und Erfahrung, was sich also beheben lässt. Im anderen Fall kann sich keine Besserung einstellen bis die Verantwortlichen der Entscheidung die Firma verlassen haben, was extrem unwahrscheinlich ist wenn das in den höheren Rängen gefallen ist. Die nehmen die Firma lieber mit ins Grab.
Naja, katastrophal ist es ja nur fürs Gaming. Ansonsten wäre man generell bei DRAM nicht so fahrlässig, ich meine JEDEC ist ja nun auch katastrophal und trotzdem treibt man die specs nicht hoch.
Die wissen das... vielleicht hat das Cacheing bei der Simulation besser funktioniert und real world isses jetzt noch etwas fieser mit der Latenz. Aber grundsätzlich war das ne bewusste Entscheidung es so zu bauen.
Compute Die schlafen legen geht halt auch nur, wenn der IMC woanders ist. Im Desktop aber sicher nicht das A und O.
iamthebear
2024-10-28, 18:51:22
Es scheint sehr schwierig zu sein einen Interconnect zu entwerfen der eine niedrige Latenz hat, mit >8 Kernen skaliert und trotzdem wenig Energieverbrauch im Teillastbetrieb hat.
Lunar Lake ist für maximale Akkulaufzeit für dünne Business Notebooks designed und schlägt sich hier erstaunlich gut.
Arrow Lake scheint primär für den 6+8 Notebookmarkt um die 35W TDP konzipiert zu sein und wird hier denke ich auch OK abschneiden.
Für den Desktop Gamingmarkt ist die Architektur aber unbrauchbar. Die P Cores sind ein Fail und das ganze Chipletkonstrukt schadet hier nur. Hier wäre man mit Raptor Cove + VCache (eventuell in Intel 3) und einem Skymont Backport deutlich besser gefahren.
davidzo
2024-10-28, 20:11:13
Naja, katastrophal ist es ja nur fürs Gaming.
Nee, etliche Client workloads sind auch betroffen. Selenium Browserbenchmark (Phoronix) ist ne Katastrophe, Photoshop und 7Zip laufen unterhalb von nem 14700K und 9700X, Mozilla Kraken auf 14600k level und winRar ist ebenso mies (Notebookcheck).
Ja, in Cinebench R24, C-ray, V-Ray Handbrake, Apache+NGINX und CPUminer liegt man durchweg vor dem Vorgänger und der Konkurrenz, aber sind das wirklich die wichtigsten Anwendungen für Desktop user?
Und selbst wenn man denkt professionelle compute Anwendungen sind das Steckenpferd von ARL gibt es doch immer wieder gravierende Ausreißer nach unten: In miniBUDE zum Beispiel läuft nur auf dem Niveau eines 8700G (8C 16Mb cache), NAMD und LAMPS laufen auf 7700X Niveau.
In Intels eigenem OpenVino ist AMDs 9950X gut zweieinhalb mal so schnell wie der 285K.
Nee, das Bild ist auch ohne Games katastrophal für eine Client-CPU. Neben vielen neuen Höhen gibt es eben auch viele Tiefen, so dass es bei Notebookcheck gerade mal knapp ein Gleichstand zum Vorgänger reicht und bei Computerbase für ganze 7% Vorsprung vor dem 14900K.
Wenn ich den Leute im Oktober 2022 gesagt hätte dass sie dann bereits die Performance eines 2024er Produkts kaufen können und das sogar zum gleichen Preis, hätten die mich für verrückt erklärt.
Die Gamingschwäche setzt dem noch die Krone auf.
Eine gute Kern-Architektur für den Server, ja mag sein. Für den Client ist sie völlig daneben entwickelt worden denn die Hälfte der Client-workloads zeigt regressionen. Für ernsthafte workstation workloads fehlt einfach AVX512.
Und für webserver workloads gibts die E-Core Architekturen und welche mit SMT von AMD die beide effizienter sind. Und für CPUminer und AIworkloads gibt es Beschleuniger. Wofür frage ich mich haben die dann Lion Cove entwickelt?
Ich frage mich mit was die da simuliert haben damit man so weit am Ziel vorbei schießen kann?
Client workloads hat man sich jedenfalls nicht sehr genau angeguckt.
KarlKastor
2024-10-29, 13:35:18
Aber das heißt man hat das simuliert und wusste von der katastrophalen Leistung und hat trotzdem so weiter gemacht als wäre nichts.
Das Hauptproblem ist die miese Speicherperformance. Aber man kann schlecht mal eben zurück auf ein monolithisches Design.
Für den Desktop Gamingmarkt ist die Architektur aber unbrauchbar. Die P Cores sind ein Fail und das ganze Chipletkonstrukt schadet hier nur. Hier wäre man mit Raptor Cove + VCache (eventuell in Intel 3) und einem Skymont Backport deutlich besser gefahren.
Ja vorallem wenn man sich die Die-Size anschaut. Raptor in Intel3 mit Skymont , dem aktualisierten IMC und bissl mehr Cache wäre wohl nicht größer als alle Arrow Einzelchips zusammen oder Raptor. Wenn das mit gleichem Taktpotenzial wie Intel7 aber mit 25% weniger Power ginge, dann wäre das Ding ein burner.
Zu Darkmont:
Decoder and branch.
For the decoder, the instr decode length limit of the cluster is from 20B released to 24B.
For the branch, it will have 2-taken conditional branches per cycle.
Another obvious change should be in the L2 cache miss.
https://x.com/OneRaichu/status/1852285701951307808
Er hält +3-5% für realistisch.
mocad_tom
2024-11-01, 14:05:59
Arrow wurde entworfen, um dem 20A-Prozess Starthilfe zu geben.
Das 20A jetzt in den Graben fuhr konnte man beim Start vom Arrow-Design nicht absehen.
Bei Nova Lake schmeißen sie ja erneut den IMC aus dem Compute Tile.
Ein 8P + 16E Nova + das gesamte Soc-Tile + der IMC scheint wohl derzeit für monolithisch zu groß zu sein. Aber über Foveros Direct scheint das SoC-Tile dann wieder näher an das Compute Tile ranzurücken.
Generell, der Phys-Layer vom Memory-Controller scheint wohl stark Ausschuß zu produzieren. ARL hat im SoC-Tile mehr Phys-Layer Blöcke, als Meteor.
Die scheinen hier die schlechten abzuschalten und auf die guten hinzuselektieren.
https://x.com/GPUsAreMagic/status/1848749033151431007
Der ARL-H SoC-Tile wird interessant. Da werden sie die Memory-Controller-Liebe runterfahren.
davidzo
2024-11-01, 15:25:46
Wie, der SOC-Tile von ARL ist anders als MTL?
War das nicht der Sinn der Übung dass man den nicht neu machen muss und deswegen eine schnellere time to market genießt?
Gerüchteweise soll die 12Xe3 iGPU von Panther Lake-H in 3dmark graphics mit up to 2x über ARL-H Xe LPG+ gelistet sein und Xe LPG+ 20% vor MTL-H Xe LPG.
Und PTL definitiv nicht für Desktop, siehe: https://www.forum-3dcenter.org/vbulletin/showpost.php?p=13676703&postcount=944
Altehardware
2025-01-04, 14:14:59
Und was wird arrow lake ersetzen?
Daredevil
2025-01-04, 14:35:17
Ein Produkt, was vielleicht auch nicht nur "mithalten" kann, sondern auch besser ist als beim Mitbewerber. Mobile und Desktop Anteil ist so ca. 70/30 und daher ist der Fokus auf den Mobile Markt, wo Lunar Lake ja ziemlich gut reinpasst + Arrow Lake für mehr Power nachvollziehbar. Hier wird Intel ja von allen Seiten attackiert, dies darf nicht leiden. ( Apple, Qualcomm, AMD, Nvidia? )
Den "Nieschen Desktop" Markt kann man so nebenbei betrieben, sofern die System Builder jedes Jahr einen neuen Mini Refresh wollen für Weihnachten mit halbgarer dGPU im Bundle, für uns DIYs ist da aktuell einfach nur was zur Freude, wenn es auch wirklich große Sprünge gibt. Intel gehts aktuell nicht gut wirtschaftlich, daher ist es verständlich und gesund, die Kernmärkte oben zu halten. Würde mich allerdings auch über nen noch netteren Arrow Lake Nachfolger freuen, aber wenn es jetzt 5% SC und 15% MC sind, können die sich sowas auch einfach sparen, das holt die Leute auch nicht von Zen4/Zen5 weg, wenn AMD mit ihren Gaming Kisten eh den Markt dominiert.
"Arrow Lake Gaming" wäre war feines, gleiche Technologie mit Gaming spezifischen Caches o.ä.
Intel kann sich ja auch mal dazu bewegen das zu kopieren, was andere sehr erfolgreich zeigen. Einfach das Ego beiseite räumen und "günstig" den Gamer DIY Markt bedienen, kann doch nicht so schwer sein, oder?
Und was wird arrow lake ersetzen?
Welcher Arrow Lake? Desktop? Der wird ersetzt durch Nova Lake-S.
Intel hat äußerst früh lauffähige PTL Notebooks von diversen OEMs ausgestellt auf der CES. Das machen sie nur, wenn sie sehr überzeugt vom Chip sind. Dagegen wurde ARL mobile erst jetzt vorgezeigt.
https://youtu.be/E1jQY2pXybo?t=110
H2 2025....
https://youtu.be/_-THMz0JcIQ?t=2200
...ich habe gehört, dass nur EEP Modelle dieses Jahr verkauft werden. Also Modelle aus dem early enabling Programm. Ähnlich wie bei Meteor Lake Ende 2023.
Intel PTL-UH LP5 T3 RVP1
Intel(R) Arc(TM) [2] GPU (8GB) (1056S 96C SM3.0 2.5GHz, 16MB L2, 8GB) (OpenCL)
https://ranker.sisoftware.co.uk/show_run.php?q=c2ffcdf4d2b3d2efdae2d2e2d2e1c7b588b89efb9ea393b5c6fbc3&l=en
Xe3 in PTL verdoppelt den L2 Cache von 8MB auf 16MB.
Xe LPG= 4MB
Xe LPG Plus/Xe2 LPG= 8MB
Xe3 LPG= 16 MB
Intel ist jetzt schon sehr aktiv bei der Treiberentwicklung.
This MR adds support for VRT which is one of the major improvements introduced in the Xe3 ISA. In short it allows EU threads to use a variable number of registers that can be specified by the driver in a pipelined fashion for each shader stage. While using this feature up to 256 GRF registers can be used per thread at the cost of reducing the number of threads that can execute concurrently in the same EU -- Or conversely, a number of registers lower than 128 GRF can be allocated per thread, which allows the EU to execute a larger number of threads concurrently.
This has two primary benefits: On the one hand the amount of spilling is vastly reduced (spills drop by ~95% and fills by ~48% on shader-db, spills drop by ~86% and fills by ~76% on fossil-db) which is expected to reduce bandwidth consumption and improve performance at run-time, and OTOH the ability to compile a SIMD32 variant of most shaders allows for a more compile time efficient heuristic to be used for SIMD width selection."
https://www.phoronix.com/news/Intel-Mesa-Xe3-VRT-Merged
https://gitlab.freedesktop.org/mesa/mesa/-/merge_requests/32664
mksn7
2025-02-01, 13:36:21
Ist das nicht genau so, wie es bei NVIDIA und AMD schon seit immer funktioniert? Jedes shader Programm hat einen bestimmten register count, irgendwas zwischen 32-256. Je mehr Register ein shader allokiert, desto weniger threads können gleichzeitig laufen. Also thread count * register count = register file capacity
Intel's GPU Architekturen scheinen das ein bisschen über die SIMD Breite anzupassen, die irgendwo zwischen SIMD8 und SIMD32 (oder gar mehr?) liegen kann. Also SIMD Breite * register count = register file capacity. Ich weiß aber nicht ob ich das richtig verstanden habe.
Bei Xe1 war die Basisbreite der execution units noch 8, bei Xe2 haben sie das auf 16 erhöht, weil das wohl die performance portabilität mit den anderen Herstellern verbessern soll. Damit sind sie aber natürlich weniger flexibel.
mocad_tom
2025-02-03, 09:10:14
https://x.com/chickenonthepan/status/1876326644086079778
> They shipped ES1 samples already. ES2 will be shipped in Q1.
Bei PTL-H wurde ES1 an die OEM rausgegeben(diese sitzen auch aktuell in den Vorführgeräten drin)
ES1 ist A0-Stepping
Im Q1 wird ES2 mit Stepping B0 an die OEM rausgegeben.
Von Jaykihn ein paar Infos inklusive Wildcat Lake. Das meiste ist zwar schon bekannt, aber dennoch.
PTL-H 4+8+4+12, x8 G4 x4 G5, 4x TBT4, LPDDR5x, 180 TOPS (10+50+120)
PTL-H 4+8+4+4, x8 G4 x12 G5, 4x TBT4, LPDDR5x & DDR5, 100 TOPS (10+50+40)
PTL-H 4+0+4+4, x8 G4 x4 G5, 4x TBT4, LPDDR5x & DDR5, 100 TOPS (10+50+40)
WCL 2+0+4+2, x6 G4, 2x TBT4, LPDDR5x & DDR5, 40 TOPS (4+18+18)
NPU2.7:
11-13 TOPS, 2 tiles
NPU4:
40-48 TOPS, 5-6 tiles
NPU5:
18-50 TOPS, 1-3 tiles
NPU6:
75 TOPS, 4 tiles
https://x.com/jaykihn0/status/1887864540588826875
Zossel
2025-02-07, 17:04:01
Ist das nicht genau so, wie es bei NVIDIA und AMD schon seit immer funktioniert? Jedes shader Programm hat einen bestimmten register count, irgendwas zwischen 32-256. Je mehr Register ein shader allokiert, desto weniger threads können gleichzeitig laufen. Also thread count * register count = register file capacity
Wie will man sowas nativen Binarys beibringen?
mksn7
2025-02-07, 17:31:08
1. Im binary steht drin wieviele Register der kernel/shader braucht. (z.B. 128 Register/thread)
2. Der block scheduler scheduled nur soviele threads auf eine SM wie Register da sind (z.B. 65536 Register auf einer SM -> nicht mehr als 512 threads)
3. ??
4. Profit
fondness
2025-02-07, 17:36:39
Von Jaykihn ein paar Infos inklusive Wildcat Lake. Das meiste ist zwar schon bekannt, aber dennoch.
https://x.com/jaykihn0/status/1887864540588826875
Maximal 4+8+4 Cores? Desktop? Man kann ja nicht ernsthaft noch ein Jahr länger beim 285K bleiben.
Zossel
2025-02-07, 17:50:22
1. Im binary steht drin wieviele Register der kernel/shader braucht. (z.B. 128 Register/thread)
2. Der block scheduler scheduled nur soviele threads auf eine SM wie Register da sind (z.B. 65536 Register auf einer SM -> nicht mehr als 512 threads)
3. ??
4. Profit
Panther Lake ist eine GPU?
Und der Compiler der aus dem Zwischencode nativen Code macht macht keine Registerallokation?
mksn7
2025-02-08, 14:57:02
Panther Lake ist eine GPU?
Und der Compiler der aus dem Zwischencode nativen Code macht macht keine Registerallokation?
Ah! Da ist das Missverständnis. Ich bezog mich auf diesen Kommentar:
This MR adds support for VRT which is one of the major improvements introduced in the Xe3 ISA. In short it allows EU threads to use a variable number of registers that can be specified by the driver in a pipelined fashion for each shader stage. While using this feature up to 256 GRF registers can be used per thread at the cost of reducing the number of threads that can execute concurrently in the same EU -- Or conversely, a number of registers lower than 128 GRF can be allocated per thread, which allows the EU to execute a larger number of threads concurrently.
in dem es um die Xe3 IP in PantherLake geht.
Die Registerallokation wird erst am Schluss für den native code gemacht, das Zwischenformat (konkret: PTX) hat noch virtuelle Register unbegrenzter Anzahl.
reaperrr
2025-02-08, 15:57:33
Maximal 4+8+4 Cores? Desktop? Man kann ja nicht ernsthaft noch ein Jahr länger beim 285K bleiben.
Wenn's nicht anders geht bzw. es keine sinnvolle Übergangslösung für Desktop gibt, was sollen sie sonst machen?
Mobile ist vom Umsatz/Volumen wichtiger, da reicht PTL.
Im Desktop kommt wahrscheinlich ein kleiner Takt-Refresh, ansonsten heißt es halt "Durchhalten" bis Nova Lake bereit ist.
iamthebear
2025-02-08, 17:12:59
Der Gaming Desktopmarkt dürfte für Intel sowieso tot sein. Ich sehe keinen Grund warum hier PTL so viel besser laufen sollte.
Bei Nova Lake muss man sehen aber ich habe hier auch meine Zweifel, dass nur die 144MB zusätzlicher L3 alle Probleme lösen.
Intel braucht dringend ein neues Konzept für den Ringbus. Das was man mit ARL gemacht hat ist OK für Laptops aber unbrauchbar für Desktop.
dildo4u
2025-02-16, 14:34:57
Wenn's nicht anders geht bzw. es keine sinnvolle Übergangslösung für Desktop gibt, was sollen sie sonst machen?
Mobile ist vom Umsatz/Volumen wichtiger, da reicht PTL.
Im Desktop kommt wahrscheinlich ein kleiner Takt-Refresh, ansonsten heißt es halt "Durchhalten" bis Nova Lake bereit ist.
Es macht Trotzdem kein Sinn wenn es aktuell 6 ADL Pcores im Notebook gibt.
4 Pcores bedeutet das man das TDP erhöht um über Takt zu kompensieren.
https://www.heise.de/news/Core-Ultra-300-Panther-Lake-soll-weniger-Kerne-aber-mehr-Abwaerme-bekommen-10283724.html
Es macht Trotzdem kein Sinn wenn es aktuell 6 ADL Pcores im Notebook gibt.
4 Pcores bedeutet das man das TDP erhöht um über Takt zu kompensieren.
https://www.heise.de/news/Core-Ultra-300-Panther-Lake-soll-weniger-Kerne-aber-mehr-Abwaerme-bekommen-10283724.html
Es sind effektiv 2 Kerne mehr bei PTL-H. Die 2LPE in Arrow Lake-H bringen nichts, wenn Leistung gefordert wird. Die 4LPE in Panther Lake dagegen können auch unter Last verwendet werden, siehe Lunar Lake. Sozusagen treten 4 Darkmont-LPE gegen 2 Lion Cove an.
https://www.igorslab.de/intels-18a-prozess-schlechte-ausbeute-verzoegert-massenproduktion/
Oha, ich befürchte schon mal wieder das Schlimmste (was ja eigentlich jedes Mal eingetreten ist): Ein Canceln von PTL und ein ARL-Refresh für Notebooks...
Wenn die Ausbeute jetzt noch derart schlecht ist, wird das echt problematisch, noch dieses Jahr was auf den Markt zu bringen...
ChaosTM
2025-02-25, 20:04:37
Die Hoffnung stirbt zuletzt..
w0mbat
2025-02-25, 20:41:08
Macht wenig Sinn, was der Igor da berichtet. PTL soll gut laufen und ES sind schon bei den OEMs. Würde man bei 20-30% yield nicht machen.
ChaosTM
2025-02-25, 20:46:20
Igor ist nicht der einzige der davon berichtet, außer er hat nur bei wccftech abgeschrieben ..
Und auch 20-30% Yield spucken zumindest ein paar funktionsfähige CPUs aus
iamthebear
2025-02-25, 21:34:59
Das ist der Orginalpost auf den sich alle beziehen:
https://x.com/mingchikuo/status/1894054674384523347
Die 20-30% Yield beziehen sich auf 18A generell, nicht auf Panther Lake. Es ist also unklar wie groß die Dies waren. Das könnten 800mm² große AI dies sein oder kleine 100mm² mobile SOCs.
Auch nicht klar ist, ob die Dies komplett unbenutzbar waren oder nur teildefekt waren (was ja bei CPUs kein Problem ist, da der Bedarf an Salvage Chips am Markt meistens größer als das Angebot ist.
woodsdog
2025-02-26, 07:54:16
Das ist der Orginalpost auf den sich alle beziehen:
https://x.com/mingchikuo/status/1894054674384523347
Die 20-30% Yield beziehen sich auf 18A generell, nicht auf Panther Lake. Es ist also unklar wie groß die Dies waren. Das könnten 800mm² große AI dies sein oder kleine 100mm² mobile SOCs.
Auch nicht klar ist, ob die Dies komplett unbenutzbar waren oder nur teildefekt waren (was ja bei CPUs kein Problem ist, da der Bedarf an Salvage Chips am Markt meistens größer als das Angebot ist.
Aber bedeutet "Yield" nicht üblicherweise "funktionsfähige Dies" aka vor der Selektion was davon ein i5/i7/i9 sein KANN?
20-30% wären - wie auch immer - eine Katastrophe. Das wären bei großen AI Chips irgendwas in die 20 brauchbare Dies/300mm Wafer...
Ist schon lange her aber ich meine mal gelesen zu haben das man für typisches Konsumer-Zeug ab 80ish% Geld verdienen kann. kA was davon noch aktuell ist.
Sieht immer mehr danach aus das Intel fertig hat. Keine Gute Sache
Das ist der Orginalpost auf den sich alle beziehen:
https://x.com/mingchikuo/status/1894054674384523347
Die 20-30% Yield beziehen sich auf 18A generell, nicht auf Panther Lake. Es ist also unklar wie groß die Dies waren. Das könnten 800mm² große AI dies sein oder kleine 100mm² mobile SOCs.
Auch nicht klar ist, ob die Dies komplett unbenutzbar waren oder nur teildefekt waren (was ja bei CPUs kein Problem ist, da der Bedarf an Salvage Chips am Markt meistens größer als das Angebot ist.
Ähm, wenn Intel jetzt erst Tapeouts auf 18A für Fremdfirmen anbietet wird es wohl doch nur PTL sein ;).
Die von Intel letztes Jahr genannten 0.4 D0 wären beim PTL Compute Tile mit etwa 140mm² im 60%+ yield Bereich. Das ist fast ein halbes Jahr her. Aber natürlich kann man auch einen Analysten aus Taiwan alles glauben.
davidzo
2025-02-26, 11:42:49
60% wären immer noch zu niedrig. Apple hat letztes Jahr gerade den A19 für das diesjährige iphone17 von N2 auf N3P geshiftet weil die Yields bisher nur bei 60% lagen.
Das sind yield Daten vom August...
w0mbat
2025-02-26, 13:09:58
60% wären immer noch zu niedrig. Apple hat letztes Jahr gerade den A19 für das diesjährige iphone17 von N2 auf N3P geshiftet weil die Yields bisher nur bei 60% lagen.
Ganz sicher nicht. A19 war entweder immer schon N3 oder N2. Das Tape-out passiert ca. 1 Jahr vor launch und du switched ein GAA design nicht einfach so auf FinFET.
ChaosTM
2025-02-26, 13:31:42
dumme frage, aber wie hoch soll die "ausbeute" prozentual sein um als wirtschaftlich zu gelten ?
hat TSMC 99% oder doch deutlich drunter
basix
2025-02-26, 13:36:35
Keine dumme Frage, aber fast nicht zu beantworten:
- Wie teuer ist ein Wafer?
- Wie gross sind die Chips?
- Wie teuer kann ich die Chips verkaufen?
- Welchen Yield erreiche ich aufgrund Chip-Design Eigenheiten und Chip-Grösse?
Es gibt nicht DEN Yield, da jedes Chip-Design anders ist und andere Preise verlangt werden können. Aber ich glaube man beginnt typischerweise bei 50-60% mit der Risk Production und will später bei 80-90% landen. Bei relativ kleinen Chips inkl. Salvage wie einem Ryzen CCD könnte der Yield auch >90% sein. 99% wären geradezu genial ;)
ChaosTM
2025-02-26, 13:38:13
danke
Zossel
2025-02-26, 13:54:36
danke
Die Einheit ist da Treffer/Fläche, nicht Prozent.
Bzw.: https://semianalysis.com/die-yield-calculator/
basix
2025-02-26, 14:16:41
Defect density ist eine gute Metrik, ja. Sagt aber noch lange nicht alles über Yield und Wirtschaftlichkeit aus ;)
Zossel
2025-02-26, 14:46:32
Defect density ist eine gute Metrik, ja. Sagt aber noch lange nicht alles über Yield und Wirtschaftlichkeit aus ;)
High-NA mit Strom von unten und GAA dürfte teuer werden sein und wenig Marge erwirtschaften, Intel agiert ja nicht im luftleeren Raum.
Ich bleibe dabei, wenn Intel jetzt die Arschbacken zusammen kneift sind die 2030 wieder konkurrenzfähig. Allerdings sollte sich Taiwan nuklear bewaffnen um langfristig nicht erpressbar zu sein.
davidzo
2025-02-26, 15:44:20
Ganz sicher nicht. A19 war entweder immer schon N3 oder N2. Das Tape-out passiert ca. 1 Jahr vor launch und du switched ein GAA design nicht einfach so auf FinFET.
Ganz sicher doch. Der A19 ist N3P und nicht N2 und er kommt diesen Herbst im iphone 17.
Sicher wird Apple das früher entschieden haben, aber es ist nunmal erst Ende letzten Jahres geleakt und natürlich auch unbestätigt. Das ist aber normal dass wir solche Entscheidungen nicht in Echtzeit mitkriegen. Bei Intel haben wir es erst kurz vor dem Launch erfahren dass Arrowlake in N3 kommt und nicht 20A. Das wird Intel sicher etliche Monate gewusst und geheim gehalten haben. Man plant keine doppelten Produktionskapazitäten bis wenige Monate vor Launch ein.
Defect density ist eine gute Metrik, ja. Sagt aber noch lange nicht alles über Yield und Wirtschaftlichkeit aus ;)
Im Prinzip kann ein mäßiger Prozess mit hoher Trefferdichte ja auch einen hohen yield erzielen, wenn man in die Chips redundanz einbaut oder mit Salvage klar kommt. Vom fetten AD102 gabs ja niemals einen vollaktiven Chip. Die 4090 waren so ausgelegt, dass man einen oder mehrere "Treffer" irgendwo - selbst in der Steuerungslogik oder anderen essenziellen Teilen - eines GPC sowie einen weiteren treffer in den SMs eines anderen GPC, sowie Schäden im Cache wie auch in den Videoeinheiten verkraften kann. D.h. da könnte jeder Chip zig fehlerhafte Pfade/Transistoren haben und trotzdem noch als 4090 vermarktbar sein.
Selbst das Profimodell hatte dann zwar alle GPCs aktiv aber nicht alle SM. Also eine defekte Stelle wurde selbst beim höchsten Bin noch einkalkuliert.
Wenn natürlich der halbe Wafer Schrott ist, bleibt wenig zum verkaufen übrig - egal wie flexibel die SKU Konfigurationen sind ;)
https://wccftech.com/intel-panther-lake-socs-are-rumored-to-be-delayed-by-q4-2025/
Da ist die Verschiebung auf 26 wegen schlechter Yields.
w0mbat
2025-03-04, 23:33:10
Puh! 20A wurde angeblich gestrichen, weil 18A so gut läuft und angeblich wollen sie ab jetzt Kundenbestellungen annehmen. Und dann das. Ich habe mit einer PTL Vorstellung zur Computex und einem Launch im September gerechnet - wie bei LNL.
Das könnte Intel echt das Genick brechen.
basix
2025-03-05, 09:05:24
Ich würde da noch nicht zu viel reininterpretieren. Bleeding Edge Nodes und Timelines waren immer schon eine Sache für sich. Und es ist immer noch nur ein Gerücht, keine offizielle Meldung von Intel. Da kann was dran sein, muss aber nicht.
Und ich meine, nur schon dieser Satz muss noch die Augenbrauen heben:
[...] and that internal surveys indicate that the levels in Q3 won't see any improvements to what they are right now, which means that achieving mass-production in the desired timeline is almost impossible for Intel right now.
Dort steht, dass Intel in 6 Monaten absolut keinen Fortschritt machen wird und auch interne Surveys das sagen. What? Kein Fortschritt in 6 Monaten? Sind alle Leute bei Intel in einem ausgedehnten Sabbatical?
ChaosTM
2025-03-05, 09:31:17
Intel überspringt gerne Nodes. Wenn der "größere" nicht funkt, wird der einfach geskippt und der kleinere, noch viel komplexere, wird (mit Gottes Hilfe) schon irgendwann arbeiten und bis dahin hab ich mir meinen Millionenbonus schon gesichert.
Das 10er Debakel damals hat ähnlich angefangen.
Anstatt die Techniker arbeiten zu lassen übernahm das Martketing* die Führung, da kurzfristige Gewinne/Marktkapitalisierung wichtiger als alles andere waren. Die Konkurrenz schlief auch gerader, also schien das die "optimale" Lösung.
14nm++++ war die Folge.
*siehe auch Boing, wenn auch unter anderen Vorzeichen
Zossel
2025-03-05, 09:46:23
Intel überspringt gerne Nodes. Wenn der "größere" nicht funkt, wird der einfach geskippt und der kleinere, noch viel komplexere, wird (mit Gottes Hilfe) schon irgendwann arbeiten und bis dahin hab ich mir meinen Millionenbonus schon gesichert.
*siehe auch Boing, wenn auch unter anderen Vorzeichen
Man könnte fast meinen das dieses Denken in Monatsberichten und Quartalsberichten welches typisch für US-Firmen ist eher nicht für bestimmte Branchen geeignet ist.
davidzo
2025-03-05, 09:50:00
Puh! 20A wurde angeblich gestrichen, weil 18A so gut läuft und angeblich wollen sie ab jetzt Kundenbestellungen annehmen. Und dann das. Ich habe mit einer PTL Vorstellung zur Computex und einem Launch im September gerechnet - wie bei LNL.
Das könnte Intel echt das Genick brechen.
Soweit ich das sehe sind das die gleichen Nodes, nur dass 20A ein interner voirgezogener Node ist und 18A dann die komplette Version für Foundry customer. 20A sollte für Arrowlake gerusht werden und hat vermutlich wieder kein komplettes PDK das man externen Kunden hätte geben können. Also praktisch Intels Version von Samsungs 3GAE Fiasko.
Die Strategie ist die gleiche wie bei Intel4 und Intel3. Es ist der gleiche Prozess nur dass intel4 nicht über vollständige Libraries verfügt, z.,B. HD Zellen und daher externen Kunden nicht zur Verfügung steht. Die Skalierung kommt be intel3 also über die Libraries.
Intern hat man PowerVia auch bereits in Intel4 getestet, es scheint dort aber in keinem Produkt vor zu kommen und kommt erst wieder mit 18A.
https://wccftech.com/intel-panther-lake-socs-are-rumored-to-be-delayed-by-q4-2025/
Da ist die Verschiebung auf 26 wegen schlechter Yields.
Was soll sich denn geändert haben? Ich sehe dort überhaupt nichts neues. Von einer Verschiebung auf 2026 steht dort nichts. Panther Lake war schon immer Ende 2025 mit EEP Modellen beginnend.
Von Raichu heute:
25Q4 for PTL is right but a sharpshooter fallacy.
PTL plans to launch in Q4 25 and even early appearing in the 23 spring CCG RM, nothing has changed up to now.
I think it will be the EEP and if you focus on the GPUP it is even not news.
More investigation instead of guessing.
Kann man vertrauen im Gegensatz zu dem Analysten. Das war mir auch so schon lange bekannt. Der Analyst versucht etwas zu verkaufen, was schon immer so gewesen ist, nur damit er seine 18A yield story glaubwürdig hinstellen kann.
Und natürlich wird eine mobile Plattform, die Ende eines Jahres launcht, erst im neuen Jahr richtig widely verfügbar. Da baucht es keinen Analysten dazu, um das zu wissen. Das ist immer so und hat mit 18A nichts zu tun.
Wird auch von Intel bestätigt: https://www.computerbase.de/news/wirtschaft/alles-im-plan-intel-bezieht-stellung-zu-panther-lake-und-intel-18a.91688/
Panther Lake is on track to launch in the second half of this year. That launch date has not changed. We feel really good about the progress that we are making. In fact, if you look at where our yields are on Panther Lake today. They're actually slightly ahead at a similar point in time to Meteor Lake.
Und die Erklärung zum Volume (was sowieso logisch ist)
Now I'll remind you that we will launch Panther Lake in the second half of this year. In a similar vein, we launched the Meteor Lake in the second half of '23. It wasn't until '24 that it became real volume. We launched Lunar Lake in the second half of last year, and this is the year where it becomes real volume. And as we've said on Panther Lake, we launched in the second half of this year, but it's really not until next year that we get to that volume really starts to help improve the margin profile of the overall company.
w0mbat
2025-03-07, 17:03:20
Naja, MTL hatte (und hat) ja grottenschlechte yields. Wenn PTL da "slightly ahead" ist, sind das sehr schlechte Nachrichten für Intel.
Naja, MTL hatte (und hat) ja grottenschlechte yields. Wenn PTL da "slightly ahead" ist, sind das sehr schlechte Nachrichten für Intel.
Grottenschlecht? Wohl kaum ein halbes Jahr vor dem Massenstart.
Die Skala hat nicht umsonst keine Beschriftung ;).
Das Ding hat schlechte Yields, die Gerüchte aus Asien gibts ja nicht umsonst.
Es wird hoffentlich für einen limitierten Mobillaunch wie MTL einer war reichen.
y33H@
2025-03-07, 22:16:19
Sprecht ihr von Intel 4 Yield oder Packaging oder beidem?
w0mbat
2025-03-07, 22:42:25
Ich denke bei MTL war es eher das packaging.
Die Skala hat nicht umsonst keine Beschriftung ;).
Das Ding hat schlechte Yields, die Gerüchte aus Asien gibts ja nicht umsonst.
Es wird hoffentlich für einen limitierten Mobillaunch wie MTL einer war reichen.
Es braucht keine Skala, die Vergleiche davor reichen.
Gerüchte gibt es immer und meistens sind sie falsch. War bei MTL und LNL schon so. Vom angeblichen low volume MTL war später ebenfalls nichts mehr zu sehen, massig Geräte gab es.
Der Analyst :freak: erzählt Unsinn. Alles was er erzählt, war bekannt und lange so geplant. Nichts anderes sagt Intel. Oder was soll neu sein? Er bestätigt doch selber einen Start in 2025. Und dass ein launch Ende eines Jahres erst im nächsten Jahr für ein widely available sorgt, sollte sogar dir einleuchten. So dumm kannst du nicht sein.
Im Bezug auf Intel waren die Gerüchte annähernd immer richtig in den letzten Jahren.
y33H@
2025-03-08, 11:41:14
annähernd und immer schließen sich aus ^^
aceCrasher
2025-03-12, 16:43:07
https://videocardz.com/newz/intel-puts-core-ultra-300-panther-lake-cpu-on-display-at-embedded-world-2025
Panther Lake wie geplant in 2025.
We will further enhance our position in the second half of this year with the launch of Panther Lake, our lead product on Intel 18A, followed by Nova Lake in 2026.
One of the first things I did when I joined the company was to better understand the progress of Intel 18A. It is healthy and will enhance our competitiveness in the market. In addition to Panther Lake, we are in our final design phase with early Intel 18A external customer projects and expect to complete our first release to fab manufacturing in the middle of this year. We also continue to advance our roadmap of future nodes as we rebuild process leadership.
https://www.intc.com/filings-reports/all-sec-filings/content/0000050863-25-000052/a2024arsform10-k.pdf
dildo4u
2025-04-02, 10:51:57
Ist jetzt offiziell ein 2026 Produkt
https://videocardz.com/newz/intel-confirms-panther-lake-as-a-2026-client-product-discrete-gpus-also-get-a-nod
Badesalz
2025-04-02, 11:05:13
Ist jetzt offiziell ein 2026 Produkt Das lernt der Ryan irgendwann auch noch :freak:
dildo4u
2025-04-02, 13:01:52
Ist das nicht klar wir haben jetzt erst Tests der 275HX Modelle die Hersteller wollen erstmal diese Geräte verkaufen.
Die sind Konkurrenzfähig.
https://www.forum-3dcenter.org/vbulletin/showpost.php?p=13734331&postcount=907
Mann kann diese Launches nicht mit AMD vergleichen wenn man nur ganz wenige Geräte über Asus anbietet kann man natürlich deutlich früher am Markt sein.
Intel muss ganz andere Mengen für alle OEM zum Launch verfügbar haben.
Badesalz
2025-04-02, 13:18:27
aha. Ja... Das hat sich ryan ja auch nicht aus dem Finger gesaugt. Das steht in dem PDF -> Dem Butan scheint das im März also nicht so glasklar gewesen zu sein wie dir heute :|
Der blickt wohl auch noch nicht alles durch oder?
Ist jetzt offiziell ein 2026 Produkt
https://videocardz.com/newz/intel-confirms-panther-lake-as-a-2026-client-product-discrete-gpus-also-get-a-nod
Wer hätte das gedacht :freak:..
Ich bin ja froh, dass da endlich mal überhaupt was klappt.
Ist jetzt offiziell ein 2026 Produkt
https://videocardz.com/newz/intel-confirms-panther-lake-as-a-2026-client-product-discrete-gpus-also-get-a-nod
Offiziell woran? Lip-Bu Tan hat in seiner Rede (https://www.hardwareluxx.de/index.php/news/allgemein/wirtschaft/65830-intel-ceo-lip-bu-tan-intel-bestaetigt-plaene-fuer-panther-lake-nova-lake-clearwater-forest-und-intel-18a.html) den launch für das zweite Halbjahr bestätigt.
We will further enhance our position in the second half of this year with the launch of Panther Lake, our lead product on Intel 18A, followed by Nova Lake in 2026.
In deinem Link sieht man nur, dass es Panther Lake in 2026 geben wird bzw. Panther Lake eine 2026er Generation sein wird, was ja logisch ist bei einem Launch gegen Ende des Jahres. Das ist für unseren Badesalz zu hoch, das versteht der nicht. Als AMD Fanboy ist er etwas vernebelt in seiner Sicht.
Badesalz
2025-04-02, 19:34:15
@ryan
Das ist schon teils richtig was du sagst. Du hast als "Intel Fanboy" nur nicht in Betracht gezogen, daß ich dem Link von dildo nicht gefolgt bin, sondern ihm geglaubt habe. Also, vertraut, auf seine Auffassungsgabe und sein Textverständnis. Bei dir klick ich die von dir erklärten Links dagegen schon an. Diesen Lernprozess hab ich beretis hinter mir :uup:
Ab jetzt ist das halt auch bei dildo so. Wobei das diesmal irgendwie auch knuffig war wie ihr euch austauscht und gegenseitig aufklärt bis ihr mit vereinten Kräften dieses eine Mal Intels PR-Maschinerie blickt. Womit wir wieder beim Thema Lernprozesse wären :usweet: Die erscheinen grad bisschen zäh im Verlauf. Das wird noch...
dildo4u
2025-04-16, 07:15:23
Interview mit einem Intel CPU Architekt
EJGr-HWzGFs
dildo4u
2025-08-14, 09:04:40
Yields sind angeblich sehr niedrig ein 2025 Launch ist möglich aber mit niedrigen Margen.
https://www.reuters.com/world/asia-pacific/intel-struggles-with-key-manufacturing-process-next-pc-chip-sources-say-2025-08-05
aceCrasher
2025-08-14, 09:57:01
As of late last year, only around 5% of the Panther Lake chips that Intel printed were up to its specifications, these sources said. This yield figure rose to around 10% by this summer, said one of the sources, who cautioned that Intel could claim a higher number if it counted chips that did not hit every performance target.
Puhh... Und das bei einem so kleinen Chip.
mocad_tom
2025-08-14, 10:07:15
Ich würde sagen Zen 6 12-Core mit 48MB L3 Die wird kleiner als Panther Lake 4P+8E+4LPE+NPU+IMC+VideoEncDec+ein paar PCIe
Schau dir mal Lunar Lake an - okay da sind noch die Execution Units von der iGPU gleich mit drin.
Badesalz
2025-08-14, 10:14:19
Ich würde sagen Zen 6 12-Core mit 48MB L3 Die wird kleiner als Panther Lake 4P+8E+4LPE+NPU+IMC+VideoEncDec+ein paar PCIeNa immerhin könnten sie sich innerhalb eines halben Jahrens von 5% auf 10% steigern...
Yields sind angeblich sehr niedrig ein 2025 Launch ist möglich aber mit niedrigen Margen.
https://www.reuters.com/world/asia-pacific/intel-struggles-with-key-manufacturing-process-next-pc-chip-sources-say-2025-08-05
Ich lehn mich mal auf dem Fenster und sage, es gibt keinen Launch oder maximal sowas wie cannon lake, wenn der Yield tatsächlich schlecht ist. Es wäre jetzt zu spät für einen Launch zum Jahreswechsel, sollte der Yield tatsächlich so aussehen.
Zossel
2025-08-14, 11:02:44
Ich lehn mich mal auf dem Fenster und sage, es gibt keinen Launch oder maximal sowas wie cannon lake, wenn der Yield tatsächlich schlecht ist. Es wäre jetzt zu spät für einen Launch zum Jahreswechsel, sollte der Yield tatsächlich so aussehen.
Und die Fabs haben eine Latenz von mehreren Monaten, bis da Fixes wirksam werden dauert es.
Ein wenig mehr Prio auf Yield statt Latest and Greatest wäre INTEL IMHO angeraten.
Ich glaube das haben sie getan, der Fokus wird auf dem Yield gelegen haben, weniger auf der Leistung. Dennoch hat man sich extrem viel aufgeladen, GAAF, BSPD (welche TSMC auf A16 verschob btw), erst 2. Generation EUV - ist halt viel. Dass der überhaupt läuft ist mMn ein kleines Wunder. Aber zuviel sollte man sich auch nicht erwarten.
Badesalz
2025-08-14, 13:23:03
BSPD (welche TSMC auf A16 verschob btw) Die wollen aber anscheinend direkt "to S/D" machen. Das ist nochmal bisschen anders als nur PowerVia.
Zossel
2025-08-14, 14:37:22
Die wollen aber anscheinend direkt "to S/D" machen. Das ist nochmal bisschen anders als nur PowerVia.
Aber nicht Strom von unten und GAA gleichzeitig.
Zossel
2025-08-15, 18:51:01
Die Chaos-Bude produziert weiter Chaos:
https://www.phoronix.com/news/Intel-FRED-Incompatible-ENDBR64
iamthebear
2025-08-15, 19:49:09
Laut Leaks von angeblichen Intel Mitarbeitern (von 2 unabhängigen Quellen) soll der 18A Yields bei ca. 70% liegen (bezogen auf Panther Lake) bei 5.1GHz Takt.
Intel will nur mit Brechstange die Taktraten hochtreiben sodass Panther Lake auf ARL-H Niveau kommt und genau das lässt die Yields in den Keller fallen.
Ich habe jedoch noch nicht herausbekommen, ob das nur ein Binning Thema ist z.B.:
10% Yields für 385H, die restlichen 60% werden z.B. als 355H mit niedrigerem Takt verkauft und vielleicht von den restlichen 30% noch einige mit teildeaktivierten Kernen (z.B. 4+4+4 oder 2+8+4 Konfiguration.
Oder es wurden hier bewusst Design Rules verletzt/gebogen um auf den höheren Takt zu kommen und die restlichen 90% sind tatsächlich alle Schrott.
Vermutlich wird die Wahrheit wohl etwas in der Mitte liegen.
Egal wer Recht hat die Performancesteogerungen dürften aber auf jeden Fall überschaubar sein.
ChaosTM
2025-08-15, 19:53:25
Die Chaos-Bude produziert weiter Chaos:
https://www.phoronix.com/news/Intel-FRED-Incompatible-ENDBR64
Wird Zeit, dass sich der Mann mit dem besten Gehirn persönlich darum kümmert und die Bude "verstaatlicht".
Laut Leaks von angeblichen Intel Mitarbeitern (von 2 unabhängigen Quellen) soll der 18A Yields bei ca. 70% liegen (bezogen auf Panther Lake) bei 5.1GHz Takt.
Intel will nur mit Brechstange die Taktraten hochtreiben sodass Panther Lake auf ARL-H Niveau kommt und genau das lässt die Yields in den Keller fallen.
Der eine entlassene Mitarbeiter meinte über 70%. Das Problem scheint eher die fmax Taktfrequenz zu sein. Das target von PTL-P soll bei nur noch 5.1 Ghz liegen und damit nur knapp über LNL-M. Die PTL-H mit kleinerer iGPU und größerer Standard TDP sollen in der Spitze zwar höher takten, aber zu welchem Preis und yield ist die Frage. Intel bräuchte 5.4 Ghz, um ein Patt mit ARL-H zu erzielen. Das mit den 10% ist völliger Quatsch ohne genauen Kontext.
Von der CPU ist nicht mehr viel zu erwarten. Das Highlight wird eindeutig die iGPU und die Akkulaufzeitverbesserungen gegenüber ARL.
Problematischer sehe ich eher Nova Lake, wo nur das low end mit 18A kommen soll. Vielleicht bezieht sich das nur auf Desktop, während sie für mobile auf 18A gehen, dann wäre das etwas anderes.
Badesalz
2025-08-16, 13:30:57
Der eine entlassene Mitarbeiter meinte über 70%. Das Problem scheint eher die fmax Taktfrequenz zu sein. Das target von PTL-P soll bei nur noch 5.1 Ghz liegen und damit nur knapp über LNL-M.Du hast den Quote 1zu1 von Deutsch auf Deutsch übersetzt. Danke :|
Der Rest besagt - in TSMC-Terminologie - Intel hätte sowas wie N2 (ggf. N2P) und versucht jetzt durch bloße Fummelei N2X draus zu machen.
Klärt, wo wir schon bei Ausbeute sind, irgendwie nicht auf warum Broadcom nicht eingestiegen ist. Bei der Wahl zwischen N3P, N3X und N3E, haben sie sich für N3E entschieden. Sie haben/hätten es also nicht nötig gehabt sich auf solche Fummeleien einzulassen. Es wäre ok für sie. War es aber irgendwie nicht.
iamthebear
2025-08-20, 23:18:13
Zuerst gab es einen etwas kryptischen Tweet von Raichu:
https://x.com/OneRaichu/status/1957577791182106847
40-50%, now.
More than half of them can move 6+.
Best is 5+.
Danach hat meng das Ganze noch etwas präzisiert:
https://x.com/meng59739449/status/1957949346894475471
About 18A Yield issue
1)40-50% Parametric Yield FMAX at 5 GHz+
2)20-25% Parametric Yield FMAX at 6 GHz+
3)80% Function Yield
overall product Yield = Function*Parametric / 100 = 32 ~ 40 % Yield (5 GHz+) , 16 ~ 20 % (6 GHz+)
18A scheint also zumindest in der Theorie wirklich einigermaßen hoch zu takten nur scheitert es wieder einmal an den Yields.
Badesalz
2025-08-20, 23:40:56
18A scheint also zumindest in der Theorie wirklich einigermaßen hoch zu takten nur scheitert es wieder einmal an den Yields.Ich glaub wir reden seit über einem Monat darüber?
Die 40% - 5Ghz sind aber auch nicht so der Knaller. TSMCs N2 wird ziemlich sicher (Zen6) die 6Ghz hinbekommen. Wirtschaftlich.
Das sind leider Welten.
80% ist weit besser als die 70% aus März oder wann das war, aber wie gesagt, es wird nicht reichen für eine Finalproduktion von einer kompletten CPU-Serie und die Zeit ist ausgelaufen. Wenn die jetzt damit produzieren wirds sehr sehr teuer pro Chip für Intel, weil einen Großteil muss man entsorgen.
dildo4u
2025-08-21, 09:09:38
AMD hat immer noch nix zu sagen in Notebooks 20% daher sehe ich nicht als negativ wenn die Chips nur 5GHz können.
AMD Notebooks 21% Revenue gegenüber Server sind bei 40%!
https://www.hardwareluxx.de/index.php/news/hardware/prozessoren/66792-cpu-marktanteile-amds-desktop-anteil-steigt-stetig.html
Selbst mit schlechten Produkten hält Intel das Segment ohne Probleme.
Intel kann einfach ARL refreshen für Notebooks, das würde problemlos reichen. AMD hat ja auch nur den Gorgon-Refresh am Start. Problem hierbei ist nur wieder, man wiederholt MTL und viele Hersteller haben damals schon gesagt, das ist das letzte Mal, dass sie das mitmachen und sie haben schon wieder das Blaue vom Himmel versprochen und werden wieder nicht liefern... das hat dazhu geführt, dass sogar DELL AMD-Notebooks auf der Roadmap hatte.
lt.MLID nennen Intel-Ingeneure intern selbst PTL "Pathetic Lake", soviel dazu.
Badesalz
2025-08-21, 09:25:33
AMD hat immer noch nix zu sagen in Notebooks 20% daher sehe ich nicht als negativ wenn die Chips nur 5GHz können.Stand da bei 5Ghz nicht 40% bei? :|
@HOT
80% ist weit besser als die 70% aus März oder wann das war+10% im halben Jahr. ok...
Ich kenn die Standars der Metrik leider nicht -> "80% Function" heißt nicht direkt kaputt, aber stabil dann bis wieviel nach oben? 3Ghz? 2Ghz?
PS:
https://www.hardwareluxx.de/index.php/news/hardware/prozessoren/66573-in-tsmc-n2-nova-lake-soll-tape-out-geschafft-haben.html
dildo4u
2025-08-21, 09:31:26
Kommt der Arrow Lake Refrech nicht vor Panther Lake?
Panther Lake könnte dann erst Sommer 2026 sein.
Angeblich 6Ghz Peak.
https://www.3dcenter.org/news/geruechtekueche-verbesserter-refresh-zu-arrow-lake-2026er-refresh-zu-zen-5-und-am5-support-fuer
PTL sollt zum Jahreswechsel kommen. Das wird wohl nicht mehr klappen.
25/26 -> PTL U/H/P (aber nur noch das 4+8-Die)
26/27 -> NVL U/H/P
27/28 -> RZL P/M
28/29 -> TNL
Badesalz
2025-08-21, 09:48:35
Ich stell wohl wieder die falschen Fragen :ulol:
mboeller
2025-08-21, 10:55:38
Ich stell wohl wieder die falschen Fragen :ulol:
Welche Fragen?
Du hast doch nur aufgezeigt, dass die Annahme von HOT mit den 80% Yield falsch ist. Der Yield beträgt nur 80% von den 40-50% die überhaupt mal die 5GHz erreichen, also nur 32-40%... nix gut. Selbst im Laptop wäre eine CPU mit gerade mal 4-4,5GHz (FMAX) wohl zu langsam.
edit:
Den Text oben kann man aber auch so verstehen, dass 40-50% 5GHz erreichen und weitere 20-25% 6GHz ... dann wäre der Gesamt-Yield natürlich wesentlich höher mit (optimal) (50%+25%) x 80% = 60% ...
Du hast mich nicht verstanden. Das war mit einkalkuliert :D. Mit 80% Yield würde man teure Chips bekommen und mit viel Salvage auf über 90% kommen, die Dinger sind aber auch relativ klein - aber dank der niedrigen Takte ist der Ausschuss zu hoch. Das wird noch ne Menge Arbeit, wenn man NVL mit 5-6GHz mit über 90% Yield schaffen will. Kein Wunder, dass man nur das 4+0 mit 18A fertigen will. Wenn RZL der Pipecleaner für 14A werden sollte, können wir da denke ich auch nen Haken dran machen, 14A ist ja schon mindestens 1/2 Jahr zu spät dran.
davidzo
2025-08-21, 14:22:52
Du hast mich nicht verstanden. Das war mit einkalkuliert :D. Mit 80% Yield würde man teure Chips bekommen und mit viel Salvage auf über 90% kommen, die Dinger sind aber auch relativ klein - aber dank der niedrigen Takte ist der Ausschuss zu hoch. Das wird noch ne Menge Arbeit, wenn man NVL mit 5-6GHz mit über 90% Yield schaffen will. Kein Wunder, dass man nur das 4+0 mit 18A fertigen will. Wenn RZL der Pipecleaner für 14A werden sollte, können wir da denke ich auch nen Haken dran machen, 14A ist ja schon mindestens 1/2 Jahr zu spät dran.
Als Konsument wäre eine reine E-core CPU für den Entry mobile und Desktop APUs doch mal sehr interessant. Gerne mit 0+12+4 oder monolitisch 0+16.
https://substackcdn.com/image/fetch/$s_!hSRe!,w_1456,c_limit,f_webp,q_auto:good,fl_progressive:steep/https%3A%2F%2Fsubstack-post-media.s3.amazonaws.com%2Fpublic%2Fimages%2F4b060251-7bc5-4135-bd8d-4a24496bd394_902x554.png
https://chipsandcheese.com/p/skymont-in-gaming-workloads
4+0+4 PTL mit 25Watt klingt so uninspiriert, da könnte man auch gleich einen LnL als refresh nehmen oder einfach den LNL compute Die mit dem neuen 4XE-kern lowcost GPU/IO-Die kombinieren.
Undertaker
2025-08-21, 15:42:52
Der Screenshot ist reichlich irreführend, hier liegt offensichtlich ein massives GPU-Limit vor. Eine valide Vergleichsmessung im CPU-Limit unter verschiedenen Metriken (gleicher Verbrauch, gleicher Takt, Maximaltakt) wäre aber tatsächlich interessant.
davidzo
2025-08-21, 15:57:15
Der Screenshot ist reichlich irreführend, hier liegt offensichtlich ein massives GPU-Limit vor. Eine valide Vergleichsmessung im CPU-Limit unter verschiedenen Metriken (gleicher Verbrauch, gleicher Takt, Maximaltakt) wäre aber tatsächlich interessant.
Da bin ich mir nicht so sicher, es wurde schließlich eine B580 verwendet :freak:
Die braucht bekanntermaßen einen 9800x3d um nicht ins CPU-Limit zu geraten ;D
Für eine Konsolen-APU, gar einen handheld chip würden die E-Cores wohl völlig ausreichen, da dort eh die IGP bzw. der LPDDR limitiert. 0P + 8E + 12XE +16-32MB gemeinsamer LLC könnte sogar einem Z2 Extreme gefährlich werden. Gerade im TDPlimit.
Ist das noch so? Intel wollte doch daran arbeiten...
Undertaker
2025-08-22, 09:33:59
Da bin ich mir nicht so sicher, es wurde schließlich eine B580 verwendet :freak:
Die braucht bekanntermaßen einen 9800x3d um nicht ins CPU-Limit zu geraten ;D
Der Abstand zwischen P- und E-Cores wäre selbst taktbereinigt sehr viel größer, insofern kein brauchbarer Leistungsvergleich - allenfalls eine Aussage, ob die Performance der E-Cores hier prinzipiell hinreichend ausfällt.
Badesalz
2025-08-22, 09:44:45
allenfalls eine Aussage, ob die Performance der E-Cores hier prinzipiell hinreichend ausfällt.Was beim Spielen oberhalb 1080 wohl sehr oft der Fall wäre...
davidzo
2025-08-22, 12:09:40
Der Abstand zwischen P- und E-Cores wäre selbst taktbereinigt sehr viel größer, insofern kein brauchbarer Leistungsvergleich - allenfalls eine Aussage, ob die Performance der E-Cores hier prinzipiell hinreichend ausfällt.
Umgekehrt, der Abstand wäre taktbereinigt kleiner, da die E-Cores niedriger takten. Ich stimme dir aber zu dass es mehr Tests braucht, aber die Anzeichen sind bisher doch gut. Trotzdem würde eine reine E-Core CPU weniger Latenzballast herumschleppen als die hybrid CPUs mit denen wir testen können.
Spiele sind ein low IPC workload und hauptsächlich Latenzabhängig. Lion Cove wird massiv von der backend memory Latenz gebremst und zen5 hängt eher an der Frontend latenz.
E-Cores haben zwar keinen L1.5 und kleineren L1 aber dafür ist die L1 Latenz sogar geringer als bei Zen5 und danach kommt ein riesiger 4MB L2 Cache mit akzeptablen 19zyklen Zugriffslatenz. Das düfte für Spiele kaum schlechter sein als als das aufwändige vierstufige Cache Setup der P-Cores.
Die E-Cores haben ebenfalls ein riesiges OoO window, das hilft die backend memory Latenz zu verstecken.
Klar haben die P-Cores eine noch größere OoO Engine, aber auch die muss erstmal gefüllt werden. Außerdem benötigen sie dafür viel Fläche und Energie. Bei einem Handheld im engen TDP Korsett kann ich mir gut vorstellen dass die E-Cores in Spielen ggf. sogar besser performen.
Eine 8Kern e-Core CPU hätte zudem nur 2x Ringbus stops (4 total) für 2x4kern Cluster und somit die Chance auf erheblich bessere L3 und DRAM Latenzen. Wieviel das ausmacht sieht man ja bei Lunarlake (7 stops) vs Arrowlake (14Stops) mit 80cycles vs 52cycles L3 Latenz. Und die hohe L3 latenz bei ARL hat natürlich auch gravierende Auswirkungen auf die DRAM Latenz.
In einer reinen 8 oder 12C E-Core CPU wären L3 und DRAM Latenz theoretisch um die 40-45 cycles und damit sogar besser als Zen5. Das ist etwas völlig anderes als der L3 in den Hybrid CPUs die wir bisher sehen.
Techpowerup hatte damals die Goldmont E-Cores des 12900k umfangreichen Gaming Tests unterzogen. Verwendet wurde eine RTX 3080 und in 1080p waren die E-kerne 39% langsamer als die P-Cores.
Damit waren sie immerhin auf Skylake und Zen2 Niveau (5% hinter einem 3600X). Also ungefähr vergleichbar mit der Steamdeck CPU. In Anwendungen lagen die E-Cores dagegen 52% hinter den P-Cores und 20% hinter einem 3600X (trotz +2 Kernen).
Das waren aber damals noch Goldmont Kerne. In den zwei Generationen danach hat sich extrem viel getan für die E-Kerne:
- 50% mehr Decoder (seit Skymont)
- 2x L2 Cache seit Crestmont (bei gesunkener Latenz)
- 2x L2 Bandbreite (seit Skymont)
- OoO window von 256 auf 416 ROB entries (seit Skymont, mehr als Zen4)
- Das Taktdefizit wird kleiner. Bei ADL war es noch 25%, bei ARL sind es noch 19%.
Undertaker
2025-08-22, 16:44:53
Du hast mich missverstanden: Im Screenshot lag der Abstand zwischen P- und E-Cores bei unter 5%. Selbst wenn hier bei gleichem Takt getestet wurde, wäre das viel zu wenig, um ein sinnvoller Test im CPU-Limit zu sein. Insofern: Wertlos für eine vergleichende Aussage.
iamthebear
2025-08-23, 14:38:10
Cyberpunk ist ein edge case. Ich habe hier bei ARL Release (noch vor dem Game Patch) Benchmarks gesehen wo die E Cores sogar deutlich besser liefen als die P Cores.
Cyberpunk scheint sehr stark von der Core 2 Core Latenz abhängig zu sein un diese ist bei E Cores, die sich einen L2 teilen deutlich besser zu sein als bei P Cores, die über den überlasteten Ring müssen.
Sollen die E-Kerne (Artic Wolf) von Nova Lake dann nicht auch auf den L3 zugreifen können? Ich meine, ich hatte was gelesen irgendwo. Letztendlich ist die E-Kern IP die konkurrenzfähigste von Intel. Noch nicht in der absoluten Leistung, das ist klar. Die absolute Leistung wird erst ab Titan Lake benötigt.
Soweit ich weiss sind bei NVL die Arctic-Wolf-Module immer noch 4+4MB L2$ und die Coyote Cove 2+xMB L2$, nicht mehr einzelne Cores.
davidzo
Ich würde mal ganz stark darauf tippen, dass ab TNL auch die ex-e-Cores in 2er-Modulen an den Ringbus angebunden werden, nicht mehr in 4ern. Das wären dann bei 8 Hops 16 Kerne mit SMT voraussichtlich pro Compute Tile.
iamthebear
2025-08-23, 16:50:51
Sollen die E-Kerne (Artic Wolf) von Nova Lake dann nicht auch auf den L3 zugreifen können? Ich meine, ich hatte was gelesen irgendwo. Letztendlich ist die E-Kern IP die konkurrenzfähigste von Intel. Noch nicht in der absoluten Leistung, das ist klar. Die absolute Leistung wird erst ab Titan Lake benötigt.
Selbes System wie bei MTL/ARL-H:
Die E Cores im Compute Tile (16 pro Compute Tile bzw. 32 gesamt) haben Zugriff auif den L3. Der Sinn von diesen ist die MT Performance zu pushen.
Die 4 E Cores im SOC Tile haben keinen L3 Zugriff. Der Sinn dahinter ist, dass dann der Ring im Leerlauf abgeschaltet werden kann und nur aktiviert wird wird wenn wirklich mehr Performance gebraucht wird. So Dinge wie Videos schauen oder ein Teams Meeting schaffen die E Cores auch ohne L3.
Ich würde mal ganz stark darauf tippen, dass ab TNL auch die ex-e-Cores in 2er-Modulen an den Ringbus angebunden werden, nicht mehr in 4ern. Das wären dann bei 8 Hops 16 Kerne mit SMT voraussichtlich pro Compute Tile.
Wenn NVL bereits 24 Kerne hat denke ich nicht, dass Intel dann auf 16 zurück geht.
Ob SMT jemals wieder zurück kehrt daran habe ich meine Zweifel. Bei 48 Kernen ist der Nutzen davon im Desktop auch relativ überschaubar.
Meine Vermutung ist entweder:
a) Intel bleibt bei den 4 Kernen pro Ringbus Stop, erhöht jedoch den L2 (z.B. 6MB L2 shared für 4 Kerne). Es gibt dann eine 6x4 Konfiguration mit der Option auf 8x4 hoch zu gehen.
b) Es gibt zwar eine Architektur aber in 2 verschiedenen Ausführungen: Als P Core mit 2 Kernen pro L2 oder als E Core mit kompakterer Bauform und etwas niedrigeren Taktraten mit 4 Kernen pro L2.
Undertaker
2025-08-24, 15:29:06
Cyberpunk ist ein edge case. Ich habe hier bei ARL Release (noch vor dem Game Patch) Benchmarks gesehen wo die E Cores sogar deutlich besser liefen als die P Cores.
Cyberpunk scheint sehr stark von der Core 2 Core Latenz abhängig zu sein un diese ist bei E Cores, die sich einen L2 teilen deutlich besser zu sein als bei P Cores, die über den überlasteten Ring müssen.
Diese Theorie würde ich arg anzweifeln, zumindest das dies dem gegenüberstehende eklatante Nachteile wie den insgesamt nun einmal massiv kleineren L2-Cache pro Core in Cache-sensitiven Szenarien wie Spielen auch nur annähernd kompensiert. Ich lasse mich da aber gern von harten Fakten überzeugen; d.h. wenn du einen solchen ARL-Test finden solltest, der P- vs. E-Cores entsprechend im CPU-Limit vergleicht, immer her damit.
ChipsandCheese spricht im obigen Screenshot noch nicht einmal von angeglichenem Takt, sondern nur von "I played a variety of games on the Core Ultra 9 285K with affinity set to the 16 E-Cores." Offenbar wurde also explizit mit einem prozentual zweistellig höher taktenden P-Core verglichen, der dann keine 5% schneller als die E-Cores gewesen sein soll – ohne GPU-Limit würde man dem E-Core damit eine massiv HÖHERE IPC als dem P-Core bescheinigen. :freak: Nope, das zweifle ich an, hier wurde eine Spielbarkeitsbewertung im GPU-Limit vorgenommen.
Badesalz
2025-08-25, 06:29:43
Scheint realistisch. Deine Analyse. Und der Test...
dildo4u
2025-08-26, 07:51:54
Laut einer OEM Roadmap wird Arrow Lake HX nicht von PL ersetzt.
https://videocardz.com/newz/unofficial-amd-cpu-roadmap-points-to-gator-range-and-medusa-point-zen6-updates-in-2027
Das war doch bekannt...ohne Desktop kein HX.
dildo4u
2025-09-03, 15:39:16
Acer zeigt ein PL Laptop auf der IFA
https://www.computerbase.de/news/notebooks/acer-swift-16-ai-das-erste-notebook-mit-panther-lake-und-riesigem-touchpad-kommt-bald.94168
dildo4u
2025-09-26, 04:05:10
Recht positiver Leak zu PL.
Alle Kerne sollen diesmal zur Performance beitragen daher Konkurrenzfähig vs Strix Point/Arrowlake
ExpNObGI124
Irgendwie ist zu Tom nicht durchgedrungen, dass PTL auf Q2 26 verschoben wurde (nicht offiziell natürlich)... und die Celestial Einschätzung ist sicherlich wieder zu positiv.
dildo4u
2025-09-26, 09:00:09
Zumindest im Low Power Bereich war doch der zweite Claw recht gut denke das ist realistisch.
Alles von AMD ist weiterhin RDNA 3.5.
https://www.gamestar.de/artikel/msi-claw-8-im-test,3433015.html
Wir kennen ihn ja bei Intel, himmelhoch jauchzend zu tode betrübt...
Entweder ist bei Intel alles Überflieger, dann ist er total euphotisch, oder er ist enttäuscht, dass die hochtrabenden Erwartungen nicht eintreffen, dann ist Intel doomed... ist doch jedes Mal das gleiche Spiel.
Die OEMs sind bei PTL wegen 2 Dingen nicht begeistert, 1.) wegen des viel zu hohen Preises und 2.) weil die CPU nicht in großen Mengen kommt bis Q2. Und da soll ja Medusa schon verfügbar sein, der in allen Belangen besser sein dürfte... was soll den RDNA3.5 fürn Hindernis sein? RT brauchste nicht für ein Handheld und ne AI-Einheit haben die AMDs ebenfalls.
Recht positiver Leak zu PL.
Alle Kerne sollen diesmal zur Performance beitragen daher Konkurrenzfähig vs Strix Point/Arrowlake
https://youtu.be/ExpNObGI124
Bei 22:50 lügt der sich einen gewaltig zurecht. Der zählt die dummy tiles mit zu 18A/N3E. Außerdem zählt er das PCD, welches in N6 gefertigt wird, zu 18A/N3E mit dazu. Auch ignoriert er gekonnt, dass für Intel 18A günstiger kommt als Fremdfertigung von N3.
Das große Highlight bei PTL dürfte die Grafikleistung und Akkulaufzeit werden. Zur Akkulaufzeit verliert er kein Wort.
BavarianRealist
2025-09-26, 15:38:36
Es bleibt zu hoffen, dass
1) Panther-Lake ein ordentliches Produkt wird, das keine echten Schwächen hat
2) Intels 18A/14A-Prozesse die Kurve kratzen und brauchbares Yield liefern.
Panter-Lake sollte sich schon etwas von Strix abheben und die Zen6-APUs dürften dann noch etwa 2-3 Quartale in der Zukunft sein. Der aufwändige Aufbau von Panther-Lake (insgeamt viel Silizium in teils sehr teuren Prozessen zzgl. Träger-Die) dürfte das Ding aber sehr teuer machen, womöglich in der Nähe von 100$ reine Produktionkosten, sodass Panther-Lake von Intel nicht günstig angeboten werden kann. AMDs Strix (von Krakan-Point ganz zu schweigen) dürfte kaum die Hälfte kosten, dennoch bleibt abzuwarten, ob AMD hier allzu aggressiv an der Preisschraube dreht aufgrund der knappen Wafer.
basix
2025-09-27, 08:47:29
Da Nvidia bei Intel eingestiegen ist, erwarte ich schon dass in Zukunft was bei Intel Foundry laufen wird. Vermutlich keine GPUs und wohl auch keine CPUs (Vera wird sicher noch bei TSMC gefertigt). Aber z.B. NVLink Switches (NVLink IP könnte man nun bei Intel haben, ausser sie lösen das via Chiplets von TSMC) oder auch Packaging Zeugs wären eine Möglichkeit.
Intel 18A scheint Probleme zu haben (nicht ganz auf Augenhöhe mit TSMC N2 und suboptimale Yields) aber 14A sieht auf dem Papier ziemlich gut aus, wohl konkurrenzfähig mit TSMC A16 (aber wohl etwas hinter A14 zurück).
w0mbat
2025-09-27, 09:30:25
Irgendwie ist zu Tom nicht durchgedrungen, dass PTL auf Q2 26 verschoben wurde (nicht offiziell natürlich)... und die Celestial Einschätzung ist sicherlich wieder zu positiv.
Hm, dann waere ich gerade umsonst unterwegs :tongue:
bbott
2025-09-27, 13:41:04
Da Nvidia bei Intel eingestiegen ist, erwarte ich schon dass in Zukunft was bei Intel Foundry laufen wird. Vermutlich keine GPUs und wohl auch keine CPUs (Vera wird sicher noch bei TSMC gefertigt). Aber z.B. NVLink Switches (NVLink IP könnte man nun bei Intel haben, ausser sie lösen das via Chiplets von TSMC) oder auch Packaging Zeugs wären eine Möglichkeit.
Intel 18A scheint Probleme zu haben (nicht ganz auf Augenhöhe mit TSMC N2 und suboptimale Yields) aber 14A sieht auf dem Papier ziemlich gut aus, wohl konkurrenzfähig mit TSMC A16 (aber wohl etwas hinter A14 zurück).
Immer das gleiche Spiel, anfangs Hui und dann doch pfui... Was ist dieses Mal wirklich anders?
Solange Intel nicht beweist, das die Pechsträhne abreißt, ist muss mal (leider) mit dem schlimmsten rechnen...
Und hoffentlich geht AMDs Glücksstehne nicht zu Ende... :biggrin:
davidzo
2025-09-28, 18:55:49
Panter-Lake sollte sich schon etwas von Strix abheben und die Zen6-APUs dürften dann noch etwa 2-3 Quartale in der Zukunft sein.
Wenn die Gerüchte stimmen das PTL wirklich erst H2 '26 wirklich in Masse verfügbar ist, dann wäre das nur 1 Quartal vor zu Medusa. Und diese APU soll ja bereits ab Juli'25 an OEMs gesampled worden sein und Verschiebungen sind sehr unwahrscheinlich. Wenn Medusa deutlich schneller als PTL ist, dann wissen die OEMs das jetzt wahrscheinlich schon.
Wenn in Q3 Medusa und kurz danach auch Novalake-P/H kommt, dann dürfte es viele OEMs geben die sich den Spaß mit Panther lake komplett sparen, bzw. sich auf eine Handvoll Modelle beschränken. Die kostspielige Entwicklung von Prototypen ist das Eine, aber Tooling und Ramp up für mehrere Produktionslinien ist noch teurer und erfolgt relativ kurzfristig. Das könnte also noch gecancelt worden sein.
Von welchem Gerücht ist die Rede? Und wie definiert man Masse? Würdest du Strix Point 14 Monate nach release als Masse bezeichnen? AMD erreicht nie die Masse von Intel. Wenn man die gleichen Maßstäbe nehmen würde, müsstest du dann nicht 12+ Monate bei AMD draufrechnen? Auch Nova Lake wird zu Beginn nicht gleich in Masse verfügbar sein.
Tarkin
2025-09-29, 09:23:49
NDA fällt offenbar am 9. Oktober.
https://videocardz.com/newz/intel-tech-tour-2025-leak-panther-lake-set-to-be-announced-on-october-9th
davidzo
2025-09-29, 10:44:11
Von welchem Gerücht ist die Rede? Und wie definiert man Masse? Würdest du Strix Point 14 Monate nach release als Masse bezeichnen? AMD erreicht nie die Masse von Intel. Wenn man die gleichen Maßstäbe nehmen würde, müsstest du dann nicht 12+ Monate bei AMD draufrechnen? Auch Nova Lake wird zu Beginn nicht gleich in Masse verfügbar sein.
Auf englisch nennt es sich High Volume Manufacturing. Also keine single batches mehr mit weiteren Prozessanpassungen sondern die eine getaktete Serienproduktion mit fester cycle time bei der sich die yields kaum noch ändern. Alles vor HVM ist Risk production und gilt noch als engineerin/debugging phase und ist erheblich teurer und riskanter zu betreiben.
Gerücht? Dies hier:
Irgendwie ist zu Tom nicht durchgedrungen, dass PTL auf Q2 26 verschoben wurde (nicht offiziell natürlich)... und die Celestial Einschätzung ist sicherlich wieder zu positiv.
Die Spatzen pfeifen es doch schon länger von den Dächern dass der 9. Oktober ein Paperlaunch wird. Solange die yields nicht stimmen wäre ein HVM Start defizitär und das wird es unter Tan nicht geben. Der Ramp zieht sich also noch bis genug Prozessanpassungen gemacht sind um Yield und Performance glatt zu ziehen. HVM ist jetzt für H1 2026 geplant, bzw. Beginn möglichst Ende Q4 2025 (Ming Chi kuo im Mai). Damit ist ein Launch und Verfügbarkeit des ganzen Lineups vor Q2 26 unwahrscheinlich da die OEMs ja auch noch ihre Zeit brauchen um die Systeme damit zu bauen.
Die SKU die noch 2025 verfügbar sein würde, sei ein H-Modell (45W) mit 4P + 8E + 0LPE + 4Xe3 sein. Ein Ersatz für Lunarlake wäre das nicht, dazu wäre die GPU zu schwach. Sieht eher nach einer gaming CPU aus. Wenn es hoch kommt ist es ein Sidegrade und neben Arrowlake HX mit mehr P-Kernen nicht wirklich interessant. Erinnert irgendwie an den i3-8121U, der absichtlich so abgespeckt wurde dass den niemand haben wollte. Aber immerhin hat man auch damals den Shareholdern Wort gehalten.
https://www.techpowerup.com/336196/intel-plans-to-ship-one-panther-lake-sku-in-2025-others-on-track-for-2026
davidzo
2025-09-29, 13:12:47
Ich tippe auch darauf dass neben Yield und performance auch die Xe3 Treiber das halbes Jahr mehr Zeit auch gut gebrauchen können.
Ein H-Modell wird immer mit einer dGPU kombiniert, daher wäre es bei dieser SKU erstmal nicht so wild wenn die IGP in 3D-Last noch nicht stabil und mit allen Features läuft.
mocad_tom
2025-09-29, 13:17:14
Von Lunar Lake waren im Dezember 2024 erste klecker CPUs da, trotzdem haben sie im Jahr 2024 4Mio verkauft.
Und damit haben sie mehr CoPilot+-Laptops verkauft als AMD und Qualcomm.
Die 4Mio versiegen aber wirklich, wenn man die weltweit verteilt.
Ab März waren sie dann etwas besser verfügbar.
Ab Mai/Juni gab es dann Surface mit Lunar Lake (und heute sind die Surface mit Qualcomm richtige Ladenhüter).
Und für den Herbst haben Dell, Lenovo und HP nochmals Lunar-Lake-Modellpflege betrieben.
Ich rechne damit, dass Intel 2025 4Mio Panther Lake verkaufen wird.
https://x.com/InstLatX64/status/1971924499630293283
Hier wird von Steppings gesprochen:
A0
B0_1
B0_2
B0_3
https://x.com/chickenonthepan/status/1876326644086079778
ES0 war A0 in November 2024
ES1 war A0 in Januar 2025
ES2 war B0 in März 2025
B0_1
B0_2
B0_3 sind wohl eher Masken, um bessere Ausbeuten zu bekommen.
Aber nicht direkt, weil dort Fehler im Design wären.
Freilich hat Samsung einen Minichip in GAAFET für Smartwatches - trotzdem wird das der erste ausgewachsene Prozessor mit GAAFET werden.
Den neuen Exynos mit GAAFET müssen sie auch erstmal rausbringen.
Und bei AMDs Zen 6 mit GAAFET sieht man aktuell auch nicht viel.
Panther Lake waren schon auf der CES2025 im Januar zu sehen.
Dann später auf dem MWC und dann später auf der Computex.
Und jetzt wieder auf der IFA.
CES2025
E1jQY2pXybo
Auf englisch nennt es sich High Volume Manufacturing. Also keine single batches mehr mit weiteren Prozessanpassungen sondern die eine getaktete Serienproduktion mit fester cycle time bei der sich die yields kaum noch ändern. Alles vor HVM ist Risk production und gilt noch als engineerin/debugging phase und ist erheblich teurer und riskanter zu betreiben.
Gerücht? Dies hier:
HOT ist keine Quelle, auch dieser meng auf twitter nicht. Auf techpowerup steht dazu nichts. Am 9. Oktober fällt das NDA von der tech tour, das ist kein launch. Natürlich geht das richtig erst in Q1 2026 los, aber du faselst was von H2 2026 und vergleichst das mit dem paper launch von AMD, wo es 6 Monate nach launch nur 2-3 Modelle von Asus gibt.
davidzo
2025-09-29, 22:38:39
Von Lunar Lake waren im Dezember 2024 erste klecker CPUs da, trotzdem haben sie im Jahr 2024 4Mio verkauft.
Da gab es auch keine Yield issues. Ist ja eine TSMC CPU gewesen.
Und bei AMDs Zen 6 mit GAAFET sieht man aktuell auch nicht viel.
Medusa ist auch schon bei den Partnern. Wenn das N2P ist, dann sind das auch GAAFET. Aber wie man bisher sieht kann man allein mit der moderneren Fertigung auch keine Blumentöpfe gewinnen. Intel schafft es derzeit laum trotz eines Fullnode Vorsprung mit AMDs Produkten in veralteter 4nm Fertigung mit zu halten. Geschweige denn mit Qualcomm oder Apple in vergleichbaren Nodes.
HOT ist keine Quelle, auch dieser meng auf twitter nicht. Auf techpowerup steht dazu nichts. Am 9. Oktober fällt das NDA von der tech tour, das ist kein launch. Natürlich geht das richtig erst in Q1 2026 los, aber du faselst was von H2 2026 und vergleichst das mit dem paper launch von AMD, wo es 6 Monate nach launch nur 2-3 Modelle von Asus gibt.
1: https://www.techpowerup.com/336196/intel-plans-to-ship-one-panther-lake-sku-in-2025-others-on-track-for-2026
2: https://www.techpowerup.com/339638/intel-reportedly-struggles-with-panther-lake-manufacturing
Auch im August klang es nicht gut:https://www.reuters.com/world/asia-pacific/intel-struggles-with-key-manufacturing-process-next-pc-chip-sources-say-2025-08-05/
"Our expectation is every month they'll get better and better, such that we're at a yield level that is good for production-level Panther Lake at the end of the year,"
"good enough for production-level" klingt nach HVM Ende Q4 '25, ergo HVM = Q1 '26. Ergo HVM Chips bei den OEMs in Q2 und in Geräten auf dem Markt eher in Q3.
1: https://www.techpowerup.com/336196/intel-plans-to-ship-one-panther-lake-sku-in-2025-others-on-track-for-2026
2: https://www.techpowerup.com/339638/intel-reportedly-struggles-with-panther-lake-manufacturing
Auch im August klang es nicht gut:https://www.reuters.com/world/asia-pacific/intel-struggles-with-key-manufacturing-process-next-pc-chip-sources-say-2025-08-05/
"good enough for production-level" klingt nach HVM Ende Q4 '25, ergo HVM = Q1 '26. Ergo HVM Chips bei den OEMs in Q2 und in Geräten auf dem Markt eher in Q3.
Von H2 2026 steht im Techpowerup Link nichts. Das ist einfach nur deine Intepretation.
Die gleichen low volume Diskussionen gab es im Vorfeld von Meteor Lake und Lunar Lake. Am Ende war das nichts, was man als low volume hätte bezeichnen können.
Auf das andere Argument gehst du gar nicht erst ein, ist ja auch Quatsch. Auch bei Nova Lake wird man in den ersten Monate nicht gleich die Massen an Geräte im Markt haben. Dass OEMs freiwillig auf PTL verzichten und lieber 1 Jahr Däumchen drehen, ist nicht zu erwarten.
davidzo
2025-09-29, 23:56:13
Von H2 2026 steht im Techpowerup Link nichts. Das ist einfach nur deine Intepretation.
Ja ist es. Das habe ich aber oben auch schon so dargelegt. PTL ist halt keine gesockelte CPUs wie im Desktop wo man in wenigen Wochen einen turnover hat, sondern die müssen auch erst noch von OEMs auf boards verlötet und in chassis verbaut werden. Und die OEM Produktionslinien können eben erst anlaufen wenn alle Teile im Haus sind.
Wenn die OEMs also wissen dass sie nur 1 Quartal vor Medusa und 2 Quartale vor Novalake HX mit der Produktion anlaufen können, dann wissen Sie auch dass diese CPUs eigentlich den größten Teil der Zeit parallel verkauft werden. Die typische Anzahl an Designs im Programm eines OEM und an aktiven Fertigungslinien teilt sich also auf zwischen PTL, NVL und Gorgon, MDS, MDSlittle, MDSHalo etc. Wenn dann noch bereits bekannt ist dass die späteren CPUs PTL performancetechnisch in die Ecke treiben, dann reduzieren die OEMs die Anzahl der Modelle mit PTL präventiv um mehr Fertigungslinien für Medusa und Novalake zur Verfügung zu haben. Keiner macht tooling und production ramp nur für ein quartal, solche Investititonen sind für Produktionsjahre.
dildo4u
2025-09-30, 07:26:59
Arrow Lake Konkuriert doch ok mit Zen 5 ohne X3D im Notebooks.
Panterlake muss da kein Massenprodukt sein er macht vermutlich über 14 Zoll gar kein Sinn,da man in allem da drüber genügend Kühlung für Arrow Lake verbauen kann.
285H@55 Watt
https://www.computerbase.de/artikel/prozessoren/snapdragon-x2-elite-extreme-benchmarks.94438/#abschnitt_geekbench65_der_neue_cpukoenig
Undertaker
2025-09-30, 08:08:05
Arrow Lake Konkuriert doch ok mit Zen 5 ohne X3D im Notebooks.
Panterlake muss da kein Massenprodukt sein er macht vermutlich über 14 Zoll gar kein Sinn,da man in allem da drüber genügend Kühlung für Arrow Lake verbauen kann.
285H@55 Watt
https://www.computerbase.de/artikel/prozessoren/snapdragon-x2-elite-extreme-benchmarks.94438/#abschnitt_geekbench65_der_neue_cpukoenig
Ich erwarte PTL im H1/26 im ramp-up am Markt, etwa parallel oder knapp vor dem Gorgon Point Refresh bei AMD. Als Nachfolger der ARL H-Serie sehe ich den Chip als Konkurrent zu den low- und mid-power Varianten bei AMD, gegen 12C/24T bei hoher TDP ist PTL zu schmal und dürfte weiter von ARL HX nach oben ergänzt werden.
Für 2027 folgt dann NVL zum Jahreswechsel 26/27, Medusa in Stückzahl wohl eher Mitte '27.
Bei Medusa Point (4+4+8) sind die Samples doch auch schon länger unterwegs, der wird sicherlich so Mitte 26 starten, die CCD-Variante (12+8) dann erst eher Ende 26. Die Chiplet-Medusa wird es wohl aber erst ab Ende 27 geben, die brauchen ja die RDNA5-GPUs und Magnus startet sicherlich schon Mitte 27.
Gorgon (also Strix+Kraken) bildes das Rückgrat des Mobil-Lineups sicherlich bis Ende 28, Medusa sickert da so langsam hinzu bis Gorgon komplett ersetzt wird. Das war ja mit Cezanne, Rembrandt, Phoenix/Hawk Point genauso und bei Intel ist das ja ebenfalls so, denn der Löwenanteil der Standardnotebooks sind auch bei Intel immer noch ADL.
Undertaker
2025-09-30, 09:40:23
Auf der zuletzt rotierenden Roadmap stand Medusa für 2027 und damit parallel zu Nova Lake, andernfalls wäre der Gorgon Point Refresh auch überflüssig. Üblicherweise sind die Intel-Modelle neuer Generationen allerdings deutlich schneller am Markt verfügbar, insofern würde ich sowohl PTL als auch NVL etwas vor den jeweiligen Pendants Gorgon Point und Medusa erwarten.
Die Meldungen über die Samples war Desktop, habs grad noch mal nachgeschaut. Dann ist Point sicherlich komplett ab Anfang 27 dran mit und ohne CCD. Ich glaub nicht dass die langsamer am Markt sind als Intel, das wird immer besser, weil sich die Prioritäten bei den OEMs verschieben.
dildo4u
2025-09-30, 09:56:42
18A ist die Konkurrenz zu N3P nicht 2nm, damit ist Intel schon spät mit PL was keine neue Erkentniss ist.
AMD geht von 4 auf 2nm was die Verzögerung für Zen 6 erklärt.
Kein Plan ob das stimmt aber 18A liegt weit zurück.
https://semiwiki.com/forum/threads/2nm-leaked-logic-density-comparison-from-x-rapidus-tsmc-intel-samsung.23528/
davidzo
2025-09-30, 11:55:01
Auf das andere Argument gehst du gar nicht erst ein, ist ja auch Quatsch. Auch bei Nova Lake wird man in den ersten Monate nicht gleich die Massen an Geräte im Markt haben. Dass OEMs freiwillig auf PTL verzichten und lieber 1 Jahr Däumchen drehen, ist nicht zu erwarten.
Die Alternative ist nicht nur Novalake, sondern vor allem Gorgon Point. Gorgons Features sind für 2026 noch aktuell genug, die Leistung für ein P oder U Modell gegenüber LnL und vermutlich auch PtL akzeptabel und das Risiko bzw. Invest ist minimal. Supply ist kein problem und die Produktionslinien sind bereits ausgereift.
Ich habe nirgends geschrieben dass OEMs verzichten würden oder Däumchen drehen. Das ist deine Suggestion.
Ich denke aber es wird sicher nicht soviele PTL Designs geben wie z.B. früher bei Tigerlake oder Alderlake P, da die OEMs ihre Fertigungskapazitäten für 2026 auf die Plattformen Gorgon, Medusa, Panther und Nova aufteilen. Für jeden PTL weniger gibt es ein Design mit Gorgon oder Medusa oder Nova mehr. Und das wird am Ende nicht mehr 80/20 Intel-AMD sein wie früher mal.
Die H-Serie mit 4XE GPU soll ja zuerst gelauncht werden. Das einzige "Killer Feature" was PTL -H vom jetzigen Arrowlake H und HX abhebt scheint die fettere NPU zu sein. Aber kümmert das Gamer? Für die ist das eher ein Sidegrade: bei der Kernanzahl eine Regression, bei IPC und Effizienz ggf. ein gewisser Fortschritt. Wobei sich noch zeigen muss ob 18A so effizient sein kann wie N3P.
Auf der zuletzt rotierenden Roadmap stand Medusa für 2027 und damit parallel zu Nova Lake, andernfalls wäre der Gorgon Point Refresh auch überflüssig. Üblicherweise sind die Intel-Modelle neuer Generationen allerdings deutlich schneller am Markt verfügbar, insofern würde ich sowohl PTL als auch NVL etwas vor den jeweiligen Pendants Gorgon Point und Medusa erwarten.
Gleichzeitig will Lisa zur CES neue mobile Produkte zeigen. Muss dann wohl Gorgon sein.
Ich schätze das Timing von Zen6 ist überwiegend von Intel getrieben. Samples gibt es lange genug und über yields oder bugs gibt es bisher nichts negatives zu hören. Solange es Kompetitiv eher ein Vakuum gibt wird AMD nicht früher raus kommen und den Markup für early Wafer lieber in Instincts und Epycs mit mehr Marge investieren.
Ich hoffe ja auf Qualcomm, dass die AMD mal zum Handeln zwingen.
Bisher ist PTL eher eine Ergänzung. ARL-H/X bleiben ja, ARL-U (Intel3) wird sicherlich auch bleiben und die günstigen ADL bleiben über 26 sicherlich auch weiterhin auf dem Markt. Man wird sicherlich den doch sehr teuren LNL komplett ersetzen wollen (140mm²(?) N3B vs eigener Fertigung). Offenbar lohnt das für Intel sogar dann, wenn der Yield nicht optimal ist.
Bei AMD ist das ähnlich, es wird weiterhin Mendocino geben, Hawk Point wird sicherlich langsam Rembrandt ersetzen aber wird auch auf dem Markt bleiben - vielleicht bleibt sogar Rembrandt noch über 26. Und Gorgon ändert ja am Lineup wenig, das ist ja mehr oder weniger ein einfacher Refresh (oder besser simples Rebrand?), der eine neue Generation rechtfertigt.
mocad_tom
2025-09-30, 16:07:28
Ich weiß nicht wie man PTL in so schlechtem Licht darstellen kann.
Haben manche davor Angst?
Wie schon weiter oben angemerkt ist der Core Ultra 9 285H eine gute CPU und auch eine gute igpu.
Der Asus Nuc ist aktuell heruntergesetzt und dort richtig schön RAM reinklatschen macht spaß und man kann für günstiges Geld ein System zusammenbauen, das im KI-Bereich sogar in die nähe von Strix Halo kommt.
Strix Halo kann keine Q4 Modelle, nur Q8.
Arrow Lake H aber schon. Und Zack über einen Taschenspielertrick haben beide quasi die gleiche Speicherbandbreite.
KI Bildgenerierung klappt vom Fleck weg, Blackforest Flux.1 ist cool.
KI-Inpaint ist auch klasse.
Bei den LLMs gibt es eine schöne Auswahl.
KI Videogenerierung läuft, aber sehr rudimentär.
Panther Lake mit 12 XE3 löst aber einige der Handbremsen, die dort mit drin sind. Da hat einfach die Alchemist+-Architektur in ARL-H noch komisches verhalten mit drin. Da wäre Lunar Lake besser, aber den gibt es nur bis 32GB RAM.
64GB RAM würde Lunar Lake soo soo gut stehen.
Gibt es ein Modell in Openvino in Q4 (wobei es hierfür Konvertiermethoden gibt), dann gehe ich davon aus, dass Panther Lake mit 64GB mit 12 XE3 dann etwas über Strix Halo sein wird (da ist einfach work smarter not harder - weniger TOPS aber mehr Tokens).
Ist ein Modell mit GGUF da, dann verliert der ARC-Software-Stack etwas, weil das Tokenizing ein bisschen langsamer ist.
Deshalb sind auch die ONNX auch immer etwas langsamer.
Im vorbereiteten ComfyUI für Intel sind die Modelle vorkonfiguriert mit Openvino drin und dann läuft das schon vernünftig schön (dedizierte Grafikkarten mit schön RAM wären jetzt noch toll, dann würde das nochmals schneller laufen, ich bin gespannt ob wir demnächst noch eine Battlemage mit 256bit Speicherinterface sehen werden).
In Sachen Software-Enablement hat zwar Intel Stellen rausgekürzt, aber es geht trotzdem was vorwärts.
MLID hat den in ein schlechtes Licht gerückt vor ein paar Folgen, aber er hat wohl nur keine guten Yields (was ja nur ein temporäres Problem ist), ist dafür aber ne gute APU, wie es bisher aussieht.
w0mbat
2025-09-30, 18:37:06
So schlecht ist das jetzt auch nicht. N2 ist aktuell nicht weit vorne.
y33H@
2025-09-30, 19:59:36
N2(P) in Form von Chips im Markt ist bisher nicht verfügbar, das wird auch noch paar Monate dauern.
iamthebear
2025-09-30, 21:14:45
Gut oder schlecht ist relativ. Auf der einen Seite:
ARL hatte nur Probleme mit Desktop Gaming. In allen Bereichen war es eine Verbesserung zu Raptor Lake/MTL und man ist auch auf einem Level mit AMD.
PTL wird wohl auch nicht langsamer sein.
Auf der anderen Seite:
Qualcomm kommt nach etwas über einem Jahr mit 40% höheren Geekbench ST Scores, Cinebench auch immer noch 27%. ARM hat auch gute Zugewinne. Aber Intel tritt auf der Stelle.
mocad_tom
2025-09-30, 22:10:11
Sorry aber Qualcomm sehe ich da gar nicht.
Geekbench belohnt aktuell über die Maßen Vektor-Operationen.
Umso erstaunlicher ist es doch, dass ARL mit nur AVX256 so zugelegt hat, die haben skalaren Code beschleunigt.
Und alle sprechen davon, dass PTL nicht besonders bei der IPC zulegen soll.
Aber MTL hat im Vergleich zu RPL an IPC verloren, weil der IMC plötzlich so weit weg war.
Also wird PTL wieder bei der IPC zulegen, weil der IMC plötzlich wieder näher dran ist. (und jetzt LMAA mit den Abkürzungen)
Und von Skymont zu Darkmont ist die L2 Latenz von 19 Takte auf 17 Takte runtergegangen (zumindest bei Clearwater Forest - jedenfalls sagte das Oneraichu so).
Nochmals zurück zu Qualcomm - es gibt ja dann wieder keinen PCI Express port für eine GPU. Und irgendwie sind die Qualcomm-Nuc auch nicht gekommen. Und dann sehe ich Probleme beim Preis - die werden wieder nicht Volumen machen können - und so schafft man sich halt auch wieder keine Freunde bei den Softwareschmieden. Hat man keine Unterstützung bei den Softwareschmieden, muss man schauen, ob man x86-AVX256 oder x86-AVX512 in den ARM-Vektorunits überhaupt reinübersetzen lassen kann.
Wenn die einfach nur brach liegen, dann ist das suboptimal.
w0mbat
2025-09-30, 22:22:33
N2(P) in Form von Chips im Markt ist bisher nicht verfügbar, das wird auch noch paar Monate dauern.
18A aber auch noch nicht. Ich meinte das aktuelle yield.
PS: Tolle Idee mit den Baukaesten!
y33H@
2025-09-30, 23:30:57
Ich hätte jez gesagt, Chips mit 18A gibt's vor Chips mit N2 ^^
PS: Education meets Fun ;-)
w0mbat
2025-10-01, 03:01:38
Bin vor 10 min aus der 18A FAB gekommen, war mega! Schade, dass du nicht dabei warst.
y33H@
2025-10-01, 03:42:50
Peru ist auch nicht schlecht =)
Zossel
2025-10-01, 04:41:26
Bin vor 10 min aus der 18A FAB gekommen, war mega! Schade, dass du nicht dabei warst.
Stehen da genügend Belichter für ernsthafte Stückzahlen oder ist eher eine Manufaktur?
vBulletin®, Copyright ©2000-2025, Jelsoft Enterprises Ltd.