Nova Lake (Nachfolger von Panther Lake, 52 CPU-Kerne, LGA1954, Ende 2026)

[mczak]

Idle Verbrauch: Kann ich nicht sicher sagen. Nova Lake wird sicher deutlich weniger verbrauchen als Zen 5 (und dank der Low Power Island auch weniger als ARL).
Bei Zen 6 kommt es darauf an auf welchem Node das IOD gefertigt ist. Unter N3P kann ich mir schon vorstellen, dass AMD das genauso gut hin bekommt wie Intel.
Falls der IOD auf N6 ist, dann wird der IOD wohl nicht viel besser sein als Zen 5.

Also dass das IOD N6 ist ist sicher nicht der Hauptgrund für den hohen Idle Stromverbrauch bei Zen 5. Ich würde meinen der IF Link mit SERDES zum CCD war ein Problem (der fällt ja weg bei Zen 6), und zudem halt wohl einfach nicht auf low power optimiert. Es gab ja APUs in N6 (z.B. Rembrandt) die haben unter Last etwa so viel konsumiert wie ein Zen 5 Desktop Ryzen im Idle...
Denkbar dass das IOD weiterhin nicht sonderlich auf low power optimiert ist, weil halt im Gegensatz zu NVL nur für Desktop bestimmt. Durch den Wegfall des altmodischen IF-Links wird das aber sicherlich schon mal deutlich besser. Aber klar, N3P würde sicher auch etwas helfen.
Könnte mir also schon vorstellen dass intel da einen gewissen Vorteil hat. Wenn der aber viel kleiner ist als heute spielt das nicht wirklich eine grosse Rolle.


Ich kann mir jedoch vorstellen, dass die Anbindung von Compute Tile zu SOC Tile nun besser funktioniert.
Das denke ich auch. Es gab keinen Grund bei ARL wieso das SI im SOC derart hohe Speicherlatenzen zur Folge haben musste, das war imho einfach nicht gut gemacht.

[Badesalz]

Es gibt imho nie eine Auflösung des Speicherlimits. Man wird sich wohl noch erinnern wie auch der 9800X3D nochmal einen halben Gang fand, als die optimalen Timings für 6000 herausgefunden wurden.

Aus der Nummer ist man nie raus.

[iamthebear]

Es gab ja APUs in N6 (z.B. Rembrandt) die haben unter Last etwa so viel konsumiert wie ein Zen 5 Desktop Ryzen im Idle...

Klar kommt man auch mit N6 deutlich runter. Aber das kostet dann eben auch Performance, da Memory controller, Anbindung Richtung CCD entsprechend niedriger takten. Was dabei eraus kommt wenn man eine Desktop CPU im Notebookmodus betreibt hat man ja gut bei ARL-S gesehen. Und was passiert wenn man eine Low Power Island auf einem verateten Node betreibt mit MTL.

[KarlKastor]

Sorry. War wohl ein falscher Link von dir (?) Ich hab die Geek Chinesen gehabt, nur mit chinesischer Schrift.

Keine Ahnung was du damit von mir willst. Hab ich irgendwann geschrieben ich wäre ein Asiate oder willst du grad so tun als wenn du keinen provozieren möchtest?
Wusste nicht, dass du nicht in der Lage bist ein überwiegend in Englisch beschriftetes Diagramm zu lesen.
Provozieren tust hier übrigens du, in dem du Argumente anderer als Quatsch abtust und selber nur Unsinn schreibst ohne irgendwas zu belegen.
Jetzt wurde dir zweimal geschrieben, dass die IPC der E-Cores hoch ist, fast auf Niveau der P-Cores vom Vorjahr. Kannst du jetzt hinnehmen oder Gegenargumente liefern. Aber dein unsachliches Geseier ist hier echt über.

[rentex]

Am Ende wird man sehen, ob Nova Lake abliefert. Davor bringt es nicht viel zu streiten.
Hoffe nur, das Intel wieder das Abliefern gelernt hat.

[Badesalz]

Wusste nicht, dass du nicht in der Lage bist ein überwiegend in Englisch beschriftetes Diagramm zu lesen.Ne so manches nicht. So viele bestätigende Tests waren es wohl aber nicht, wenn man nach nativ China greifen muss.
Provozieren tust hier übrigens du, in dem du Argumente anderer als Quatsch abtust und selber nur Unsinn schreibst ohne irgendwas zu belegen.KP was du meinst, aber ich sehe mit den prophezeiten Leistungen ist man sich noch nicht ganz sicher, bei der Dünnhäutigkeit :|
Jetzt wurde dir zweimal geschrieben, dass die IPC der E-Cores hoch ist, fast auf Niveau der P-Cores vom Vorjahr. Kannst du jetzt hinnehmen oder Gegenargumente liefern.Warum muss ich Gegenargumente liefern (soll das hier ein Weetkmapf sein? Um?) und warum muss ich das hinnehmen, statt das mit Hilfe der Behaupter vernünftig nachvollziehen? Was redest du?

Führe vernünftige Diskussionen bitte. Wenn möglich auf Deutsch...

[dildo4u]

Angeblich kommen High End Nova Lake APU bis zu 32x ARC Xe3P.
Panther Lake ist 12x Xe3P.

hvuN_4C5fx0

[robbitop]

Und das schlimme daran ist -> danach wars das für ARC. Man baut die wahrscheinlich beste GPU die man je vorhatte und darf danach wieder Pups IGPs bauen. Als hätte es ARC nie gegeben. Unfassbar.

[dildo4u]

Ist ARC wirklich von Vorteil wenn sie es nicht schaffen selber zu Fertigen?

Nvidia und AMD haben die Kosten der TSMC Fabriken nicht.

[robbitop]

Ich würde sagen das sind zwei verschiedene Dinge. Bei TSMC muss jeder bezahlen. Ob ARC/Intel oder Nvidia ist egal.
Dass Intel beim Manufacturing nicht mehr vorne liegen ist ein grundsätzliches Problem. Das löst man entweder und/oder bekommt es hin mit 3rd party Produkten diese zu füllen oder man spint die factories out.

[Badesalz]

@robbi
Ja. Für iGPU finde ich die ebenfalls ziemlich attraktiv (auch vom Potenzial her).

[KarlKastor]

Ne so manches nicht. So viele bestätigende Tests waren es wohl aber nicht, wenn man nach nativ China greifen muss.

Ich gehe nicht nach Sprache sondern Qualität der Tests.

KP was du meinst, aber ich sehe mit den prophezeiten Leistungen ist man sich noch nicht ganz sicher, bei der Dünnhäutigkeit

Die sind nicht prophezeit, sondern gemessen.

Führe vernünftige Diskussionen bitte. Wenn möglich auf Deutsch...
Und das aus deinem Mund. Mal eine Zusammenfassung deiner Antworten auf jemanden der dir einen Test verlinkt.
Sehe ich aus wie ein Asiate?
Haben die Thailänder keine IT Kanäle?
Du willst mich provozieren weil du nicht deutsche Tests verlinkst.

Meinst du das mit vernünftiger Diskussion?

[Badesalz]

Du willst mich provozieren weil du nicht deutsche Tests verlinkst.Was sind deine Kompetenzen? Nein. Englischsprachige hätten es auch getan.

Alternativ kann ich noch halbwegs mit Russich, Tschechisch und halbwegs mit koreanisch dienen (Sprache, nicht Text). Hebräisch bin ich ggf. zum Herbst hin soweit.
Nein. Hat alles null mit dem Stammbuch zu tun. Nichts davon.

Ich hab immer Stutzen an. Das mit der Wade ist eine schlechte Idee. Komm wieder OnT oder geh.

[y33H@]

Ist ARC wirklich von Vorteil wenn sie es nicht schaffen selber zu Fertigen? Nvidia und AMD haben die Kosten der TSMC Fabriken nicht.Gibt ja Xe-basierte (i)GPUs, etwa die 4Xe in Panther Lake --- allerdings bisher keine großen Chips.

[reunion]

Und das schlimme daran ist -> danach wars das für ARC. Man baut die wahrscheinlich beste GPU die man je vorhatte und darf danach wieder Pups IGPs bauen. Als hätte es ARC nie gegeben. Unfassbar.

Drehen die wirklich die GPU-Sparte zu?

[Badesalz]

Sie können ja jetzt die GPU von Jetson haben...

[robbitop]

Drehen die wirklich die GPU-Sparte zu?

Nach meinem Verständnis: die großen APU GPU Tiles kommen ab 2029 von Nvidia. Gaming dGPUs laufen mit Xe3 aus (sofern überhaupt noch eine Celestial dGPU kommt). Danach nur noch die kleinen IGP Tiles und AI-AI-AI „GPU“.
Und dabei war die IP von Intel wirklich vielversprechend und sie haben Dinge gleich richtig angepackt (auch wenn sie Rückstand in der uArch hatten). Gleich Matrix und RT HW in der ersten Iteration. Achten auch frame time smoothness bei FG. Verbreitung von dem Zeug ist nicht so groß aber es funktioniert konsistent. Hätte man dem ganzen noch ein paar Jahre und angemessenes Budget gegeben, hätten sich die anderen IHVs warm anziehen müssen. Was geil gewesen wäre weil Wettbewerb und Vielfalt für uns Endkunden geil ist. In der Hinsicht vermisse ich die 90er. Da gab es ettliche player sowohl x86 cpus als auch gpus. :)

[Leonidas]

Es ist noch keine sichere Sache. Aber die große Notwendigkeit besteht nicht, da noch viel bei der Xe-Entwicklung zu tun. Für kleine iGPU reicht Xe3 noch laaange aus, die HPC/AI-Entwicklung koppelt sich ab, die große iGPU kommt von NV. Was würde ein Manager in dieser Situation mit der dGPU-Entwicklung tun - angesichts von 1% Marktanteil?

[dildo4u]

Was mich wundert das es komplett eingestellt wird man kann diese kleinen GPU mit 100GB + ausrüsten und als KI Workstation verkaufen.

Ich kann mir nicht vorstellen das das den Investoren passt so lange der KI Hype anhält.

[ryan]

Es ist noch keine sichere Sache. Aber die große Notwendigkeit besteht nicht, da noch viel bei der Xe-Entwicklung zu tun. Für kleine iGPU reicht Xe3 noch laaange aus, die HPC/AI-Entwicklung koppelt sich ab, die große iGPU kommt von NV. Was würde ein Manager in dieser Situation mit der dGPU-Entwicklung tun - angesichts von 1% Marktanteil?


Intel hat einen sehr großen Markanteil im Notebook bei den integrierten GPUs. Wenn sie zukünftig was konkurrenzfähiges wie B390 zu AMD haben wollen, müssen sie ihre Architektur verbessern. AMD ist zwar derzeit schwächer als Intel unterwegs, aber irgendwann kommen RDNA5 iGPUs unterhalb vom jetzigen Halo. Auch wenn Intel Zeit hat, weil die Xe3p sieht stark aussieht. Mit LPDDR6 und mehr Einheiten kann Intel das gut weiter skalieren.

[davidzo]

Ein reichlich merkwürdiger Vergleich.
Du vergleichst hier 4+8+4. Nova Lake hat 8+16+x. Also doppelt so viele Kerne außer bei den LPE.
Genau meine Worte. Die Aussage auf die ich geantwortet habe ging darum dass AMD mit 2x CCD (24C: 12+12) gegen Intel mit 1x CCD (24C: 8+16) antreten müsste.
Das ist ein merkwürdiger Vergleich und wird so nicht passieren. Um zu zeigen wie absurd diese Idee ist kannst du jetzt schon einen 9955HX (16C: 8+8) mit dem 388H vergleichen (16C: 4+8+4).

Der Punkt ist: Ein Intel und AMD Vergleich rein nach Corecount ist nicht sinnvoll. Weder jetzt noch mit Zen6 und Novalake.


Novalake hat +100% kerne pro CCD, also ist die Analogie eines doppelten Pantherlake schon ein sehr interessanter Vergleich. Man kann in puren MT workloads von einer 1CCD CPU ca. das doppelte von big PTL erwarten.


AMD erhöht den Core-Count um 50%, Intel um 100%. Ergo wird nach allen Regeln der Kunst Intel diesmal bei der MT-Performance vorne liegen.

Sehe ich auch so. Allerdings ist der Vorsprung bei MT möglicherweise nicht so gewaltig wie es scheint. 150 zu 200% sind nur +33% bzw. 25% weniger. Da können IPC, Takt und TDP-limits noch einiges bewirken. Mittel zweistellige Performancegewinne im MT sind typische generationelle Performancezuwächse, gerade nach einem großen Nodesprung.

Gerade die TDP sehe ich als das Hauptproblem an. Man sieht ja bei den Datacenter-CPUs dass Intel bei vergleichbarer TDP pro Kern weit abgeschlagen ist gegenüber Zen5. Der 96Kern Epyc 9655 ist auf Augenhöhe mit 128Kern Xeon 6980P bei vergleichbarer TDP. Über den 6780E brauchen wir gar nicht sprechen, denn dessen 144 E-Cores laufen mit weniger als 50% der perf/watt wie die Zen5C Kerne des 9755.

Sollten beide Plattformen ein ähnliches sustained Power Level bei MT workloads erreichen, könnte AMD also den Corecount-Nachteil über die bessere per Core*Takt Effizienz bzw. viel höhere Mt Clocks ausgleichen. Wenn es um die MT Taktraten geht kann AMD es sich leisten weiter an die Kotzgrenze zu gehen weil der Verbrauch per Core niedriger startet. Intel startet mit niedrigeren Mt Frequenzen aber hohem MT verbrauch und kann sich eine TDP Explosion weniger leisten.

Und das ist bei N4 vs N3. AMD macht jetzt zwei Fullnode Sprünge während Intel nur einen macht.

Ultra-Core 9 soll ja 2 CCX haben. Jeweils mit 16 P-Cores und 32 E-Cores. Macht in Summe 128 Threads.

Novalake hat kein SMT und das Zählen übern wir nochmal, ja? :uhammer:


Meine Performanceprognose (auf Basis der Specs die ich bisher kenne):
Intel Novalake wird mit bLLC und 52 Threads sowohl im IDLE weniger verbrauchen als Zen6 X3D (52 Threads) und sowohl in der Anwendungs- als auch Gamingleistung Zen6X3D überflügeln.
Gerade große Caches und viele Ring bus stops sind schlecht für den Idleverbrauch.
Dass der BLLC zen6x3d in games schlägt halte ich für extrem unwahrscheinlich. Intel hat weiterhin einen Nachteil bei Cache und DRAM Latenz und Zen6 könnte den DRAM Latenzvorteil durch das neuen Packaging sogar noch ausbauen.

Diese nachträgliche Geschichtsklitterung nervt ziemlich.
Also nein, der Hauptfaktor war nicht die Lieferbarkeit.

Wenn man keine Ahnung hat, einfach mal ....

https://arstechnica.com/gadgets/2026/01/core-ultra-series-3-launch-may-be-hampered-by-chip-shortages-says-intel/


Intel CFO David Zinsner indicated that Intel is “prioritizing [its] internal wafer supply to data center” and having more of its consumer chips made externally.
(...)
“We delivered [our Q4 2025] results despite supply constraints, which meaningfully limited our ability to capture all of the strengths in our underwriting markets,” said Tan.
(...)
Intel investor relations VP John Pitzer said last month that Intel would be selling more of both its Lunar Lake and Arrow Lake Core Ultra Series 2 chips for consumers, as well as its Granite Rapids chips for data centers, if it could get more of them.

[iamthebear]

Novalake hat +100% kerne pro CCD, also ist die Analogie eines doppelten Pantherlake schon ein sehr interessanter Vergleich. Man kann in puren MT workloads von einer 1CCD CPU ca. das doppelte von big PTL erwarten.

Man darf bei PTL auch die 4 LPE Cores nicht vergessen. Gerade bei niedriger TDP sind diese gleichwertig wenn nicht sogar besser als die P/E Cores am Ring.

Sehe ich auch so. Allerdings ist der Vorsprung bei MT möglicherweise nicht so gewaltig wie es scheint. 150 zu 200% sind nur +33% bzw. 25% weniger. Da können IPC, Takt und TDP-limits noch einiges bewirken. Mittel zweistellige Performancegewinne im MT sind typische generationelle Performancezuwächse, gerade nach einem großen Nodesprung.

Da ist in der Tat etwas dran. AMD geht von N4P nach N2P. Dadurch sollten 24 Zen6 Kerne ca. dasselbe verbrauchen wie 16 Zen5 Kerne, vermutlich sogar noch mit etwas mehr Takt.
Bei Intel verdoppelt sich der Verbrauch jedoch. Mit den vollen 500W PL1=PL2 wird Intel wohl vorne liegen aber wenn man die TDP auf vernünftigere 250-300W herunter schraubt dann könnte der MT Vorsprung deutlich kleiner werden.

Gerade große Caches und viele Ring bus stops sind schlecht für den Idleverbrauch.

Der L3 ist bei Nova Lake vs. Zen 6 gleich groß.

Bei den Ring Bus Stops geht Intel von 12 auf 8 pro CCD, da sich 2 P Cores nun einen Stop teilen.
Zen6 geht von 8 auf 12 hoch.

Ist aber fraglichen, ob sich das so vergleichen lässt. Intel hat schließlich trotzdem 24 Kerne pro CCD, die Daten über diese 8 Stops schicken müssen d.h. dieser braucht die entsprechende Bandbreite.
AMD auf der anderen Seite hat den Ladder Cache. Wie dieser mit 12 Kernen im Gamingalltag skaliert wird man sehen müssen.

Dass der BLLC zen6x3d in games schlägt halte ich für extrem unwahrscheinlich. Intel hat weiterhin einen Nachteil bei Cache und DRAM Latenz und Zen6 könnte den DRAM Latenzvorteil durch das neuen Packaging sogar noch ausbauen.

Bei 144MB statt 36MB L3 denke ich nicht, dass die Speicherlatenz noch eine so große Rolle spielen wird. Bei den meisten Spielen hat meine 9800X3D mit 96MB L3 schon eine Hitrate von 75%. Dann werden pro Frame noch um die 40-80MB vom DRAM geladen. Mit 48MB mehr L3 sollten dann wirklich so gut wie alle Daten, die pro Frame gebraucht werden im L3 sitzen.

Wenn man keine Ahnung hat, einfach mal ....

https://arstechnica.com/gadgets/2026/01/core-ultra-series-3-launch-may-be-hampered-by-chip-shortages-says-intel/

Die aktuelle Situation lässt sich kaum mit der von vor 2 Jahren vergleichen.

Aktuell sind die Yields von Intel OK, die Margen gut aber sie können trotzdem nicht alles liefern, was der Markt haben will, da die KI Firmen alles zusammenkaufen, was nicht bei 3 auf den Bäumen ist.

Vor 2 Jahren waren Nachfrage und Margen im Keller. Intel hatte zwar auch Probleme zu liefern aber nur deshalb weil die Yields so katastrophal waren (speziell bei großen Server dies). Aber selbst mit besseren Yields bzw. mehr Kapazität hätte Intel wohl nicht mehr verkauft.

[davidzo]

Bei 144MB statt 36MB L3 denke ich nicht, dass die Speicherlatenz noch eine so große Rolle spielen wird.

Bei den meisten Spielen hat meine 9800X3D mit 96MB L3 schon eine Hitrate von 75%. Dann werden pro Frame noch um die 40-80MB vom DRAM geladen. Mit 48MB mehr L3 sollten dann wirklich so gut wie alle Daten, die pro Frame gebraucht werden im L3 sitzen.



Speicher- UND Cache Latenz. Die L3 Latenz ist bei Intel bisher schon schlecht im Vergleich zu AMD und wird mit einer Vervierfachung der Kapazität sicher nicht besser. ARLs 36mb L3 hat 80+ Zyklen. Das ist schlechter als die DRAM Latenz des 14900K. Mehr Kapazität hilft hier nur bedingt.

Lunarlake hat trotz nur 12MB ganze 52Zyklen während AMD mit 32mb auf 48 kommt und mit 96Mb auf ca. 56zyklen. Also haben Zen5 x3d cpus vergleichbare L3 Latenzen wie die 18MB L3 bei Pantherlake.

96mb @ 56zyklen hat mit vielen Datasets eine deutlich geringere Average Memory Response Time als 144mb @ 80+ Zyklen. Oder in anderen Worten - der 14900K kann in der zeit auch zum DRAM gehen und kriegt seine Daten dabei sogar schneller zurück. Logischerweise hat Raptor Cove in games also eine höhere IPC als Lion Cove. Der Vorteil überhaupt einen L3 zu haben vs ein direkteres low latency dram interface zeigt sich nur in bandbreitenintensiven workloads wie videocodecs, kompression etc. sowie um den Verbrauch zu senken und dadurch höher takten zu können, was der 285k aber nicht schafft.

Die 48mb extra haben eine viel geringere Auswirkung auf die Hitrate als die ersten 64MB. Das sind diminishing returns.
Das working set von vielen Spielen passt bereits in die 96mb der x3d CPUs. Wenn mit 96MB die Hotspots in den Datenzugriffen schon abdeckt sind, dann helfen die 48mb mehr nur wenig um die trotzdem vorkommenden selteneren Compulsory Misses zu eliminieren.

Frag dich mal wieso AMD schon von Anfang an (5800x3d) mehr als ein Cache Die stacken kann, aber das weder im Desktop noch bei Epyc SKUs jemals gelauncht hat.




Aktuell sind die Yields von Intel OK, die Margen gut aber sie können trotzdem nicht alles liefern, was der Markt haben will, da die KI Firmen alles zusammenkaufen, was nicht bei 3 auf den Bäumen ist.

Vor 2 Jahren waren Nachfrage und Margen im Keller. Intel hatte zwar auch Probleme zu liefern aber nur deshalb weil die Yields so katastrophal waren (speziell bei großen Server dies). Aber selbst mit besseren Yields bzw. mehr Kapazität hätte Intel wohl nicht mehr verkauft.
Ich denke Kapazität und yield sind bei 18A in einem nur geringfügig besseren Zustand wie vorher Intel3 und 4. Wieso fertigt man sonst weiterhin Teile von PTL bei TSMC und die Novalake Compute Tiles auch alle extern?

[Leonidas]

Wieso fertigt man sonst weiterhin Teile von PTL bei TSMC und die Novalake Compute Tiles auch alle extern?

Erstnutzen: Man ist in jedem Fall nicht bei der Fertigung im Nachteil gegenüber AMD.

Zweitnutzen: Der Liefermengenausbau von AMD wird gebremst - denn was TSMC an Intel liefert, kann es nicht an AMD liefern.

[y33H@]

Man bedenke, dass nur die kleine 4Xe in i3 kommt - was primär für alle Xeon 6(+) benötigt wird ... käme die 12Xe auch in i3 würde das entsprechend Kapazität verschieben.

[ryan]

8+16：14.8 mm x 6.6 mm
8+16 DS：14.8 mm x 10.4 mm
https://weibo.com/3219724922/QrCwKvPOT


Von Golden pig...es sollte also stimmen.

[robbitop]

Und das in N2. Das wird fettig teuer.

[OgrEGT]

Was bedeutet DS? Ist das das Compute Tile mit bLLC?
8+16DS mit 150mm2 Davon dann 2 für die 52C SKU? Dazu noch SOC, IO und GPU Tiles... das alles auf ein Base Tile gestackt... das wird teuer... die Frage wird sein bei so viel Aufwand ob und wenn ja wie weit sich das Ding von Zen6X3D absetzen kann... Perf, Perf/W und Perf/EUR in Gaming Loads... so wie es sich derzeit anhört wird es nur die 52C mit bLLC geben... also keine SKU mir nur einem 8+16 bLLC Tile? Dann wird es noch schwerer gegen die 12C Zen6X3D Gaming CPUs...
Laut MLID soll es auch SKUs mit nur einem bLLC Tile geben... Aber auch diese SKU erscheint mir mit den vielen Tiles auf unterschiedlichen Nodes mit aufwendigem Packaging um einiges teurer als Zen6X3D... dazu neue teure Plattform gegen etablierte AM5 Plattform... naja abwarten und Tee trinken...

[reunion]

Laut MLID soll es auch SKUs mit nur einem bLLC Tile geben... Aber auch diese SKU erscheint mir mit den vielen Tiles auf unterschiedlichen Nodes mit aufwendigem Packaging um einiges teurer als Zen6X3D... dazu neue teure Plattform gegen etablierte AM5 Plattform... naja abwarten und Tee trinken...

Das wird definitiv deutlich teurer als Zen6X3D. Da beide den selben Fertigungsprozess verwenden kann man das auch gut vergleichen. Dazu kommt ja noch, dass bei AMD der zusätzliche Cache in einem billigeren Prozess gefertigt wird, während bei Intel offensichtlich Cores inkl. Cache in N2 kommt. Auch macht sich zusätzlich natürlich auch fehlendes SMT negativ bemerkbar. Aber gut, Intel fährt ja aktuell eine deutliche niedrigere Marge im 3x% Bereich ggü. AMD im 5x% Bereich, das muss also für den Endkunden noch nichts bedeuten.

[Der_Korken]

Speicher- UND Cache Latenz. Die L3 Latenz ist bei Intel bisher schon schlecht im Vergleich zu AMD und wird mit einer Vervierfachung der Kapazität sicher nicht besser. ARLs 36mb L3 hat 80+ Zyklen. Das ist schlechter als die DRAM Latenz des 14900K. Mehr Kapazität hilft hier nur bedingt.

:confused:

80 Zyklen bei 5,5Ghz sind ca. 14,5ns. Wo soll Raptor Lake da im RAM sein?! Selbst ein getunter Kaby Lake mit Mini-Ringbus und Mini-L3 braucht dreimal so lange. Irgendwas wirfst du da durcheinander.

[rentex]

https://www.techpowerup.com/346613/intel-nova-lake-s-coming-in-2027-ces-launch-alongside-amd-olympic-ridge-likely

[Leonidas]

Siehe 3DC:
https://www.3dcenter.org/news/news-des-20-februar-2026

Sowohl für AMD als auch Intel ist eine tatsächliche Verschiebung eher ungewiß. Speziell bei Intel war wohl generell nur der übliche Termin für das breite Portfolio gemeint, nicht aber der (ebenso übliche) Frühstart mit den K-Modellen.

[HOT]

AMD Verschiebung ist glaube ich eher von Frühsommer in den Herbst zu sehen. Und Intel hat keinen Grund deren normalen Launchzyklus zu verlassen, wenn das Produkt fertig ist. Der einzige Grund für ne weitere Verschiebung ist tatsächlich, wenn es keine Verkaufsperspektive gibt wegen der Speicherkrise.