AMD - Zen 4 (Raphael, Phoenix & Genoa, 5 nm, AM5, DDR5, PCIe 5.0, Ende 2022) [Archiv] - Seite 19

davidzo

2022-10-27, 11:54:14

Rembrandt ist ja noch Zen3. Ich denke das kommt nicht mehr für AM5. Im Januar wird ja die neue Apu vorgestellt für mobile, ich denke diese könnte auf AM5 kommen.

AMD Launcht nicht mobile und Desktop gemeinsam oder direkt nacheinander. Das passt weder vom production ramp noch geben dass die Kapazitäten bei platform engineering, marketing und sales her. Cezanne war ne Ausnahme weil gleiche Plattform wie Renoir.
AMD hat eine konservativere Production ramp Strategie als Intel. Die fangen mit wenigen Masken und Scannern an und fahren dass dann langsam hoch, während Intel eher All-in geht und vor dem Launch Lagerbestände aufbaut.

Rembrandt ist DDR5 only. Wenn er für den Desktop kommt, dann in AM5.
Die Aussagen von David McAffee dazu während des mobile launches klingen eher nach "wann" und nicht nach "ob":
"Paul, of course, I'm not commenting on future products that are announced at this point," McAfee said. "One of the dynamics that we do think about a great deal is how and when to introduce that AM5 ecosystem and ensure that the DDR5 supply, as well as pricing of DDR5 memory, is mature and something that's easily attainable for an end-user," he continued.

"And so there may be other forces beyond the product itself that slow down or meter the introduction of APUs into that AM5 socket. You know, we do expect that to be an enthusiast-first introduction. And I think we're going to have to watch very carefully just how the DDR5 transition takes place and how quickly both supply and prices come in line to make it more affordable for a mainstream consumer that might be more interested in making a product in that socket."

Ein Grund für AMD zu warten war dass man Rembrandt im mobile einfach mit LPDDR5 ausstatten konnte der wesentlich besser verfügbar ist und nicht die knappen Power management ICs benötigt die für die DDR5 Krise verantwortlich sind.

Ja, das Gefühl habe ich auch...

Jo, bei Zen4 ginge es mir auch eher um die bessere Effizienz als mehr Leistung und den Shift auf mehr Grafikleistung.

Das richtig große Effizienzupgrade ist es nicht. Rembrandt ist schon wesentlich besser als Cezanne der nochmal besser als Vermeer ist. Bei niedrigen TDPs trennen 6nm Zen3 und Zen4 nicht mehr viel. Die maximale Effizienz bekommt man aktuell eh mit 3D-Vcache.

4 Kerner + RDNA3, das wär doch was.
Sowas wie ne aktualisierte Steam Deck APU für Desktop.

Wird kommen, aber nur in Partner/OEM-produkten, verlötet mit LPDDR, nicht für den Retail.

Kommt offenbar erst in Richtiung Ende 2023 Phoenix für Desktop.

Ja, ca. 10 Monate nach mobile Launch wäre schon schnell. AMD hat meistens eine Kadenz von rund einem Jahr zwischen mobile APU und Desktop. Cezanne ist da eine klare Ausnahme, aber auch weil das nur ein zwischenprodukt war bei dem die GPU von Anfang an veraltet war.

vinacis_vivids

2022-10-27, 11:54:25

N6 Kapazitäten sind eigentlich genug da, das AMD Rembrandt auch in den Desktop bringen könnte. Frage mich warum sie das nicht tun.

Das ist alles richtig.

Nur ist der PC-Markt schon "durchseucht" von NV und Intel Kids.
Echte AMD-Fans, also die auch was von der Materie verstehen, gibt es nur sehr sehr wenige.

Ich hab mal ein großes Tier in der IT-Branche in Vietnam angesprochen zwecks AMD-Hardware. Der Typ hat nur lapidar geantwortet (alle) "Vietnamesen sind auf Intel fixiert." Da sind gigantische Geldsummen von oben geflossen um Leute bei der Stange zu halten.

Vor allem um Datacenter, Energie sparen usw., wo AMD zum Teil um Lichtjahre im Voraus ist was Effizienz und Preis angeht.

Schau doch mal hier im Forum. NV wird gefeiert für ne 450W-600W Karte im totalen Brute-Force. Genauso wie Intel Brute-Force.

Die richtig harten Perf/Watt Messungen brauchen 24-96-Stunden Messungen inkl. Kosten-Nutzen Stromverbrauch usw.

Im Mobilen Bereich habe ich große Hoffnungen, dass sich AMD da durchsetzt mit Zen4 im low-power Bereich.

KodeX

2022-10-27, 13:14:18

Hatten wir das hier schon?

https://i.ibb.co/xFfgBSP/chiphell-leak.jpg

Quelle: https://www.chiphell.com/forum.php?mod=viewthread&tid=2454311&extra=page%3D1&mobile=2

vinacis_vivids

2022-10-27, 13:38:27

WTF ?
Die Leistung ist völlig krank :freak:

robbitop

2022-10-27, 13:44:57

Sowas heißt dann Phoenix, soll angeblich sogar mit RDNA3 kommen. Es gibt Gerüchte für 12DCUs, also 24CU, aber auch nur für 16CUs nach RDNA2 Rechnung. Nicht sicher ob der auch im Desktop kommt, der Desktop-APU Markt ist anscheinend tot.

In jedem Fall wäre Rembrandt jetzt schon ziemlich balanced. Wozu mehr als Zen3 und 8 Kerne wenn die GPU mit 12CU im Wesentlichen einer RX6400 entspricht? Zen4 braucht man da nicht, es gibt da eh kein CPU-Limit. Die Steamdeck kommt ja auch wunderbar mit 4x Zen2 Kernen aus.
Zen 4 sollte bei gleichem Betriebspunkt auf bessere Effizienz kommen als Zen 3. Selbst ISO Prozess.
Ansonsten sind die schwachen 4x Zen 2 (laufen in der Regel nicht mit sehr hohem Takt und haben auch nur 4 MiB L3) in modernen Spielen tatsächlich oft ein Flaschenhals um über die 40 fps zu kommen. Ja die GPU ist es auch.

Phoenix wird in einem 15 W Environment Kleinholz aus Van Gogh und Rembrandt machen.

fondness

2022-10-27, 13:45:28

robbitop

2022-10-27, 13:47:49

Übrigens ist damit auch klar, dass es keine Single-CCD-Varianten mit VCache geben dürfte. Das wird ein 7800X3D und 7950X3D mit insgesamt 256MB L3-Cache werden. Hier treffen beim 7800X3D 128MB L3$ auf 5 Kerne. Das ist schon was anderes als ein 5800X3D.
Den L3 Cache über mehrere CCX zusammenzurechnen bringt nichts. Zumindest außerhalb perfekt unabhängig laufenden Threads in sehr hoch parallelisierbaren Anwendungen. In Spielen ist das ganz besonders so. Ansonsten wäre 7950X taktnormiert deutlich schneller als ein 7700x - insbesondere wenn man auf eine 4+4 Konfiguration umschalten will.

Bei niedrigen TDPs trennen 6nm Zen3 und Zen4 nicht mehr viel. Die maximale Effizienz bekommt man aktuell eh mit 3D-Vcache.
Der Vergleich ist schwierig weil es bis dato ja nur Desktop Zen 4 SKUs gibt die weder so gebinnt sind wie mobile SKUs noch für 15W ausgelegt sind. Für den Vergleich wird man Phoenix abwarten müssen.
Zen 4 sollte schon effizienter sein als Zen 3 (ISO Performance bei niedrigerer Leistungsaufnahme oder ISO Leistungsaufnahme bei mehr Performance) - was wäre das sonst für eine Weiterentwicklung?

vinacis_vivids

2022-10-27, 13:50:42

AMD Siena & Zen 4c Full Leak: Almost Zen 4 IPC with DOUBLE the Cores and Lower Costs!
qeGrAz5Xc9M

KodeX

2022-10-27, 13:56:57

Gibt's vergleichswerte? Soll angeblich ein 7950X3D sein.

Diese Benchmarks wurden mit einer RTX 4090 gemacht:

https://static.techspot.com/articles-info/2555/bench/SotTRr.png

Auch der 5800X3D ist um Einiges schneller als die normalen 5000er.

davidzo

2022-10-27, 14:01:50

Gibt's Vergleichswerte? Soll angeblich ein 7950X3D sein.

Das wäre in der Tat krank, denn in SOTR bringt der extra cache des 5800x3d momentan kaum etwas.

5800X3D schafft ca. 190 FPS, 12900K liegt bei 220 FPS und der 13900K bei 240 FPS (3090).

robbitop

2022-10-27, 14:04:44

Irgendwas passt da nicht. Doppelte Leistung ist super unwahrscheinlich. Ggf. andere Settings?

KodeX

2022-10-27, 14:08:12

Das wäre in der Tat krank, denn in SOTR bringt der extra cache des 5800x3d momentan kaum etwas.

5800X3D schafft ca. 190 FPS, 12900K liegt bei 220 FPS und der 13900K bei 240 FPS.

Im Benchmark, den ich eben gepostet habe, ist der 5800X3D 44 Prozent schneller als der 5800X. Der hypothetische 7950X3D wäre 73 Prozent schneller als der 7950X. Das ist aber natürlich nicht wirklich übertragbar, da das Testumfeld anders ist. Trotzdem bringt der 3D-VCache relativ viel in diesem Spiel.

vinacis_vivids

2022-10-27, 14:09:51

Das wäre in der Tat krank, denn in SOTR bringt der extra cache des 5800x3d momentan kaum etwas.

5800X3D schafft ca. 190 FPS, 12900K liegt bei 220 FPS und der 13900K bei 240 FPS.

Wo hast du deine Werte her? 260-265fps für den 5800X3D, 7950X, 13900K
Vllt. wirds Zeit für einen Upgrade im Kopf ;-D
https://abload.de/img/shadow-of-the-tomb-raw5ilu.png

Lehdro

2022-10-27, 14:13:29

Das wäre in der Tat krank, denn in SOTR bringt der extra cache des 5800x3d momentan kaum etwas.
SOTTR ist eines der Paradebeispiele für den X3D.

Übrigens: HWUB testet nicht den integrierten Benchmark. Keine Ahnung wo oder was Igor testet.

davidzo

2022-10-27, 14:13:29

Wo hast du deine Werte her? 260-265fps für den 5800X3D, 7950X, 13900K
Andere GPU. Der Leak ist ne 3090.

SOTTR ist eines der Paradebeispiele für den X3D.

HWUB testet nicht den integrierten Benchmark. Keine Ahnung wo oder was Igor testet.

Nicht immer. Bei Computerbase skaliert SOTR zum Beispiel echt mies mit dem 5800x3d. Aber bei denen scheint sowieso irgendwas kaputt zu sein. Die letzten Messergebnisse von CB decken sich einfach nicht mit dem was andere so messen (PCGH, Igor, Golem etc).
SOTR ist aber auch ein olles Spiel, da ist es schwer noch aktuelle benches mit aktuellen Treibern zu finden. Die meisten sind noch auf Win10 ;D

Gerademal bei HWLXX geguckt, 8% vor dem 5800X würde ich jetzt nicht gerade ein Peradebeispiel für den 5800X3d nennen. Da sind selbst der 11700K und 12400F schneller...
https://www.hardwareluxx.de/index.php/artikel/hardware/prozessoren/58519-ein-letztes-hurra-auf-am4-der-ryzen-7-5800x3d-im-test.html?start=11

vinacis_vivids

2022-10-27, 14:26:32

HWLXX testet mit ner 2080Ti von Nvidia. Die würde ich nicht mehr als Referenz nehmen.

r3ptil3

2022-10-27, 14:27:28

Also ihr habt schon gesehen, dass Hardware Unboxed mit den höchsten und der "Leak" mit den tiefsten Grafikeinstellung auf 1080p testen?

https://i.ibb.co/NjwrPMs/image.png

Als Relation hierzu die Grafikkarten in der genannten Auflösung:
https://i.ibb.co/LPJ4Lvn/image.png

vinacis_vivids

2022-10-27, 14:50:37

Hatten wir das hier schon?

https://i.ibb.co/xFfgBSP/chiphell-leak.jpg

Quelle: https://www.chiphell.com/forum.php?mod=viewthread&tid=2454311&extra=page%3D1&mobile=2

Habe es mal nachgestellt: "1920x1080xlowest"
R9 3900X + RX6800
https://abload.de/img/2022-10-2714_46_16-shqgf4n.png

167fps -> 456fps (+173% Leistung bzw. Faktor 2,73) :eek:

Ich kann jetzt schon mal für ne Aufrüstung planen :biggrin:

7950X3D + 7900XTX Kombi incoming.

MSABK

2022-10-27, 15:06:14

An so eine krasse Leistungssteigerung nur vom 3d Cache kann ich nicht so recht glauben.

HOT

2022-10-27, 16:47:16

AMD Siena & Zen 4c Full Leak: Almost Zen 4 IPC with DOUBLE the Cores and Lower Costs!
https://youtu.be/qeGrAz5Xc9M
Also nach dem wäre ein 4c einfach etwas erweitert, was man bei Phoenix verbauen würde. tighter Floorplan+nur 16MB L3$, also einfach ne konsequentere Mobilvariante.

MSABK
Wenn das Spiel so stark am Speicher hängt und jetzt quasi voll im L3$ läuft kann das passieren, siehe Faktorio z.B.

Tesseract

2022-10-27, 16:58:21

fondness

2022-10-27, 17:05:19

mit diesen einstellungen bin ich in SotTR am 5800X3D auf 294fps bei 50% GPU-bind und auf 720p 319fps bei 24% GPU-bind. ganz grob pi*daumen wären es ohne bind wohl so ~340fps.

+34% fps klingt nicht unplausibel wenn allein der taktunterschied wohl >25% ist und das ding über zwei chiplets 200MB cache hat.

Takt wird 5.5ghz Max boost spekuliert. Wären also eher knapp über 20% mehr takt. Trotzdem nicht unplausibel, IPC ist ja auch noch um über 10% gestiegen und die zusätzlichen Kerne könnten auch was bringen.

mboeller

2022-10-27, 18:35:49

Takt wird 5.5ghz Max boost spekuliert. Wären also eher knapp über 20% mehr takt. Trotzdem nicht unplausibel, IPC ist ja auch noch um über 10% gestiegen und die zusätzlichen Kerne könnten auch was bringen.

5,8GHz, siehe Hans de Vries

96MB V-Cache? Ich dachte das die Cache-Dichte bei 5nm nur geringfügig steigt. 50% mehr Cache auf nahezu der gleichen Fläche spricht aber dagegen.

edit:
https://www.youtube.com/watch?v=41VLZ2jybUo

ZEN3 L3 = 35,5mm²
ZEN4 L3 = 25,1mm²

wenn der V-Cache wieder nur über dem L3-Cache sitzt, dann sind das 96/64 x (35,5/25,1) = 2,1fache Dichte!
Das wäre IMHO sehr ungewöhnlich.

fondness

2022-10-27, 18:47:16

5,8GHz, siehe Hans de Vries

96MB V-Cache? Ich dachte das die Cache-Dichte bei 5nm nur geringfügig steigt. 50% mehr Cache auf nahezu der gleichen Fläche spricht aber dagegen.

edit:
https://www.youtube.com/watch?v=41VLZ2jybUo

ZEN3 L3 = 35,5mm²
ZEN4 L3 = 25,1mm²

wenn der V-Cache wieder nur über dem L3-Cache sitzt, dann sind das 96/64 x (35,5/25,1) = 2,1fache Dichte!
Das wäre IMHO sehr ungewöhnlich.

Danke völlig übersehen. Der hohe takt zusammen mit dem größeren Cache erklärt dann natürlich auch die hohe Performance. Das ding wird einschlagen. Schon 64 MB mehr Cache reichen für 30% mehr Spiele ipc beim 5800X3D. Voller takt plus noch mehr Cache wäre natürlich eine Ansage.

basix

2022-10-27, 19:01:29

5.8 GHz & 256 MByte L3$? Take my money! :D

ZEN3 L3 = 35,5mm²
ZEN4 L3 = 25,1mm²

wenn der V-Cache wieder nur über dem L3-Cache sitzt, dann sind das 96/64 x (35,5/25,1) = 2,1fache Dichte!
Das wäre IMHO sehr ungewöhnlich.
Könnte ja auch noch den L2$ überlappen, nicht? Aber Locuzas Die Shot Analyse zeigt auch, dass der L3$ generell deutlich dichter gepackt ist. Die L3$-Dichte von Zen 2 & 3 war jetzt nicht extrem maximiert.

amdfanuwe

2022-10-27, 19:09:22

ZEN3 L3 = 35,5mm²
ZEN4 L3 = 25,1mm²

wenn der V-Cache wieder nur über dem L3-Cache sitzt, dann sind das 96/64 x (35,5/25,1) = 2,1fache Dichte!
Das wäre IMHO sehr ungewöhnlich.
ZEN 3 V-Cache 64MB, 7nm, 41mm²
ZEN 4 V-Cache 96MB, ??, ??

Mag dein, dass sie bei ZEN 4 schon auf höhere Dichte wie beim Cache Chiplet gegangen sind. Kann also sein, dass man ZEN3 und ZEN4 Cache Sizes nicht miteinander vergleichen kann.
Denke auch nicht, dass der V-Cache wieder nur über dem Cache sitzt.
Würde auch eher vermuten, dass der V-Cache in billigeren 6nm gefertigt wird.

basix

2022-10-27, 19:11:26

Vielleicht ist es auch 2-hi V-Cache? 48 MByte pro Slice?

davidzo

2022-10-27, 19:14:49

5.8 GHz & 256 MByte L3$? Take my money! :D

Könnte ja auch noch den L2$ überlappen, nicht? Aber Locuzas Die Shot Analyse zeigt auch, dass der L3$ generell deutlich dichter gepackt ist. Die L3$-Dichte von Zen 2 & 3 war jetzt nicht extrem maximiert.

Wenn der Cache Die diesmal den ganzen chip überlappt wäre das wohl sogar eine thermische Verbesserung. Dann könnte man sich das structural silicon links und rechts vom cache-Die sparen.

Sowieso wäre es besser wenn AMD statt dem ca. 0,7mm dicken support Silicon den man beim 5800x3d und Milan-X verwendet, lieber einen geänderten IHS baut (mit einer Step zwischen I/O Die). Kupfer ist mehr als doppelt so leitfähig wie Silizium, das bringt direkt über den Cores schon was. Alternativ zu einem intern gestuften IHS kann man ebenfalls den I/O DIE abschleifen.

Ich träume ja noch von einer im IHS integrierten vapor chamber :freak: die den dicken AM5 IHS ausfüllt. Aber sowas werden wir wohl nicht sehen, zu unkonventionell für AMD, zu teuer und wenn wäre es schon zum Zen4 Start dabei gewesen.

basix

2022-10-27, 19:31:13

vinacis_vivids

2022-10-27, 19:59:26

Im Prinzip ja, weil Phoenix für elite "ultra-thin" vorgesehen ist. 12-24h Laufzeit ist schon was feines bei 15-28W TDP.

Der_Korken

2022-10-27, 20:10:27

Wenn der Cache Die diesmal den ganzen chip überlappt wäre das wohl sogar eine thermische Verbesserung. Dann könnte man sich das structural silicon links und rechts vom cache-Die sparen.

Die Latenzen würden sich aber u.U. ein gutes Stück verschlechtern, weil die Distanzen deutlich größer werden. Eine 3D-Struktur verringert die Distanzen innerhalb eines Designs erheblich. Das wird bei den ganzen Stacking-Geschichten oft übersehen. Chips&Cheese hatten im Vorfeld des V-Caches über die Möglichkeiten versucht die Effekte von Größe vs Latenz zu simulieren. Das Ergebnis war, dass eine höhere Latenz (52 vs 46 Takte bei einer Verdreifachung von 32 auf 96MB) die Vorteile zu großen Teilen wieder auffressen würde. Aus Kostengründen könnte AMD natürlich trotzdem 32+96 verbauen, aber performanter wäre definitiv 32+48+48 wie oben schon vorgeschlagen.

https://chipsandcheese.com/2021/09/29/do-ibms-giant-l3-and-v-cache-represent-the-future/

w0mbat

2022-10-27, 20:27:48

https://chipsandcheese.com/2022/10/27/why-you-cant-trust-cpuid/

Alle "7800X", "7300X" und "7950X" Ergebnisse die aktuell rumschwirren bitte einfach missachten.

davidzo

2022-10-27, 20:39:56

Die Latenzen würden sich aber u.U. ein gutes Stück verschlechtern, weil die Distanzen deutlich größer werden.

Das müssen sie nicht unbedingt wenn man die TSVs anders anordnet.
Bei Zen3 V-cache sind die TSVs in zwei Reihen relativ mittig zwischen den vier Reihen mit Cache Blöcken angeordnet. Wenn man dazu auch TSV Kontakte außen, also zum L2 Cache und den Cores zeigend unterbringen würde, könnte man ziemlich genau +50% Cache unterbringen ohne dass es die Distanzen vergrößert. Im Schnitt sinkt die Distanz zum L2 und damit zum Core dabei sogar. Das würde die Cores zwar nur zur Hälfte überdecken, aber in dem Fall würde es sich sogar lohnen ein wenig whitespace im cache-Die zu akzeptieren um die aufgeklebten spacer-Dies zu vermeiden.

Rolsch

2022-10-27, 21:08:57

Das wär wirklich zu schön um wahr zu sein.

Allerdings schaut die Schrift bei Cor e eher seltsam aus.

KodeX

2022-10-28, 09:13:01

Das wär wirklich zu schön um wahr zu sein.

Allerdings schaut die Schrift bei Cor e eher seltsam aus.

Vergleich das mal mit einem CPU-Z-Screenshot vom 7950X. Das mit dem "e" scheint tatsächlich normal zu sein. Das schließt eine Fälschung natürlich nicht aus...

https://valid.x86.fr/cache/screenshot/tdz6br.png

bbott

2022-10-28, 13:51:03

Vergleich das mal mit einem CPU-Z-Screenshot vom 7950X. Das mit dem "e" scheint tatsächlich normal zu sein. Das schließt eine Fälschung natürlich nicht aus...

https://valid.x86.fr/cache/screenshot/tdz6br.png
Warum solle man es auch dort fälschen?! Das blau geschriebene ist Fälschungrelevant, insbesondere Takt und Cache...

HOT

2022-10-28, 14:20:14

Bei Zen 4c mit 8C und 16MByte pro CCX sowie Density und Low Power Optimization frage ich mich gerade: Wäre das nicht auch für Phoenix genau das richtige? Ob 5.8 oder 5.0 GHz spielen ja nicht eine extreme Rolle.

Zen4 HP (niedriger Packdichte, 32MB) -> normales CCD
Zen4 LP (etwas höhere Packdichte, 16MB) -> Phoenix
Zen4 ULP (sehr hohe Packdichte, 16MB) -> Zen4c

wie es derzeit aussieht.

HOT

2022-10-28, 14:24:30

Revision RPL-B2 :freak:
Heimlich wohl bei Intel nachgeschaut was?

Der_Korken

2022-10-28, 14:39:06

Immerhin ist die 2er Potenz (131072 = 128*1024) richtig. Dadurch dass viele Leute von technischen Zusammenhängen der Hardware und teilweise auch von Mathe nicht viel verstehen, haben sich schon so manche Fakes verraten. Zum Beispiel GPUs, wo Shader, ROPs und Speicherinterface überhaupt nicht zueinanderpassen o.ä.

fondness

2022-10-28, 14:46:14

Vergleich das mal mit einem CPU-Z-Screenshot vom 7950X. Das mit dem "e" scheint tatsächlich normal zu sein. Das schließt eine Fälschung natürlich nicht aus...

https://valid.x86.fr/cache/screenshot/tdz6br.png

Kann CPU z Dinge wie den Cache überhaupt abfragen? Wenn es nämlich aus einer Datenbank ausgelesen wird wäre es erstens nichts wert und zweitens die Frage woher die CPU z Entwickler die Daten haben wollen.

fondness

2022-10-28, 14:47:13

Revision RPL-B2 :freak:
Heimlich wohl bei Intel nachgeschaut was?

Das steht so auch bei einem normalen 7950x.

Gipsel

2022-10-28, 15:38:24

Kann CPU z Dinge wie den Cache überhaupt abfragen? Wenn es nämlich aus einer Datenbank ausgelesen wird wäre es erstens nichts wert und zweitens die Frage woher die CPU z Entwickler die Daten haben wollen.Die Cache-Informationen liefert die CPU selber zurück (beim Aufruf der CPUID-Instruktion mit den richtigen Parametern). Das sollte der bevorzugte Weg sein (statt Datenbank), an diese Informationen zu kommen. Das sind nicht nur die L1-D, L1-I, L2 und L3-Informationen (Linesize, Assoziativität, Gesamtgröße), sondern für die TLBs genauso. Das Interface dafür ist auch schon sehr lange stabil. Das muß AMD erst ändern, wenn sich grundsätzlich was ändert oder die z.B. die L3-Cachegröße 8GB erreicht (8191,5 MB ist der größte Wert, der für die L3-Größe [pro CCX] zurückgegeben werden könnte).

Zossel

2022-10-29, 11:04:21

Der_Korken

2022-10-29, 11:38:04

Was hat Rechnen mit Mathematik zu tun?

Ich würde sagen, man kann rechnen ohne Mathematik zu verstehen, aber man hat dann keine Ahnung was man eigentlich gerechnet hat :tongue:. Mir ging es in meinem Post aber hauptsächlich um technisches Verständnis, das für plausibel aussehende Fakes nötig ist. Und dass man weiß, was 2er Potenzen sind, warum sie in Hardware oft vorkommen und man deswegen nicht 786 oder 1048 irgendwo hinschreibt.

fondness

2022-10-29, 12:33:59

Die Cache-Informationen liefert die CPU selber zurück (beim Aufruf der CPUID-Instruktion mit den richtigen Parametern). Das sollte der bevorzugte Weg sein (statt Datenbank), an diese Informationen zu kommen. Das sind nicht nur die L1-D, L1-I, L2 und L3-Informationen (Linesize, Assoziativität, Gesamtgröße), sondern für die TLBs genauso. Das Interface dafür ist auch schon sehr lange stabil. Das muß AMD erst ändern, wenn sich grundsätzlich was ändert oder die z.B. die L3-Cachegröße 8GB erreicht (8191,5 MB ist der größte Wert, der für die L3-Größe [pro CCX] zurückgegeben werden könnte).

Danke, dann könnte CPU-Z tatsächlich als Leak Werkzeug benutzt werden und der screen echt sein. Dann wäre es bei Echtheit natürlich tatsächlich eine Ansage die deutlich die Performance Krone holen sollte.

robbitop

2022-10-29, 13:14:17

Naja wer bei Zen4 X3D was anderes glaubt als die Performancekrone für Games ist naiv. Es gibt keinen Grund warum der Speedup im großen Schnitt der Spiele nicht ähnlich hoch sein soll wie bei Zen 3. Wenn man den oben drauf setzt ist man relativ souverän vorn.
Ist halt ein sukzessiver Schlagabtausch. Im Prinzip ist der mit dem neusten Produkt knapp vorn. MTL wird Zen4X3D schlagen, Zen 5 dann MTL, ARL dann Zen 5 und Zen5X3D dann ARL usw. :)

fondness

2022-10-29, 14:02:33

HOT

2022-10-29, 14:31:46

Danke, dann könnte CPU-Z tatsächlich als Leak Werkzeug benutzt werden und der screen echt sein. Dann wäre es bei Echtheit natürlich tatsächlich eine Ansage die deutlich die Performance Krone holen sollte.
Selbst wenn das Ding falsch ist, sieht der echte exakt so aus :freak:. Wie soll das denn sonst aussehen?

Naja wer bei Zen4 X3D was anderes glaubt als die Performancekrone für Games ist naiv. Es gibt keinen Grund warum der Speedup im großen Schnitt der Spiele nicht ähnlich hoch sein soll wie bei Zen 3. Wenn man den oben drauf setzt ist man relativ souverän vorn.
Ist halt ein sukzessiver Schlagabtausch. Im Prinzip ist der mit dem neusten Produkt knapp vorn. MTL wird Zen4X3D schlagen, Zen 5 dann MTL, ARL dann Zen 5 und Zen5X3D dann ARL usw. :)

Das kommt darauf an, wie gut MTL dann wirklich ist und wieviel Cache der dann hat.
1.) AMD hat eingeräumt, dass man Probleme hat, 2 CCDs auszulasten bei Zen4. Da werden sicherlich noch Firmwarepatches und OS-Updates helfen. Ganz zu schweigen von besserer Engineimplementation, wo sich AMD jetzt endlich mal aktiv darum kümmern möchte, damit sowas wie Cyberpunk nicht noch mal passiert.
2.) man hat ja jetzt noch mal 32MB Cache mehr. Wie das wirkt, sehen wir dann
3.) es soll keine Taktregression mehr geben

Der Sprung vom 7700X auf einen X3D wird also auf jeden Fall größer als vom 5800X auf 5800X3D.

r3ptil3

2022-11-03, 13:13:28

Heute noch eine Preview zu Zen4-3D? :)

burninghey

2022-11-04, 02:12:52

N6 Kapazitäten sind eigentlich genug da, das AMD Rembrandt auch in den Desktop bringen könnte. Frage mich warum sie das nicht tun.

Vielleicht weil sie sich selbst Konkurrenz machen würden ...

Daran wird's liegen. Benchmarks sagen eben nicht alles, ich habe vor ein paar Monaten ein Downgrade vom 5800X auf 5700G gemacht und die Vega in Rente geschickt.

Ich bin begeistert, zu was die APU in der Lage ist. Meine persönliche, klare Empfehlung für alle Durchschnittsgamer. Selbst Horror-Szenarien wie Ark Survival lassen sich damit zocken.

Eine Zen 4 Desktop APU würde ich mir blind kaufen, und das Grafikkarten Budget in guten Ram stecken.

Nightspider

2022-11-04, 04:41:13

3.) es soll keine Taktregression mehr geben

Das hat AMD aber nicht gesagt. Es war nur die Rede davon, der Clock-Penalty wäre nicht so wie bei der Gen 1.

Aber nach der Navi31 Vorstellung mit den entäuschenden Taktraten, würde ich jetzt auch lieber mal nicht zu viel von den Zen4D Taktraten erwarten.

MSABK

2022-11-04, 08:02:44

Das hat AMD aber nicht gesagt. Es war nur die Rede davon, der Clock-Penalty wäre nicht so wie bei der Gen 1.

Aber nach der Navi31 Vorstellung mit den entäuschenden Taktraten, würde ich jetzt auch lieber mal nicht zu viel von den Zen4D Taktraten erwarten.

Was heißt nicht zu viel erwarten, die werden jetzt nicht plötzlich von 5,7Ghz auf 4,9Ghz zurückgehen.

Nostalgic

2022-11-04, 09:43:18

Daran wird's liegen. Benchmarks sagen eben nicht alles, ich habe vor ein paar Monaten ein Downgrade vom 5800X auf 5700G gemacht und die Vega in Rente geschickt.

Ich bin begeistert, zu was die APU in der Lage ist. Meine persönliche, klare Empfehlung für alle Durchschnittsgamer. Selbst Horror-Szenarien wie Ark Survival lassen sich damit zocken.

Eine Zen 4 Desktop APU würde ich mir blind kaufen, und das Grafikkarten Budget in guten Ram stecken.
Klingt nicht schlecht. Zu Mal ich den Fokus vom Zocken auf CPU Leistung hab.

Hab das Warten auf den Preisverfall von AM5+DRR5 langsam satt und überlege auch ein Zwischenupgrade über Zen3 zu machen.

basix

2022-11-04, 11:01:03

Was heißt nicht zu viel erwarten, die werden jetzt nicht plötzlich von 5,7Ghz auf 4,9Ghz zurückgehen.

Evtl. werden es "nur" 5.5 GHz. Aber der 7950X3D Screenshot, der durchs Netz geistert, zeigt Null Takt-Regression. Und V-Cache bringt in Spielen ~25-30% IPC auf dem 5800X3D. Ich erwarte, dass das beim 7950X3D mindestens ähnlich ist. Vor allem, wenn man nun 128MByte anstatt 96MByte L3$ vorweisen kann.

vinacis_vivids

2022-11-04, 11:44:05

Evtl. werden es "nur" 5.5 GHz. Aber der 7950X3D Screenshot, der durchs Netz geistert, zeigt Null Takt-Regression. Und V-Cache bringt in Spielen ~25-30% IPC auf dem 5800X3D. Ich erwarte, dass das beim 7950X3D mindestens ähnlich ist. Vor allem, wenn man nun 128MByte anstatt 96MByte L3$ vorweisen kann.

Ja V-Cache ist geil. Hoffe AMD bleibt bei den Preisen relativ Human.

Neuer Monitor 8k@165hz oder 4K@240hz
Neue CPU 7950X3D oder 7900X
Neue GPU 7900XTX oder 7900XT
Neues Board X670 oder B650
Neuer Ram 64GB oder 32GB

Meine to-do Aufrüstungsliste wird immer länger und länger :freak:

Nostalgic

2022-11-04, 11:58:37

Hör mal uffX-D

Undertaker

2022-11-04, 15:06:05

Evtl. werden es "nur" 5.5 GHz. Aber der 7950X3D Screenshot, der durchs Netz geistert, zeigt Null Takt-Regression. Und V-Cache bringt in Spielen ~25-30% IPC auf dem 5800X3D. Ich erwarte, dass das beim 7950X3D mindestens ähnlich ist. Vor allem, wenn man nun 128MByte anstatt 96MByte L3$ vorweisen kann.

Theoretisch hat sich in dieser Generation das Bottleneck zwischen Rechenleistung und Speicheranbindung aufgrund des DDR5-Umstieges eher in in Richtung Rechenleistung verschoben, deshalb würde ich tendenziell eher geringere Profite durch V-Cache erwarten - insbesondere bei Verwendung von >DDR5-6000. Wie sich das jetzt quantitativ genau auswirkt, ist natürlich schwer zu beziffern.

robbitop

2022-11-04, 15:30:20

In Spielen ist Bandbreite zweitrangig. Da geht es primär um Latenz.

aceCrasher

2022-11-06, 23:32:00

https://videocardz.com/newz/amd-ryzen-7000-series-get-up-to-27-lower-price-in-china-for-a-limited-time
Temporäre, massive Rabatte auf Ryzen 7000 in China.

7600X: 313$ -> 236$
7700X: 417$ -> 320$
7900X: 598$ -> 459$
7950X: 765$ -> 557$

Meiner Meinung nach sind solche Rabatte permanent und überall nötig. Hoffentlich kommen ähnliche Preiskorrekturen auch hier. Bei den aktuellen Preisen sind bis auf den 7950X alle Modelle unattraktiv gegenüber Raptor Lake.

Exxtreme

2022-11-06, 23:35:04

aceCrasher

2022-11-06, 23:42:20

Die bräuchten die Rabatte bei MoBo-Chipsätzen. :freak: Die CPUs sind preislich im Rahmen. Was echt knallhart reinhaut sind die Plattformkosten.
Die Preise sind alles aber nicht im Rahmen. Der 7600X @340€ sieht doch gegen den 13600K @380€ kein Land. Ich sehe auch beim 7700X @450€ vs 13700K @500€ schwarz.

Platos

2022-11-07, 00:40:27

Complicated

2022-11-07, 01:15:45

Oder AMD hat eine Vorwarnung bekommen, dass sie in China bald keine Geschäfte mehr machen können, und leeren die Lager.

Langlay

2022-11-07, 01:23:37

Oder AMD hat eine Vorwarnung bekommen, dass sie in China bald keine Geschäfte mehr machen können, und leeren die Lager.

Das wird nicht der Grund sein, kein Mensch wird denen verbieten das die Desktopcpus an China verkaufen. Damit würden sich die Amis auf lange Sicht ins eigene Fleisch schneiden. Eigene Technik zu "manipulieren" geht halt einfacher als fremde Technik zu manipulieren.

Die NSA weint bestimmt nicht wenn die Chinesen X86 CPUs und Windows benutzen und nicht irgendwas selbstgebrautes.

Daredevil

2022-11-07, 01:32:27

Hmmm ich finde der 7600x macht schon ordentlich Konkurrenz zum 5800X3D, wenn der vom Preis kippt macht es schon Sinn, vielleicht zur AM5 Plattform zu greifen.

SC Leistung deutlich höher ( ca. 30% )
Game Performance leicht geringer ( ca. 10% )
MC Leistung ähnlich
Verbrauch ähnlich

Schwieriger Trade, die 30% werden in SC Anwendungen nahezu immer erreicht, bei der Game Performance schwankt es für den X3D gut und gerne mal von 10% langsamer zu 40% schneller.
Aber die SC Leistung könnte ggf. für das restliche System und die Flupdizität natürlich bemerkbar werden.... irgendwann mal. :D

fondness

2022-11-10, 13:34:17

Heute um 19 Uhr wird Genoa vorgestellt:
https://www.youtube.com/watch?v=pPFNBVFMh7k

CrazyIvan

2022-11-10, 13:37:03

Im Grunde ist zu Genoa eigentlich alles bekannt. Mich würde es freuen, wenn AMD ein paar Worte zum Sinn der zwei IFoP Ports pro CCD verliert sowie natürlich eine Sneak Preview zu Bergamont.

fondness

2022-11-10, 15:45:18

Erste AMD-Genoa-Systeme zum Launch bestellbar
https://www.computerbase.de/2022-11/hpe-server-mit-epyc-9004-erste-amd-genoa-systeme-zum-launch-bestellbar/

Im Gegensatz zum Paper-Launch von Intel.

][immy

2022-11-10, 16:39:24

Die bräuchten die Rabatte bei MoBo-Chipsätzen. :freak: Die CPUs sind preislich im Rahmen. Was echt knallhart reinhaut sind die Plattformkosten.
Jep. Nach wie vor nichts im Bereich von Maximal 150€. Und eigentlich bin ich jemand der normalerweise unter 100€ für ein Mainboard ausgibt, denn eigentlich ist ja alles in die CPU und andere Komponenten gewandert ;)
Overclocking ist mir auch schon lange nicht mehr wichtig.
Hier hat Intel natürlich einen großen Vorteil, dass sie schon viel früher DDR5 angeboten haben und man auch Mainboards mit DDR4 nutzen kann. Das nimmt einem wirklich eine große Einstiegshürde.
Vor allem machen die Boardpreise keinen Sinn für alles was weniger als 8 Kerne hat.

amdfanuwe

2022-11-10, 17:59:34

[immy;13163787']
Hier hat Intel natürlich einen großen Vorteil, dass sie schon viel früher DDR5 angeboten haben und man auch Mainboards mit DDR4 nutzen kann.
DDR5 Boards gehen für Intel auch erst bei 170€ los.

Ich ersetz meinen 1600X demnächst durch einen 5600 für 139€ auf mein altes 89€ Board von 2016 und bin dann erst mal wieder gut ausgestattet.

amdfanuwe

2022-11-11, 01:03:28

So, jetzt wird klar, warum die CCDs zwei GMIs haben.

CrazyIvan

2022-11-11, 03:48:05

Yep. Eigentlich schade, dass man den wide Mode nicht bei den Desktop 1 CCD Versionen verwendet. Aber vermutlich ist es den Mehrverbrauch nicht wert.

konkretor

2022-11-11, 07:09:49

So, jetzt wird klar, warum die CCDs zwei GMIs haben.

In Umgebungen mit Virtualisierung und extrem großer last wird das sicherlich nicht förderlich sein sich aus dem CCD raus zu bewegen.

NUMA wird da immer unangenehmer zu konfigurieren.

Mit dem könnte man sich sogar nen kleinen boost bauen. Mal sehen ob ich nächstes Jahr mal einen zwischen die Finger bekomme. Lieferprobleme scheint es ja nicht zu geben.
AMD hat ja die Tech Journalisten reichlich mit Hardware ausgerüstet.

You may also be able to further improve the performance of certain environments by using the LLC (L3 Cache) as NUMA
BIOS setting to associate workloads to compute cores that all share a single LLC. Enabling this setting equates each CCD
to a separate NUMA node, as a unique L3 cache per CCD. A single AMD EPYC 9004 Series Processor with 12 CCDs can have
up to 12 NUMA nodes when this setting is enabled.

Edit:
Quelle

https://www.amd.com/system/files/documents/58015-epyc-9004-tg-architecture-overview.pdf
Seite 5

Pirx

2022-11-11, 07:32:12

brutal;) https://www.phoronix.com/review/amd-epyc-9654-9554-benchmarks

basix

2022-11-11, 07:53:10

In Umgebungen mit Virtualisierung und extrem großer last wird das sicherlich nicht förderlich sein sich aus dem CCD raus zu bewegen.

NUMA wird da immer unangenehmer zu konfigurieren.

Mit dem könnte man sich sogar nen kleinen boost bauen. Mal sehen ob ich nächstes Jahr mal einen zwischen die Finger bekomme. Lieferprobleme scheint es ja nicht zu geben.
AMD hat ja die Tech Journalisten reichlich mit Hardware ausgerüstet.

Edit:
Quelle

https://www.amd.com/system/files/documents/58015-epyc-9004-tg-architecture-overview.pdf
Seite 5

Interessant, "shared" LLC. Vorboten für Zen 5 mit einem "Super-CCD" (mehrere CCDs ohne Umweg übers IOD z.B. via CoWoS-R miteinander verbunden)?

mboeller

2022-11-11, 08:06:57

brutal;) https://www.phoronix.com/review/amd-epyc-9654-9554-benchmarks

Hab nur die ersten 4 Seiten überflogen, aber für mich hat es eher nach einem Massaker ausgeschaut... :eek:

edit:
irgendwie erinnert mich das an Bulldozer <-> Skylake, nur schau dieses Mal Intel "nicht so gut" aus. "Weit abgeschlagen", "sieht kein Land", "Benchmark-Massaker" sind so die Sachen die mir bei diesen Benchmarks durch den Kopf gehen.

basix

2022-11-11, 08:18:33

mr coffee

2022-11-11, 08:28:39

Könnte daran nicht einfach fehlende Softwareoptimierung Schuld sein? Will sagen, das könnte doch „lediglich“ ein temporäres Problem sein.

Exxtreme

2022-11-11, 08:32:01

Das hängt davon ab welche Serveranwendungen das sind. Webserver werden da immer sehr gut skalieren. Andererseits sind Webserver recht genügsam. Zudem geht der Trend bei Webservern weg von echten Threads zu sog. "green threads". Diese sind nochmal viel sparsamer was die Belastung der Prozessorkerne angeht.

basix

2022-11-11, 08:39:37

Klar kann das auch an der SW hängen. Nur heisst das nicht unbedingt schlecht optimierte SW, manche Software kann nicht beliebig parallel skalieren ;) Anscheinend sind zudem auch noch nicht Compiler-Tuning Parameter für Zen 4 von AMD released worden (siehe Fazit des Artikels).

Achill

2022-11-11, 09:09:03

Brutal ist der neue Epic auch hinsichtlich Effizient, der durchschnittliche Verbrauch ist ähnlich oder nicht viel höher im Phoronix Review als die getesteten Intel CPUs ..

[..]

https://openbenchmarking.org/embed.php?i=2211101-PTS-GENOAREV10&sha=6fd651434b73

[..]

fondness

2022-11-11, 09:12:32

Achill

2022-11-11, 09:16:36

Was mir bei vielen Benches auffällt: Der 64C 9554 ist oftmals nur marginal langsamer als der 96C 9654.

Irgendwie sieht das das danach aus, dass auch bei Server viele Anwendungen nicht wirklich >64C skalieren. Amdahls Law schlägt zu. Also ist auch für sehr viele Serveranwendungen in Zukunft eher besser, auf stärkere Cores anstatt mehr Cores zu setzen. Für NAMD/HPL, Rendering sowie Scale Out Sachen und viele Micro Dienste (Container) sind viele Cores natürlich immer noch gut.

AMD bietet ja verschiedene Optionen, gibt Epics mit wenig Cores und viel Cache oder viele Cores und weniger Takt ... oder oder oder - bei den Preisen der CPU bzw. des ganzen Systems kauft man schon wie man es braucht bzw. schneidet sich die Ressourcen der Plattform wie diese optimal genutzt werden können. Man lässt auf solch einen System nicht irgend ein Single- oder Low-Thread-Szenario laufen ..

--
Edit: Das Video verlinkt im Review-Thread zum Epic ist imho gut um das Anwendungsfeld vom Epic aufzuzeigen:

Hier auch Genoa:

MUrrvfcoJgA

Crazy stuff

--
Edit2: Man sollte man sich auch immer bewusst machen (wie auch bei anderen Reviews von CPUs und GPUs) was das Test-Programm wirklich testen kann. Im Falle von phoronix kann es gut sein, dass im Sack der ganzen Test auch "dumme" Tests dabei sind. Beispiel ist m.E. simdjson - anscheinend wegen AVX-512 mit dabei ist (laut Text) aber anscheinend nicht mit Multi-Core tauglich oder ggf. IO limitiert, kann man nur indirekt ableiten weil zwar phoronix jetzt oft den Verbrauch mit angibt jedoch nicht die CPU max. Single und All-Core Last oder hier ggf. auch IO, dann könnte man nämlich die Tests einordnen.

Zossel

2022-11-11, 09:47:09

Zudem geht der Trend bei Webservern weg von echten Threads zu sog. "green threads". Diese sind nochmal viel sparsamer was die Belastung der Prozessorkerne angeht.

Was um Himmels willen sind "green threads"?

Exxtreme

2022-11-11, 09:53:13

Was um Himmels willen sind "green threads"?

https://en.wikipedia.org/wiki/Green_thread

Ist z.B. der Hauptgrund warum nginx den Apache Webserver verdrängt hat.

Zossel

2022-11-11, 11:10:04

https://en.wikipedia.org/wiki/Green_thread

Ist z.B. der Hauptgrund warum nginx den Apache Webserver verdrängt hat.

Na toll, dann könnte man auch das uralte "single-select-loop-server" Prinzip quasi als "green threads" bezeichnen.

Und auch apache implementiert auch quasi "green threads", nginx nutzt im wesentlichen modernere Schnittstellen Richtung Kernel.

Und früher nannte man das mal C10K: https://en.wikipedia.org/wiki/C10k_problem

Exxtreme

2022-11-11, 11:25:05

Na toll, dann könnte man auch das uralte "single-select-loop-server" Prinzip quasi als "green threads" bezeichnen.

Und auch apache implementiert auch quasi "green threads", nginx nutzt im wesentlichen modernere Schnittstellen Richtung Kernel.

Und früher nannte man das mal C10K: https://en.wikipedia.org/wiki/C10k_problem

Das tat der Apache aber lange Zeit nicht. :) Das war das Problem. Und "green threads" haben den Vorteil, dass sie spottbillig sind. Man kann davon Millionen in einer Anwendung starten. Mit echten OS-Threads ist das idR. nicht möglich. Es gibt zwar Techniken wie sog. "non-blocking I/O" um hohen Durchsatz auch ohne "green threads" zu bekommen. Aber das ist recht anspruchsvoll für die Bibliotheken-Entwickler und meistens programmiert man nicht idiomatisch in einer Programmiersprache was die Entwckler verwirren kann. Einen green thread startet man einfach und ob der blockiert oder nicht ist ziemlich egal. Einen echten OS-Thread zu blockieren ist hingegen sehr teuer.

Tangletingle

2022-11-11, 11:28:39

Weil sich einige Fragen warum manchmal 64 und 96 Kerne fast gleich schnell sind möchte ich die Optimierungsguides von AMD erwähnen. Da ist teils massig Mehrleistung zu holen. Das wird natürlich in den Benchparcours nicht dargestellt.

L1 Tech hat das gut ausgeführt:

MUrrvfcoJgA

Bei 13min 25sek.

Dazu gibt's hier noch alle Benchergebnisse als Forumbeitrag mit den Benches als Archivdatei. Inkl. natürlich auch intercorelatency und vieles mehr: https://forum.level1techs.com/t/new-epyc-genoa-announced-benchmarks-from-level1techs/190861

Hier den Link zu den Optimierungsguides: https://www.amd.com/en/processors/tuning-guides-server

Berniyh

2022-11-11, 13:18:09

Brutal ist der neue Epic auch hinsichtlich Effizient, der durchschnittliche Verbrauch ist ähnlich oder nicht viel höher im Phoronix Review als die getesteten Intel CPUs ..
Ja, is schon derb wie die Xeons da dermaßen versägt werden. ^^

Selbst AVX-512 taugt jetzt nicht mehr als Ausrede.

Zossel

2022-11-11, 19:08:54

Einen green thread startet man einfach und ob der blockiert oder nicht ist ziemlich egal. Einen echten OS-Thread zu blockieren ist hingegen sehr teuer.

Und wie implementiert in dieser Art und Weise Timeouts und das Lesen von Daten unbekannter Länge?

fondness

2022-11-11, 19:13:38

Ja, is schon derb wie die Xeons da dermaßen versägt werden. ^^

Selbst AVX-512 taugt jetzt nicht mehr als Ausrede.

AMD verbaut fast 1300mm2 Silizium Fläche. Mit 3D Cache wohl ca 2000mm2. Da kann Intel mit ihrem Single Die natürlich zusammen packen. Die CPU ist auch sonst völlig krank, neben der enormen INT Leistung schafft das Ding auch noch 23 TFLOPs FP32 Leistung bei 460GB/s Bandbreite. Zum Vergleich, eine RTX 3070 hat 20 TFLOPs/s FP32 und 448GB/s Bandbreite bei wesentlich höheren Latenzen. Freilich kann man bei EPIC auch noch bis zu 6TB RAM verbauen.

Berniyh

2022-11-11, 20:46:18

Das stimmt schon, aber dennoch hat Intel da halt einfach nichts zu bieten. Und die Nachfrage wird es mit Sicherheit geben.

robbitop

2022-11-11, 21:07:16

Epyc mit y.

fondness

2022-11-11, 21:11:33

Epyc mit y.

I know, autokorrektur am Smartphone.

mczak

2022-11-11, 21:48:15

Hab nur die ersten 4 Seiten überflogen, aber für mich hat es eher nach einem Massaker ausgeschaut... :eek:

Man muss dazu natürlich auch sagen dass der Gegner eigentlich Sapphire Rapids sein sollte und nicht Ice Lake SP - der soll ja jetzt nach mehreren Verschiebungen endlich im Januar erscheinen. Ist natürlich nicht AMDs Schuld dass man halt jetzt mit Ice Lake vergleicht.
Wobei manche Reviewer haben auch schon Sapphire Rapids Hardware und schon mehr oder weniger deutlich gesagt dass der auch kein Land sehen wird (https://www.servethehome.com/amd-epyc-genoa-gaps-intel-xeon-in-stunning-fashion/10/), ausser man nutzt die special-purpose Beschleuniger. Wird aber sicherlich im Vergleich deutlich besser aussehen.

mczak

2022-11-11, 21:56:11

AMD verbaut fast 1300mm2 Silizium Fläche. Mit 3D Cache wohl ca 2000mm2. Da kann Intel mit ihrem Single Die natürlich zusammen packen.
Ice Lake ist zudem noch in einem relativ alten Prozess gefertigt, da gibt es tatsächlich nichts zu holen. Bei Sapphire Rapids dagegen soll ja der 60-Kern Chip aus 4 Dies bestehen (je 390mm^2) wobei die Fertigung da immer noch hinterherhinkt. Immerhin kann da intel dann wenigstens vergleichbare Chipfläche bieten :biggrin:.

Neurosphere

2022-11-13, 20:07:13

https://wccftech.com/amd-ryzen-7000-3d-v-cache-8-6-core-cpus-ryzen-7000g-apus-a620-chipset-2023-rumor/

Nur 8- und 6-Kerner mit X3D = :frown:

mironicus

2022-11-13, 20:31:32

Das erschwert den Umstieg auf AM5 noch mehr, dann lieber gleich auf AM4 bleiben, 5800X3D holen und die 7000er-Generation überspringen.

Der_Korken

2022-11-13, 20:40:54

Der 6-Kerner überrascht mich, denn er macht den 7700X komplett obsolet. Dabei wäre ein 7600X3D teurer zu fertigen als ein 7700X. Würde AMD nur einen 8-Kerner mit 3D-Cache bringen, hätte man ihn einfach nur 7800X nennen können ohne Suffix.

BlacKi

2022-11-13, 21:06:36

MSABK

2022-11-13, 21:09:14

fondness

2022-11-13, 21:11:03

Es gab schon einen Leak eines 7950X3D. Sofern das kein fake war.

Der_Korken

2022-11-13, 22:15:45

als ob der preis niedriger wäre. und für 6 kerne +- 450€ zu zahlen?

Eben. Man müsste ihn preislich eigentlich eher über dem 7700X platzieren, weil der Cache+Stacking gefühlt mehr kostet als man durch die gesteigerte Yield (Verwertung von Dies mit zwei kaputten Kernen) spart. Leistungstechnisch wäre er in Spielen vermutlich auch ein gutes Stück über dem 7700X, denn bisher zieht letzterer in Spielen fast keinen Vorteil aus seinen zwei zusätzlichen Kernen. Trotzdem bekommt man für sein Geld sehr wenig Rohleistung im Vergleich zur Konkurrenz. Das erinnert schon ein wenig an die 4C/4T Kabylakes (7600K), die in Spielen zwar vor den 1000er Ryzens waren, dafür aber aus dem letzten Loch gepfiffen haben (und in neueren Spielen immer öfter weggebrochen sind).

Eigentlich reicht ein 7800X mit 3D-Cache vollkommen aus, um das Lineup abzurunden. Mehr Kerne bringen in Spielen nichts und für mehr als Spiele taugt der 3D-Cache bei den Consumer-Modellen nicht.

Brillus

2022-11-13, 22:28:14

Eben. Man müsste ihn preislich eigentlich eher über dem 7700X platzieren, weil der Cache+Stacking gefühlt mehr kostet als man durch die gesteigerte Yield (Verwertung von Dies mit zwei kaputten Kernen) spart. Leistungstechnisch wäre er in Spielen vermutlich auch ein gutes Stück über dem 7700X, denn bisher zieht letzterer in Spielen fast keinen Vorteil aus seinen zwei zusätzlichen Kernen. Trotzdem bekommt man für sein Geld sehr wenig Rohleistung im Vergleich zur Konkurrenz. Das erinnert schon ein wenig an die 4C/4T Kabylakes (7600K), die in Spielen zwar vor den 1000er Ryzens waren, dafür aber aus dem letzten Loch gepfiffen haben (und in neueren Spielen immer öfter weggebrochen sind).

Eigentlich reicht ein 7800X mit 3D-Cache vollkommen aus, um das Lineup abzurunden. Mehr Kerne bringen in Spielen nichts und für mehr als Spiele taugt der 3D-Cache bei den Consumer-Modellen nicht.

Kommt halt drauf an ob man auch was für Fraktion " Ich kaufe Zukunftsicher" bzw. Fraktion "Ich mache auch was anderes als nur Spielen damit" anbieten will.

Tesseract

2022-11-13, 23:13:04

6-kerner mit vcache macht imho nur sinn wenn der auch einen teildeaktivierten vcache bekommt, also salvage+salvage. vollen vcache auf ein teildeaktiviertes chiplet zu schnallen ist totale verschwendung.

Slipknot79

2022-11-13, 23:18:44

https://wccftech.com/amd-ryzen-7000-3d-v-cache-8-6-core-cpus-ryzen-7000g-apus-a620-chipset-2023-rumor/

Nur 8- und 6-Kerner mit X3D = :frown:

Sehr gut, wird eine Gaming CPU, mehr als 8 Kerne brauchts da einfach nicht. (y)

reaperrr

2022-11-14, 03:12:58

Der 6-Kerner überrascht mich, denn er macht den 7700X komplett obsolet.
Nicht, wenn er genausoviel kostet, denn in Sachen MT-Leistung außerhalb von Spielen wird der 7700X dann immer noch gewinnen, auch in Sachen P/L.

dildo4u

2022-11-14, 07:29:29

Es gibt Gerüchte das Intels näste Generation nur 6 P Cores hat, da könnten 3D Cache 6 Core Sinn machen.
Ryzen 5 mit i9 Gameing Performance.
Er würde bei 350 passen wenn wir den 7600 für 250 bekommen.
AMD hat keine Probleme alte CPU zu entwerten, daher würde ich mir keine Sorgen um das aktuelle Preisgefüge machen.

Exxtreme

2022-11-14, 08:21:08

https://wccftech.com/amd-ryzen-7000-3d-v-cache-8-6-core-cpus-ryzen-7000g-apus-a620-chipset-2023-rumor/

Nur 8- und 6-Kerner mit X3D = :frown:

Ich vermute mal, mehr als 8 Kerne mit 3D-Cache wird zu heiss. :) Dann hole ich mir den 12-Kerner sobald er da ist. :)

M4xw0lf

2022-11-14, 08:24:29

Ich vermute mal, mehr als 8 Kerne mit 3D-Cache wird zu heiss. :) Dann hole ich mir den 12-Kerner sobald er da ist. :)

Hä, die Temperatur auf einem CCD selbst ist doch der limitierende Faktor, ob da jetzt zwei nebeneinander liegen oder nur eins ist dafür ziemlich egal. Oder hab ich die Ironie überlesen?

mboeller

2022-11-14, 08:29:14

Tangletingle

2022-11-14, 08:32:56

kann es sein, dass sich ein 7950-X3D zu sehr mit den Epyc-Server SPU's überschneiden würde?

Ein 7950 mit 3D Cache würde wahrscheinlich bei ihren "Lowend" Epyc-Server CPUs mit 16-24 Kernen zu sehr dazwischenfunken. Alles bis zum Epyc 9254 oder gar 9354 wäre damit vielleicht obsolet.

https://www.computerbase.de/2022-11/amd-epyc-9004-genoa-bis-zu-96-zen-4-kerne-fuer-data-center-und-cloud-server/
Niemand der epyc einsetz weil es epyc ist wurde auf einen Consumer Chip setzen. Da hängen ganz andere Dinge dran als nur der Preis. Für die paar Leute die sich epyc ins Homelab stellen für die währe es eine alternative. Die sind aber ein marginaler Anteil der Käufer dieser Plattform.

OpenVMSwartoll

2022-11-14, 08:34:27

kann es sein, dass sich ein 7950-X3D zu sehr mit den Epyc-Server SPU's überschneiden würde?

Ein 7950 mit 3D Cache würde wahrscheinlich bei ihren "Lowend" Epyc-Server CPUs mit 16-24 Kernen zu sehr dazwischenfunken. Alles bis zum Epyc 9254 oder gar 9354 wäre damit vielleicht obsolet.

https://www.computerbase.de/2022-11/amd-epyc-9004-genoa-bis-zu-96-zen-4-kerne-fuer-data-center-und-cloud-server/

Ist schon ein komplett anderer Einsatzbereich inkl. anderer Infrastruktur. Zumal bei Servern dann auch SLAs reinspielen. Also im professionellen Umfeld besteht die Gefahr kaum.

Exxtreme

2022-11-14, 08:52:47

Hä, die Temperatur auf einem CCD selbst ist doch der limitierende Faktor, ob da jetzt zwei nebeneinander liegen oder nur eins ist dafür ziemlich egal. Oder hab ich die Ironie überlesen?

Schon der 5800X3D taktet viel niedriger als der ohne 3D-Cache. :) Und es ist so: wenn Schaltungen nicht schalten dann erzeugen sie auch keine Wärme. Der 3D-Cache sorgt dafür, dass die Schaltungen auf der CPU öfter schalten werden weil die CPU nicht so schnell verhungert. Und das wird für mehr Wärme sorgen. Kann also sein, dass die CPU niedriger getaktet werden muss. Und zwar um so viel niedriger, dass sich der 3D-Cache schlicht nicht mehr lohnt. Es gibt Anwendungen bei denen der 5800X3D langsamer ist als der ohne 3D-Cache.

Und das macht man tatsächlich öfter, dass man Einheiten auf CPUs/GPUs mit Absicht verhungern lässt. Denn wenn sie nicht verhungern würden dann würden sie zu viel Abwärme produzieren.

kann es sein, dass sich ein 7950-X3D zu sehr mit den Epyc-Server SPU's überschneiden würde?

Ein 7950 mit 3D Cache würde wahrscheinlich bei ihren "Lowend" Epyc-Server CPUs mit 16-24 Kernen zu sehr dazwischenfunken. Alles bis zum Epyc 9254 oder gar 9354 wäre damit vielleicht obsolet.

https://www.computerbase.de/2022-11/amd-epyc-9004-genoa-bis-zu-96-zen-4-kerne-fuer-data-center-und-cloud-server/

Server-CPUs setzt man aus ganz anderen Gründen ein: mehr RAM-Bandbreite, ECC-RAM, längere Verfügbarkeit von Ersatzteilen etc. Deshalb kosten die Dinger auch so viel mehr. Eine Desktop-CPU ist da keine Konkurenz.

Langlay

2022-11-14, 09:10:46

Schon der 5800X3D taktet viel niedriger als der ohne 3D-Cache. :)

In Spielen taktet der 5800X3D 200MHz niedriger als der 5800X den ich vorher hatte. Viel weniger würde ich das nicht nennen, das sind keine 5%. Im worstcase ist der 3D keine 10% langsamer, im bestcase dafür deutlich schneller.

Und der 3D taktet niedriger weil er weniger Vcore bekommt. 1.35V beim 5800X3D vs. 1.5V beim 5800X. Aber wir wissen nicht ob es diese Vcore Unterschiede auch in der 2. Gen noch gibt oder nicht.

M4xw0lf

2022-11-14, 09:20:06

Schon der 5800X3D taktet viel niedriger als der ohne 3D-Cache. :) Und es ist so: wenn Schaltungen nicht schalten dann erzeugen sie auch keine Wärme. Der 3D-Cache sorgt dafür, dass die Schaltungen auf der CPU öfter schalten werden weil die CPU nicht so schnell verhungert. Und das wird für mehr Wärme sorgen. Kann also sein, dass die CPU niedriger getaktet werden muss. Und zwar um so viel niedriger, dass sich der 3D-Cache schlicht nicht mehr lohnt. Es gibt Anwendungen bei denen der 5800X3D langsamer ist als der ohne 3D-Cache.

Und das macht man tatsächlich öfter, dass man Einheiten auf CPUs/GPUs mit Absicht verhungern lässt. Denn wenn sie nicht verhungern würden dann würden sie zu viel Abwärme produzieren.

Das ist mir alles klar, war aber nicht der Punkt. Die Anzahl der Chiplets ist egal, da nicht die insgesamt anfallende Abwärme das Problem ist, sondern der Wärmewiderstand eines jeden einzelnen CCDs mit cache-Chiplet oben drauf. Sieht man ja auch an allen bisher existierenden Chiplet-Ryzens: die CPU-Temperatur (also Hotspot-Temperatur, sprich Temperatur der Kerne selbst) ist bei den SKUs mit zwei Chiplets nicht höher. Eher trifft sogar das Gegenteil zu: CPUs wie 5800X und 7700X haben höhere Leistungsdichten zu verkraften und habeb tendenziell sogar höhere Hotspot-Temperaturen als ihre großen Geschwister mit zwei CCDs.

Zossel

2022-11-14, 09:29:59

Server-CPUs setzt man aus ganz anderen Gründen ein: mehr RAM-Bandbreite, ECC-RAM, längere Verfügbarkeit von Ersatzteilen etc. Deshalb kosten die Dinger auch so viel mehr. Eine Desktop-CPU ist da keine Konkurenz.Offizielle Specs vom 770X:ECC Support: Yes (Requires mobo support) https://www.amd.com/en/product/12161

HOT

2022-11-14, 09:42:03

Das ist mir alles klar, war aber nicht der Punkt. Die Anzahl der Chiplets ist egal, da nicht die insgesamt anfallende Abwärme das Problem ist, sondern der Wärmewiderstand eines jeden einzelnen CCDs mit cache-Chiplet oben drauf. Sieht man ja auch an allen bisher existierenden Chiplet-Ryzens: die CPU-Temperatur (also Hotspot-Temperatur, sprich Temperatur der Kerne selbst) ist bei den SKUs mit zwei Chiplets nicht höher. Eher trifft sogar das Gegenteil zu: CPUs wie 5800X und 7700X haben höhere Leistungsdichten zu verkraften und habeb tendenziell sogar höhere Hotspot-Temperaturen als ihre großen Geschwister mit zwei CCDs.

Exakt. Die Temperatur ist kein Problem (ist sie ja auch jetzt nicht). Was aber ein Problem sein könnte ist die hohe inter-CCD-Latenz. Es ist bislang unklar, wieviel der Cache dabei bringt. Es kann nämlich sein, dass der X3D genau das gleiche Problem hat wie der 7900X und 7950X beim Gaming. Wenn ein 7950X3D beim Gaming nicht schneller ist als ein 7700X3D, dann bringt der VCache fast keinen Vorteil beim großen Produkt.

Wenn AMD den TR zurückbringen könnte, wäre das evtl. für Content-Creator auch die bessere Alternative, wenn die VCache brauchen. Angesichts des aufkommenden Fishhawk Falls wird AMD sicherlich reagieren und den ungepufferten TR reanimieren.

Slipknot79

2022-11-14, 10:20:10

Offizielle Specs vom 770X:https://www.amd.com/en/product/12161

"mobo" ist aber kein englisches Wort. :redface:

amdfanuwe

2022-11-14, 10:25:27

Exakt.Was aber ein Problem sein könnte ist die hohe inter-CCD-Latenz.
Würde lachen, AMD kommt auf die Idee die beiden CCDs über den 2ten IF Link direkt miteinander zu verbinden und dadurch das Problem entschärfen.

r3ptil3

2022-11-14, 11:26:39

In Spielen taktet der 5800X3D 200MHz niedriger als der 5800X den ich vorher hatte.

Es sind 300 Mhz Unterschied.

Nightspider

2022-11-14, 11:55:55

Ich kann mir einen 6Kern 3d nicht vorstellen, da dieser preislich schwierig zu platzieren sein wir. Denke es wird beim 8Kern 3d bleiben und dieser kommt für 500€ und alles drunter rutscht 100€ runter.

Wieso schwierig zu platzieren?

Er wird billiger als die 8C-3D Variante und ist quasi "Gaming Only". (Natürlich kann man mit 6 Kernen auch alle anderen Programme machen)

Der 6C-3D könnte vielleicht auch in den meisten Spielen vor dem 13900K liegen, bei einem Bruchteil des Preises und Stromverbrauchs.

Auch ein 6C-3D würde viele Käufer finden, imo.

Zum 5800X haben auch wenig Gamer gegriffen, nachdem der X3D einen realistischen Preis bekommen hat.

AMD wird in Zukunft eh prozentual mehr gestackte CPUs bauen. Für die gestapelten CPUs ist es unerheblich, ob die Preisbereiche schon von herkömmlichen CPUs besetzt sind. Sie bedienen ein eigenes Feld.

amdfanuwe

2022-11-14, 12:30:40

Wenn die Gewinnspanne für 6CX3D über der eines normalen 6C liegt, lohnt es sich ja schon.
Die gestackten Chips sind eh vorhanden, können auch für Genoa eingesetzt werden.
Ich würde das gesamte Portfolio mit X3D anbieten.
Entsprechenden Preispunkt, dann stimmen die Gewinnmargen.
Und was sich nicht verkauft, wird entsprechend weniger aufgelegt.

HOT

2022-11-14, 12:34:44

Würde lachen, AMD kommt auf die Idee die beiden CCDs über den 2ten IF Link direkt miteinander zu verbinden und dadurch das Problem entschärfen.

Das scheint ja offenbar bei Zen5 so zu sein. Jedenfalls war das gerüchtehalber schon beim nächsten Epyc so angedacht.

Wenn die Gewinnspanne für 6CX3D über der eines normalen 6C liegt, lohnt es sich ja schon.
Die gestackten Chips sind eh vorhanden, können auch für Genoa eingesetzt werden.
Ich würde das gesamte Portfolio mit X3D anbieten.
Entsprechenden Preispunkt, dann stimmen die Gewinnmargen.
Und was sich nicht verkauft, wird entsprechend weniger aufgelegt.

Also ich finde den x6 auch sinnvoll als X3D.

ungefähre Preislage:

7100 -> 90€
7300X -> 120€
7500 -> 140€
7600 -> 160€
7600G -> 220€
7600X -> 200€
7700 -> 240€
7700G ->320€
7700X -> 320€
7600X3D -> 350€
7700X3D -> 450€
7900X -> 450€
7950X -> 650€

nach Anpassung.

Der 7800 wird ursprünglich als 10C geplant gewesen sein und aufgrund der Inter-CCD-Probleme gecancelt worden sein. Zudem hat man glaube ich RPL unterschätzt.

Thunder99

2022-11-14, 14:54:06

10C war Fake News. Oder gab es jemals einen halb deaktivierten CCD?

HOT

2022-11-14, 15:09:37

Der CCD wäre dann 3 zu 5 deaktiviert. Ein CCD ist ab Zen3 8C. Wüsste nicht, wo das Problem liegen soll. Ob du von einem CCD jetzt 4, 3 oder 2 Kerne deaktivierst spielt keine Rolle.

robbitop

2022-11-14, 16:04:42

Würde lachen, AMD kommt auf die Idee die beiden CCDs über den 2ten IF Link direkt miteinander zu verbinden und dadurch das Problem entschärfen.
Ein zweiter IF Link würde die Latenz aber nicht senken sondern nur die Bandbreite steigern. Eigentlich gibt es auch wenig Gründe, warum die CCDs in Spielen ganz intensiv miteinander kommunizieren sollten. Höchstens wenn mal ein Thread hin und hergeschoben wird. Das passiert bezogen auf die tatsächlichen Clockcycles aber recht wenig. Ansonsten kommt wenn ein Core aus dem CCD Daten braucht nach dem L3 des CCDs der RAM. Auf den Cache des anderen CCDs wird nicht zugegriffen. (wäre auch sinnfrei da zu hohe Latenz)

Wer weiß, was da mit Ryzen 7000 los ist. Ob der Windows Scheduler jetzt doch die Threads zwischen CCDs öfter als nötig hin und herscheucht?

----------------------

X3D für 6C und 8C macht in der Hinsicht Sinn, dass der VCache primäre für Spiele viel bringt und diese kaum mehr als 6 Kerne auslasten, geschweige denn 8. Eine 12C und 16C SKU mit VCache würde für Spiele keinen Mehrwert liefern.
Ich finde man könnte die SKUs aber trotzdem liefern weil: Benchmarks wollen gewonnen werden. Auch MT. Und es gibt bestimmt auch Leute die mit dem PC spielen und arbeiten (im Sinne von MT lastiger Arbeit).

Thunder99

2022-11-14, 16:34:30

Sweet point wäre der 12Kerner wie Mal gezeigt in der Studie

aceCrasher

2022-11-14, 16:36:35

10C war Fake News. Oder gab es jemals einen halb deaktivierten CCD?
3300X
3100

Gipsel

2022-11-14, 16:41:24

Ansonsten kommt wenn ein Core aus dem CCD Daten braucht nach dem L3 des CCDs der RAM. Auf den Cache des anderen CCDs wird nicht zugegriffen. (wäre auch sinnfrei da zu hohe Latenz)Der L3 im anderen CCD kann aber die aktuelle Kopie von irgendwelchen Daten enthalten. Deswegen muß sichergestellt werden, daß man wirklich die aktuelle Kopie der Daten bekommt (und wenn die in einem anderen L3 liegt, muß dies von da kommen), um Cache- und Speicherkohärenz zu gewährleisten. Dies trägt im worst case nicht ganz unwesentlich zur Cross-CCD Latenz bei. Denn dann muß die entsprechende Cacheline von einem CCD zum IO-Die (und kann dann auch gleich in den RAM geschrieben werden) und von dort dann zum anderen CCD (das kann parallel zum Speicherzugriff erfolgen).
Beim MOESI-Cachekohärenz-Protokoll (benutzt AMD schon lange und laut ihrem Architecture Programmers Manual diesen Jahres auch noch immer) könnte eine direkte Verbindung der CCDs den IO-Die entlasten und die Kommunikation um einen Hop verkürzen (und bei MOESI kann man den oben erwähnten Speicherzugriff sparen, wenn es eine Kopie in einem anderen Cache gibt).
Also theoretisch könnte das schon was bringen.
Da es aber nur 2 Links gibt, würde das vermutlich nur bei Consumerprodukten wirklich nutzbar sein (Epyc nutzt die zwei Links parallel zum IO-Die [bei den Versionen mit nur 4 CCDs; bei 8 oder 12 CCDs wird wie bei den Ryzens nur 1 Link pro CCD benutzt] und mit nur 2 Links pro CCD kann man kein Netzwerk unter den CCDS aufbauen*), wodurch es fraglich wird, ob AMD da viel Aufwand reinsteckt, um das zu ermöglichen.

*: 3 Links pro CCD wären interessant, da es doch pro Quadrant bei den Zen4 Epycs (bis zu) 3 CCDs gibt. Ein Link wäre dann für die Verbindung zum IO-Die und die anderen beiden Links gehen jeweils zu den anderen beiden CCDs im Quadranten, die dann direkt kommunizieren könnten statt nur über das IO-Die. Dies könnte die Latenz innerhalb eines Quadranten etwas reduzieren.

Thunder99

2022-11-14, 16:51:33

3300X
3100

Stimmt. Dann Mal schauen ob was kommt. Sinnhaftigkeit ist da mal dahingestellt einen 10 Kerner zu bringen.

HOT

2022-11-14, 17:04:22

Der L3 im anderen CCD kann aber die aktuelle Kopie von irgendwelchen Daten enthalten. Deswegen muß sichergestellt werden, daß man wirklich die aktuelle Kopie der Daten bekommt (und wenn die in einem anderen L3 liegt, muß dies von da kommen), um Cache- und Speicherkohärenz zu gewährleisten. Dies trägt im worst case nicht ganz unwesentlich zur Cross-CCD Latenz bei. Denn dann muß die entsprechende Cacheline von einem CCD zum IO-Die (und kann dann auch gleich in den RAM geschrieben werden) und von dort dann zum anderen CCD (das kann parallel zum Speicherzugriff erfolgen).
Beim MOESI-Cachekohärenz-Protokoll (benutzt AMD schon lange und laut ihrem Architecture Programmers Manual diesen Jahres auch noch immer) könnte eine direkte Verbindung der CCDs den IO-Die entlasten und die Kommunikation um einen Hop verkürzen (und bei MOESI kann man den oben erwähnten Speicherzugriff sparen, wenn es eine Kopie in einem anderen Cache gibt).
Also theoretisch könnte das schon was bringen.
Da es aber nur 2 Links gibt, würde das vermutlich nur bei Consumerprodukten wirklich nutzbar sein (Epyc nutzt die zwei Links parallel zum IO-Die [bei den Versionen mit nur 4 CCDs; bei 8 oder 12 CCDs wird wie bei den Ryzens nur 1 Link pro CCD benutzt] und mit nur 2 Links pro CCD kann man kein Netzwerk unter den CCDS aufbauen*), wodurch es fraglich wird, ob AMD da viel Aufwand reinsteckt, um das zu ermöglichen.

*: 3 Links pro CCD wären interessant, da es doch pro Quadrant bei den Zen4 Epycs (bis zu) 3 CCDs gibt. Ein Link wäre dann für die Verbindung zum IO-Die und die anderen beiden Links gehen jeweils zu den anderen beiden CCDs im Quadranten, die dann direkt kommunizieren könnten statt nur über das IO-Die. Dies könnte die Latenz innerhalb eines Quadranten etwas reduzieren.

Ein Zen4 CCD hat ja wie gesagt 2 Links. Die werden aber AFAIK nicht mit dem IOD auch so verbunden, da gibts meines Wissens immer noch nur eine Verbindung. Bei Epyc gibts CPUs, die mit einem Drittel der CCDs bestückt sind und jeweils 2 Verbindungen zum IOD nutzen.
Bei Zen5 müsste es dann derer 4 geben (symmetrisch jeweils 2 oben und unten, bei Zen4 sinds ja 2 unten). Topologisch könnte es dann ein Ring+ Design für jeden Cluster auf dem Träger geben. Theoretisch könnte es dann auch ein neues IOD für Server geben. Wie man das im Desktop nutzen wird, keine Ahnung.

robbitop

2022-11-14, 17:07:03

Der L3 im anderen CCD kann aber die aktuelle Kopie von irgendwelchen Daten enthalten. Deswegen muß sichergestellt werden, daß man wirklich die aktuelle Kopie der Daten bekommt (und wenn die in einem anderen L3 liegt, muß dies von da kommen), um Cache- und Speicherkohärenz zu gewährleisten. Dies trägt im worst case nicht ganz unwesentlich zur Cross-CCD Latenz bei. Denn dann muß die entsprechende Cacheline von einem CCD zum IO-Die (und kann dann auch gleich in den RAM geschrieben werden) und von dort dann zum anderen CCD (das kann parallel zum Speicherzugriff erfolgen).
Beim MOESI-Cachekohärenz-Protokoll (benutzt AMD schon lange und laut ihrem Architecture Programmers Manual diesen Jahres auch noch immer) könnte eine direkte Verbindung der CCDs den IO-Die entlasten und die Kommunikation um einen Hop verkürzen (und bei MOESI kann man den oben erwähnten Speicherzugriff sparen, wenn es eine Kopie in einem anderen Cache gibt).
Also theoretisch könnte das schon was bringen.
Da es aber nur 2 Links gibt, würde das vermutlich nur bei Consumerprodukten wirklich nutzbar sein (Epyc nutzt die zwei Links parallel zum IO-Die [bei den Versionen mit nur 4 CCDs; bei 8 oder 12 CCDs wird wie bei den Ryzens nur 1 Link pro CCD benutzt] und mit nur 2 Links pro CCD kann man kein Netzwerk unter den CCDS aufbauen*), wodurch es fraglich wird, ob AMD da viel Aufwand reinsteckt, um das zu ermöglichen.

*: 3 Links pro CCD wären interessant, da es doch pro Quadrant bei den Zen4 Epycs (bis zu) 3 CCDs gibt. Ein Link wäre dann für die Verbindung zum IO-Die und die anderen beiden Links gehen jeweils zu den anderen beiden CCDs im Quadranten, die dann direkt kommunizieren könnten statt nur über das IO-Die. Dies könnte die Latenz innerhalb eines Quadranten etwas reduzieren.

Klar Koherenz muss gesichert sein. Das war bis dato (Zen 3) aber eigentlich unproblematisch in der Hinsicht, dass multi CCDs nirgends langsamer waren als single CCDs.
Ich wüsste nicht warum sich das mit Zen 4 unbedingt geändert haben soll.

Zossel

2022-11-14, 17:07:06

"mobo" ist aber kein englisches Wort. :redface:

So wie in deiner Signature.

HOT

2022-11-14, 17:10:05

Klar Koherenz muss gesichert sein. Das war bis dato (Zen 3) aber eigentlich unproblematisch in der Hinsicht, dass multi CCDs nirgends langsamer waren als single CCDs.
Ich wüsste nicht warum sich das mit Zen 4 unbedingt geändert haben soll.
Sieht man ja an der Performance. Bei Zen3 ging das auch noch, bei Zen4 wirds offenbar zu einem Problem.
Vergleiche 5800X -> 5900X und 7700X -> 7900X, vor allem bei Spielen, wo Kohärenz extrem wichtig ist.

MMn hat AMD hier einfach die billige Lösung favorisiert und je einen IF-Link zum IOD gelegt und das wars. Hätte man den 2. Link als CCD -> CCD-Connect gelegt, dürfte es vermutlich anders ausgesehen haben.

https://www.anandtech.com/show/17585/amd-zen-4-ryzen-9-7950x-and-ryzen-5-7600x-review-retaking-the-high-end/10

Man vergleiche die Core-to-Core latency zum 5950X, da hat sich genau nichts getan. Je mehr Performance die CPUs liefern, desto eher sieht man natürlich die CCD zu CCD-Latenzen.

Gipsel

2022-11-14, 17:12:22

Ein Zen4 CCD hat ja wie gesagt 2 Links. Die werden aber AFAIK nicht mit dem IOD auch so verbunden, da gibts meines Wissens immer noch nur eine Verbindung. Bei Epyc gibts CPUs, die mit einem Drittel der CCDs bestückt sind und jeweils 2 Verbindungen zum IOD nutzen.Genau das schrieb ich ja. Das sind die Modelle mit nur 4 CCDs. Die nutzen pro CCD beide Verbindungen parallel zum IO-Die (sind also mit doppelter Bandbreite angebunden).
Bei den Ryzens läßt dies (genau wie beiden Epycs mit 8 oder 12 CCDs) einen IF-Link pro CCD ungenutzt. Die Frage war jetzt, ob es was bringen würde, wenn man diesen IF-Link dazu nutzen könnte, die beiden CCDs direkt miteinander zu verbinden (also ohne Umweg über den IO-Die). Meiner Meinung nach theoretisch ja. Nur ist es sehr fraglich, ob AMD die dazu nötigen Ressourcen investiert hat, da dies doch wohl nur eine eher kleine Nische darstellt.

==================

Klar Koherenz muss gesichert sein. Das war bis dato (Zen 3) aber eigentlich unproblematisch in der Hinsicht, dass multi CCDs nirgends langsamer waren als single CCDs.Na klar waren die langsamer, wenn sich zwei Threads auf unterschiedlichen CCDs absprechen mußten (im Vergleich mit nur einem CCD).

https://abload.de/img/c2c_5800xq5fr7.png
https://images.anandtech.com/doci/16214/CC5950X.png

HOT

2022-11-14, 17:16:58

Sry, etwas fahrig beim Lesen :D.

Aber der Einwand ist richtig, man hat gedacht, dass das nicht relevant ist, aber bei Spielen ist es das tatsächlich, jedenfalls bei denen, die mehr als 12C nutzen können. Natürlich kann man das mit nem X3D wegkontern, aber das kann ja eigentlich nicht im Sinne des Erfinders sein.

Ich würd gerne einen Refresh sehen, der den 2. Link von CCD zu CCD legt und X3D und 16C hat.

amdfanuwe

2022-11-14, 17:39:15

Noch was wegen dem dicken Heatspreader.
Hab irgendwo gelesen, dass das durch die dünnere Trägerplatine zustande kam.
Wenn also wieder genug ABF Material verfügbar ist, könnte AMD auch wieder normale dickere Trägerplatinen bauen und einen dünneren Heatspreader verwenden.

DSD512

2022-11-14, 18:34:14

Slipknot79

2022-11-14, 21:39:31

So wie in deiner Signature.

Ich "darf". Seriöse Unternehmen verwenden aber in der Regel Wörter nach dem Wörterbuch in der jeweiligen Sprache, vorallem wenn es um technische Daten geht, also um harte Fakten.

Schnitzl

2022-11-15, 09:59:41

https://www.techpowerup.com/301057/zen-4-x3d-limited-to-8-core-and-6-core-no-meteor-lake-in-2023-frosty-year-expected-for-cpu-market

Zen 4 X3D Limited to 8-Core and 6-Core

Nix mit 7950X ... Schwach

Entry Mainboard A620 AM5 Q2/2023

Max. DDR5-4800
No CPU OC
No PCI 5.0

Gähnnnn ...
AMD reagiert auf die hohen Platformpreise und bringt Einsteiger Mainboard raus nächstes Jahr und was machst du?
Du beschwerst dich dass das Einsteiger-MB nicht alle Features der Top-Mainboards hat?

oder wolltest du einfach nur gegen AMD meckern?

So, ich geh jetzt zum Dacia Händler und mach da nen Aufstand dass es keine el. verstellbare Leder-Einzelsitze in der Rückbank gibt so wie in der S-Klasse/Maybach

KarlKastor

2022-11-15, 11:44:50

Exxtreme

2022-11-15, 11:50:59

Es ist einfach bescheuert die CPU durch Chipsets künstlich zu beschneiden.
OC kann man noch nachvollziehen, ist eh etwas das man nicht kauft. Aber den Speichertakt noch zu reduzieren ist übertrieben und auch nicht gut für AMD selber. Damit begrenzen sie halt auf Office-Kisten. Für Gamer nicht wirklich interessant.

Dein Autovergleich ist völlig absurd. Null Zusammenhang.

Die CPU wird durch den Chipsatz nicht beschnitten. Und der A620 dürfte wohl ein umgelabelter Ausschuss der bisherigen Chipsätze sein. Pcie5 und DDR5 sind elektrisch viel anspruchsvoller. Ist wohl mit ein Grund warum die besseren Hauptplatinen so viel kosten. Man ist hier wohl an der Grenze des Machbaren was preislich sinnvoll ist.

KarlKastor

2022-11-15, 12:20:16

Natürlich wird sie das.

Exxtreme

2022-11-15, 12:33:50

Natürlich wird sie das.

Davon steht in dem Artikel nichts. :)

mironicus

2022-11-15, 12:35:46

Hammer des Thor

2022-11-15, 14:08:01

Ein A620 mit einer X3D-CPU würde als Gaming-System mehr als ausreichen. Speicher-Geschwindigkeit ist bei den 3D-CPUs ohnehin nicht so wichtig und sie wären immer noch schneller als der schnellste Raptor Lake.

Nö nur 4 USB sind zu wenig, da brauche ich alleine 2 für Hotas, 1 webcam, eine Oculus Rift braucht 3 USB3.0 die nicht an einem Hub hängen dürfen, usw.

KarlKastor

2022-11-15, 14:09:35

Davon steht in dem Artikel nichts. :)
Doch tut es. Keinen Ahnung was du hier bezwecken willst. Der Speichertakt ist auf 4800 begrenzt anstatt 5200. PCIe der CPU ist auf Gen4 anstatt Gen5 begrenzt. Das sind künstliche Einschränkungen der CPU.

@Hammer des Thor
Wieso nur 4 USB?

Exxtreme

2022-11-15, 14:23:12

Doch tut es. Keinen Ahnung was du hier bezwecken willst. Der Speichertakt ist auf 4800 begrenzt anstatt 5200. PCIe der CPU ist auf Gen4 anstatt Gen5 begrenzt. Das sind künstliche Einschränkungen der CPU.

Ach, so meinst du das. Das ist für mich keine Beschneidung. :) Unter Beschneidung verstehe ich, dass bestimmte Features, die in der CPU drin sind, nicht mehr nutzbar wären. Also z.B. kein AVX512 oder bei einer 12-Kern-CPU nur noch 8 Kerne funktionieren würden. Oder anders gesagt: ein Auto ist für mich nicht beschnitten bloß weil es auf dem Feldweg keine 180 km/h fahren kann. :)

Aber ja, die Limits sind bissl ärgerlich. Aber sie erlauben viel höhere Fertigungstoleranzen auf der Hauptplatine. Und das mindert den Ausschuss und wirkt preissenkend.

mczak

2022-11-15, 15:09:22

Den Verzicht auf PCIE 5.0 und DDR5-5200 finde ich für Budget-Boards durchaus sinnvoll, wenn das tatsächlich Kosten spart.
Leider muss aber wegen der bei AM5 erhöhten TDP/PPT-Limits auch das billigste Board 230W liefern können, was sicher auch nicht gratis zu haben ist (es sei denn man würde gleich auf die Unterstützung der 170W TDP CPUs verzichten, davon gehe ich aber nicht aus).

MSABK

2022-11-15, 15:39:36

Wartet doch mal ab was da em Ende kommt. Vlt schaut Amd wie die Reaktion auf die Gerüchte ist und entscheidet dann.

Zossel

2022-11-15, 15:53:16

Pcie5 und DDR5 sind elektrisch viel anspruchsvoller.

Vielleicht sollte man das wie Hifikabel vermarkten :-)

davidzo

2022-11-15, 18:30:05

Es ist einfach bescheuert die CPU durch Chipsets künstlich zu beschneiden.
OC kann man noch nachvollziehen, ist eh etwas das man nicht kauft. Aber den Speichertakt noch zu reduzieren ist übertrieben und auch nicht gut für AMD selber. Damit begrenzen sie halt auf Office-Kisten. Für Gamer nicht wirklich interessant.

Abwarten. A320 wurde offiziell auch mit maximal DDR4 2667 und ab Zen2 2933 beworben und trotzdem haben die Hersteller die mit BIOSen ausgeliefert die ab zen3 problemlos mit 3200 laufen.

Und nicht wenige Hersteller haben auch OC-fähige boards it A520 gebaut. Letzendlich ist das eine AMD Empfehlung die genau so wenig zwingend ist, wie bei Intel die default TDP und TAU Werte die so gut wie kein Retail-board anständig umsetzt.

CrazyIvan

2022-11-17, 05:14:39

Locuza war so nett, die Funktionsblöcke des Genoa sIOD zu kennzeichnen:
https://twitter.com/Locuza_/status/1592489135880953858?t=77WL_e2ZSsin3f6yBK-mYA&s=19

Interessant ist, dass es physisch wirklich nur 12 IFoP Links gibt. AMDs Programmierrichtlinie deutete zunächst auf 16 hin, was für Bergamo mit seinen höchstwahrscheinlich 16 CCX in 8 CCD Sinn gemacht hätte.

Die wahrscheinlichste Auflösung ist nun, dass Bergamo nur 8 Links verwendet und die pro Kern RAM Bandbreite gegenüber Genoa noch einmal halbiert wird. Bei nur 16 MByte L3 könnte das signifikant sein.

Eine gewagte, aber mir besser gefallende, These:
Bergamo bekommt ein eigenes IOD mit einem neuen Interconnect, der auf InFO-R basiert (wie Navi 31, jedoch deutlich schmaler und damit kostengünstiger). Dieser Interconnect findet dann auch bei Zen5 Verwendung. Und auf einmal macht auch das Gerücht mit Zen5+Zen4c wieder Sinn, weil Zen5c erst deutlich später erscheinen dürfte.

dildo4u

2022-11-17, 14:36:03

Angeblich US Preise für 7600,7700,7900.

https://videocardz.com/newz/alleged-amd-ryzen-7900-7700-7600-non-x-specs-and-prices-emerge-launching-in-q1-2023

aceCrasher

2022-11-17, 14:48:35

Angeblich US Preise für 7600,7700,7900.

https://videocardz.com/newz/alleged-amd-ryzen-7900-7700-7600-non-x-specs-and-prices-emerge-launching-in-q1-2023
Endlich anständige Preise, jetzt kann ich die Dinger auch mal Jemandem empfehlen.

basix

2022-11-17, 15:39:53

Der 7900er sieht sehr attraktiv aus.

aceCrasher

2022-11-18, 10:16:07

https://videocardz.com/newz/amd-ryzen-threadripper-7000-storm-peak-cpu-spotted-with-96-cores#disqus_thread

TR 7XXX "Storm Peak" mit 96 Kernen gesichtet :cool:

fondness

2022-11-18, 14:14:09

https://videocardz.com/newz/amd-ryzen-threadripper-7000-storm-peak-cpu-spotted-with-96-cores#disqus_thread

TR 7XXX "Storm Peak" mit 96 Kernen gesichtet :cool:

Da bekommt die Frage "but can it run Crysis?" gleich eine ganz andere Bedeutung^^. Das Ding kann Crysis wohl ohne GPU flüssig darstellen.

robbitop

2022-11-18, 14:19:35

fondness

2022-11-18, 14:30:51

Je nach Framerate und Auflösung. Gerade der Fixed Function Kram in GPUs ist im "zu Fuß rechnen" unglaublich langsam.
Wahrscheinlich reicht es nicht um den GPUs zur Zeit von Crysis das Wasser abzugraben. :D

Naja, das Ding hat eine höhere FP32 Leistung und Bandbreite wie eine RTX3070 und die IPC und Latenz eine CPU ist unerreichbar für eine GPU. Wenn dann scheiterts eher an der Software. Aber klar TMUs/ROPs und so Sachen sind sicher auch ungut. :D

robbitop

2022-11-18, 14:36:23

Das meinte ich - da ist so viel "zu Fuß" zu rechnen. Einfach nur die ALU Leistung einer GPU zu matchen reicht laaaange nicht aus. :D

M4xw0lf

2022-11-18, 15:10:07

Da bekommt die Frage "but can it run Crysis?" gleich eine ganz andere Bedeutung^^. Das Ding kann Crysis wohl ohne GPU flüssig darstellen.

Linus hatte das doch schon mit einem 32?-Kern Zen2?-Threadripper mal laufen.

robbitop

2022-11-18, 15:11:16

Und es lief nicht besonders gut. Geringe Auflösung und Framerate.

Tangletingle

2022-11-18, 16:21:03

ian cutress hat es mit nem 64bit tr. könnte sich mit nem ordnelichen software-dx-wrapper der auch auf avx512 setzt mit zen4 deutlich ändern. game crasht aber wohl mit mehr als 32 threads.

https://www.youtube.com/watch?v=2tn0bZcQf0E

Lyka

2022-11-20, 00:45:07

Ich habe dazu keinen Link bisher bzw. nix gefunden.
Ich lasse gerade Anfragen zur Bestätigung laufen (mit Source)
aktuelle "Source":
https://www.reddit.com/r/Amd/comments/yzl9u3/marks_for_amd_7000_series_processors_from_2023/

(und ich poste es nur, weil ich es interessant finde)

https://i.redd.it/l6h2oxybwy0a1.jpg

Linmoum

2022-11-20, 02:06:59

Das ist von AMD und auch schon Monate alt. Keine Ahnung, warum reddit das jetzt wieder ausgräbt.

https://www.computerbase.de/2022-09/amd-ryzen-7000-mobile-zen-notebook-cpus-erhalten-ab-2023-neue-bezeichnungen/

Lyka

2022-11-20, 10:58:10

vielen Dank (y)

Platos

2022-11-20, 11:27:55

Ja, die neue Art von AMD, dass sie ohne neue CPU Generation trotzdem ne neue Zahl dranschreiben können.

Natürlich ist sowas nichts weiter als gegen den Kunden.

Dass man ablesen kann, welche CPU bei welcher CPU Generation liegt, gilt ja auch nur für Leute, die wissen, welche Zahl für was steht. Also für erfahrene Benutzer. Die können sich aber auch so schon selbst informieren.

Thunder99

2022-11-26, 19:14:50

Wann wäre da der mögliche Release von Zen4 Notenbooks? Q1 oder Q2?

MSABK

2022-11-26, 20:30:22

Wann wäre da der mögliche Release von Zen4 Notenbooks? Q1 oder Q2?

Wenn man sich da an der Vergangenheit orientiert eher Ende Q2 rum.

Lyka

2022-11-26, 23:15:48

ich gehe davon aus, es ist schon bekannt, aber für mich noch Spekulatius, ich meine Spekulation

https://videocardz.com/newz/amds-upcoming-ryzen-9-7900-and-ryzen-7-7700-cpus-already-listed-by-retailers

Retailers begin to list Ryzen 7000 CPUs with lower TDP

AMD Ryzen 7000 non-X series appear on European retail sites.*

What clearly has changed are the clocks. The Ryzen 9 7900, as an example, features 3.6 to 3.8 GHz base clock (the exact frequency is not confirmed yet). That is 1.1 to 0.9 GHz lower frequency than 170W 7900X. For the 8-core CPU that’s downgrade by 0.9 to 0.7 GHz.

MSABK

2022-11-26, 23:22:28

ich gehe davon aus, es ist schon bekannt, aber für mich noch Spekulatius, ich meine Spekulation

https://videocardz.com/newz/amds-upcoming-ryzen-9-7900-and-ryzen-7-7700-cpus-already-listed-by-retailers

Retailers begin to list Ryzen 7000 CPUs with lower TDP

AMD Ryzen 7000 non-X series appear on European retail sites.*

Wenn wir die aktuellen Preise als Anhaltspunkt nehmen, dann sollte der 7600 um die 240€ kosten. Jetzt noch ein Board für 100€ und das wird attraktiver.

Bissi Spekulatius von mir, ich denke der 7800X3d wird 489€ kosten.

MR2

2022-12-02, 19:17:27

https://www.computerbase.de/2022-12/cpu-geruechte-dreimal-amd-ryzen-7000x3d-fast-ohne-taktverlust/

"Zu erwarten sind demnach ein Modell mit 8 Kernen (Ryzen 7 7700X3D/7800X3D?), ein Modell mit 12 Kernen (Ryzen 9 7900X3D?) und eines mit 16 Kernen (Ryzen 9 7950X3D?). Gegenüber den bisherigen Modellen ohne V-Cache sollen diese das gleiche oder zumindest fast das gleiche Taktniveau erreichen."

Na mal schauen was davon übrig bleibt. Wäre aber geil!

BlacKi

2022-12-02, 19:43:53

ich frage mich ob die 12 und 16 kerner wirklich 2x 96mb extra bekommen, oder nur auf einem ccd. die gamingperformance ist auf 2 ccd cores verteilt sowieso kacke.

Der_Korken

2022-12-02, 19:49:44

Theoretisch halte ich das gar nicht mehr für so abwegig, da es bereits bei Zen 3 eine Ungleichbehandlung der CCDs gibt. Das eine schafft bei gleicher Voltage (bei mir) 150-200Mhz mehr Takt und wird vom Scheduler bevorzugt verwendet. Wenn AMD langfristig sowieso auf big.LITTLE aufspringen will, könnte man ja bereits jetzt das CCD ohne 3DCache als little cores behandeln und schon mal Erfahrungen sammeln.

CrazyIvan

2022-12-02, 22:38:46

Definitiv.
Der weitaus größere Lerneffekt wird sich wohl mit dem kolportierten 2xZen4+4xZen4c low-cost PHX2 einstellen.
Bin sehr gespannt, welche Fläche und Frequenz da realisiert wird.

amdfanuwe

2022-12-03, 01:03:13

du beziehst dich auf diesen Twitter?
81677
https://twitter.com/All_The_Watts/status/1597416676622229504?s=20&t=Wp-ZlJKqEJj5Foydx0Mjug

Mendocino 4C 4MB L3 kommt auf 100mm² in N6
https://www.amd.com/en/product/12201

PHX2 sollte nur minimal größer ausfallen.
Die ZEN4c Cores sollen halb so groß sein wie ZEN4 Cores.
Benötigen die 2 ZEN4 + 4 ZEN4c also etwa die Fläche von 4 ZEN4 Cores.
Bleiben noch die weiteren 4MB Cache für die ZEN4c.
Durch N5 schrumpft alles etwas wodurch trotz zusätzlichem Cache die Gesamtfläche für die Cores nicht wesentlich größer ausfallen sollte.

Spannend bleibt es jedenfalls bei AMD.
-Direct Bonding mit 3D-Cache in Massenproduktion
-Schnelle IF Anbindung bei RDNA3 in Massenproduktion

-CDNA3 neues Konzept mit IF-Cache unten. Bin gespannt, wie CPU und GPU Cores dort angebunden werden. Neue CPU Chiplets?

Genoa ist bekannte Technik und bei Bergamo dürfte die Chiplet Anbindung ebenso erfolgen.

Mal sehen, ob sie bei ZEN 5 ein anderes Konzept einschlagen und all die Techniken verwenden.
Weniger Latenz, mehr Cache, mehr Cores, Effizienter, Xilinx IP.
Xilinx AI Engine
https://www.xilinx.com/products/technology/ai-engine.html
finde ich interessant. Könnte das auch für CPU und GPU nutzbar sein? Dass man die Cores je nach Aufgabenstellung aneinander schaltet um einen optimalen Dataflow zu erreichen?
Oder ein Base Die mit Cache und Interconnect und darauf nach Bedarf CPU, GPU, AI, FPGA Engine Tiles gestacked?
Das bleibt noch ein paar Jahre spannend.

Sardaukar.nsn

2022-12-03, 07:53:20

3 X3D Modelle mit fast gleichem Takt wie die Zen 4 ohne V-Cache

https://videocardz.com/newz/amd-ryzen-7000x3d-series-reportedly-feature-16-12-and-8-core-models-coming-january-2023

Performance Hochrechnung
https://i.imgur.com/lKHNONt.jpg

KarlKastor

2022-12-03, 09:07:35

Die ZEN4c Cores sollen halb so groß sein wie ZEN4 Cores.

Wie soll das funktionieren? Die wären ja extrem abgespeckt. Und der L2 bleibt bei 1 MB? Passt nicht zusammen. Den L2 zusammen zu streichen bringt mehr Ersparnis bei weniger Performance impact.

Zossel

2022-12-03, 09:18:59

ich frage mich ob die 12 und 16 kerner wirklich 2x 96mb extra bekommen, oder nur auf einem ccd. die gamingperformance ist auf 2 ccd cores verteilt sowieso kacke.

Warum sollte man so ein schwachsinniges Setup auf den Markt bringen?

robbitop

2022-12-03, 10:00:26

Wie soll das funktionieren? Die wären ja extrem abgespeckt. Und der L2 bleibt bei 1 MB? Passt nicht zusammen. Den L2 zusammen zu streichen bringt mehr Ersparnis bei weniger Performance impact.

Das hat AMD selbst gesagt, dass sie in etwa halb so groß sind. Wahrscheinlich higher density Libraries weil weniger Takt geplant ist. Ggf zählt AMD den L3 slice pro Core mit der ja kleiner sein wird.

CrazyIvan

2022-12-03, 10:20:26

@amdfanuwe
Ja, den meine ich. Der Twitterer ist erst seit ein paar Tagen aktiv und hat keinerlei Reputation. Seine sonstigen Tweets klingen aber Recht plausibel.
Ich bin ehrlich überrascht, dass AMD Hybrid anscheinend zu erst im unteren Leistungssegment bringt. Auf jeden Fall bleibt es bei denen - wie Du schon sagtest - weiter spannend.
Ich könnte mir auch vorstellen, dass man mit Bergamo bereits auf INFO-R wechselt und diesen dann bei MI300 einsetzt. Und später den Sprung bei Zen5 vollzieht, um diesen wiederum mit Bergamo zu 8+16 kombinieren zu können.

@KarlKastor
Das ist eine gewagte These. Normalerweise gilt, dass die niedrigeren Cache-Level wichtiger für die Performance sind. Wenn ich mich zwischen halbem L2 und halbem L3 entscheiden müsste, würde ich den L3 halbieren. Das sollte auch mehr Fläche bringen.

robbitop

2022-12-03, 10:30:31

Naja L3 ist langsamer aber halt viel größer. Die Hitrate sinkt stärker. Gibt sicherlich bestimmte Größen ab dem es dann kritisch wird.

BlacKi

2022-12-03, 11:11:15

bauer hat ein optimierungsvideo zu ryzen 7000 gemacht. expo 2 war mir auch neu.

ixEp_8iCkB8

Warum sollte man so ein schwachsinniges Setup auf den Markt bringen?solange du nicht argumente bringst, gehe ich darauf nicht ein.

KarlKastor

2022-12-03, 14:00:36

Das hat AMD selbst gesagt, dass sie in etwa halb so groß sind. Wahrscheinlich higher density Libraries weil weniger Takt geplant ist. Ggf zählt AMD den L3 slice pro Core mit der ja kleiner sein wird.
Gibt's da einen Link zu? Ist an mir vorbei gegangen. Mit L3 möglich, ohne wüsste ich nicht wie das machbar sein soll. HD libs bringen bei weitem keine Verdoppelung.

KarlKastor

2022-12-03, 14:02:47

Das ist eine gewagte These. Normalerweise gilt, dass die niedrigeren Cache-Level wichtiger für die Performance sind. Wenn ich mich zwischen halbem L2 und halbem L3 entscheiden müsste, würde ich den L3 halbieren. Das sollte auch mehr Fläche bringen.
Darum ging es doch gar nicht.
Es ging um den Kern, der nur noch halb so groß ist. Bevor man da überall deutlich abspeckt, reduziert man doch lieber den L2.

robbitop

2022-12-03, 14:53:48

Es war in einem offiziellen AMD Event wo sie das vor laufenden Kameras gesagt haben. Könnte das Zen 4 Launch Video (oder Bergamo launch) gewesen sein. Habe ehrlich gesagt nicht die Muße es rauszusuchen - iirc wurde es in dem Thread schon mind 1x verlinkt.

CrazyIvan

2022-12-03, 15:21:48

@KarlKastor
Ach Du meintest Halbierung exklusive L3? Na das ist natürlich unrealistisch. Ansonsten gebe ich Robbitop recht. Es hieß sinngemäß, halbe Fläche für das CCD pro Kern. Vermutlich wird also das 16c CCD in etwa so groß sein wie das 8c Zen4 CCD. Neben HD Libs und halbem L3 gibt es ja noch weitere Einspareffekte wie bspw. 2 GMI Links für 16 statt 8 Kernen (möglicherweise sogar nur einer).

BlacKi

2022-12-03, 16:22:24

Bergamo, which will be with our Zen 4c, we increased staffing to our CPU team, and we added a version of Zen 4. It's still Zen 4. It runs a code just like Genoa, but it's half the size.
https://wccftech.com/amd-epyc-bergamo-zen-4c-cpus-being-deployed-in-1h-2023-tackle-arm-instinct-mi300-apu-back-in-labs/

SavageX

2022-12-03, 17:14:16

Das hat AMD selbst gesagt, dass sie in etwa halb so groß sind. Wahrscheinlich higher density Libraries weil weniger Takt geplant ist. Ggf zählt AMD den L3 slice pro Core mit der ja kleiner sein wird.

Vielleicht specken sie für Zen4C ja auch die FPU/Vektoreinheit ähnlich ab wie bei Zen2 für die PS5: https://www.hardwaretimes.com/sony-ps5-cpu-floating-point-unit-features-cut-down-registers-and-execution-units-36-smaller-than-stock-zen-2/

BlacKi

2022-12-03, 18:36:56

auf den folien steht ganz klar, das man was am cache gedreht hat.

dashier zeigt nur den l2 cache der ja mehr als 25% ausmacht.

die beschneidung von l2 und l3 reicht locker aus um die hälfte an die size zu erreichen.

da die größen nicht bekannt sind, kann man viel raten, aber null spekulieren.
https://www.techpowerup.com/298338/amd-zen-4-dies-transistor-counts-cache-sizes-and-latencies-detailed
https://www.techpowerup.com/img/WuHAyr6QC7Ch2JCm.jpg

KarlKastor

2022-12-03, 18:41:54

Ja, es geht nur mit weniger Cache.
Aber PHX2 steht da ja weiterhin mit 1 MB. Macht für mich wenig Sinn, wenn man Fläche sparen will.

iamthebear

2022-12-03, 19:20:20

Das hat AMD selbst gesagt, dass sie in etwa halb so groß sind. Wahrscheinlich higher density Libraries weil weniger Takt geplant ist. Ggf zählt AMD den L3 slice pro Core mit der ja kleiner sein wird.

Egal ob der L3 jetzt mitgezählt wird oder nicht. Es müssen die Kerne (exkl. L3) auf die halbe Größe geshrinkt werden, wenn man doppelt so viele Kerne auf dieselbe Fläche packen will.

Zen4:
8 Kerne je 3.69mm² = 29,5mm²
8x4MB L3 je 3,1mm² = 25mm²

Zen4C:
16 Kerne je 1,85mm² = 29,5mm²
16x2MB L3 je 1,56mm² = 25mm²

Meine Vermutung:
Laut Angstronomics hat Zen4 ca. 300 Mio. Transistoren mehr pro Kern als Zen3. In den L3 sind diese vermutlich nicht gewandert, in den Interconnect zum IOD wohl auch nicht also bleiben nur die Kerne selbst.
Wenn ich das grob überschlage komme ich auf 50 Mio Transistoren/mm² für Zen3 und 130 Mio. Transistoren/mm² wenn man nur die Kerne ohne L3 und IO zählt, was in etwa so viel wäre wie die 2.65x beim Navi31 GCD vs. Navi21.

Ich denke also nicht, dass es AMD Zen4C noch dichtere Libraries verwendet hat. Ich denke eher, dass bei nicht so verschwenderisch mit dem Transistorbudget umgegangen ist.

Ich würde von Zen4C etwas mehr Performance/Kern als Zen3 erwarten bei ca. halbiertem Energieverbrauch/Kern, was für Intel ein harter Kampf werden dürfte wenn man bedenkt, dass ein CCD mit 16 Zen4C Cores in etwa so groß ist wie 16 E Cores bei Intel inkl. Ring und L3.

amdfanuwe

2022-12-03, 20:02:17

Ja, es geht nur mit weniger Cache.

ZEN 4c hat nur den halben L3.
L2 bleibt gleich.

Bei 3D-Cache sieht man auch schön, dass man Logik unterschiedlich dicht packen kann. Der 3D Cache hat 64MB auf nahezu der gleichen Fläche wie die 32MB auf dem ZEN3 Chiplet.

Und es ist ja wohl klar, dass es einfach ist einen Schaltung zu erstellen.
Um diese dann aber für hohen Takt und/oder gute Effizienz fit zu machen, sind zusätzliche Transistoren nötig. Bei hohem Takt gibt es heat Spots, an denen man die Transistoren weniger dicht packt um die Wärmeverteilung in den Griff zu bekommen. Leiterbahnen müssen entsprechend gelegt werden um Kapazitive Effekte auszuschließen etc...
Verzichtet man also auf hohen Takt kann man einiges dichter packen, Transistoren einsparen und somit Fläche sparen ohne an der eigentlichen Logik und Funktionalität etwas zu ändern.

Also verzichten auf max Takt und optimieren auf geringste Fläche bringt schon eine Menge Platzersparnis.

Des weiteren besteht die Möglichkeit, Funktionen in 2 oder mehr Takten statt nur einem Takt abzuarbeiten. Da kann man auch viele Transistoren sparen.

robbitop

2022-12-03, 20:21:13

Ein 8C Cluster Vermeer ist 32% größer als der von Cezanne mit halbiertem L3.
https://twitter.com/Locuza_/status/1426032634254315520?s=20&t=a7SsHX0L1cmOoQ4ZLES-VA

Wenn man das Design für weniger Takt auslegt kann man dichter packen und zusätzlich mit weniger Transistoren auskommen (Takt kostet Transistoren). Und ggf hat man pro Kern weniger L3.

Irgendwie wird man schon drauf kommen wenn AMD vor laufenden Kameras sagt, dass man knapp halb so groß pro Kern ist.

BlacKi

2022-12-03, 20:34:35

ZEN 4c hat nur den halben L3.
L2 bleibt gleich.

Bei 3D-Cache sieht man auch schön, dass man Logik unterschiedlich dicht packen kann. Der 3D Cache hat 64MB auf nahezu der gleichen Fläche wie die 32MB auf dem ZEN3 Chiplet.

Und es ist ja wohl klar, dass es einfach ist einen Schaltung zu erstellen.
Um diese dann aber für hohen Takt und/oder gute Effizienz fit zu machen, sind zusätzliche Transistoren nötig. Bei hohem Takt gibt es heat Spots, an denen man die Transistoren weniger dicht packt um die Wärmeverteilung in den Griff zu bekommen. Leiterbahnen müssen entsprechend gelegt werden um Kapazitive Effekte auszuschließen etc...
Verzichtet man also auf hohen Takt kann man einiges dichter packen, Transistoren einsparen und somit Fläche sparen ohne an der eigentlichen Logik und Funktionalität etwas zu ändern.

Also verzichten auf max Takt und optimieren auf geringste Fläche bringt schon eine Menge Platzersparnis.

Des weiteren besteht die Möglichkeit, Funktionen in 2 oder mehr Takten statt nur einem Takt abzuarbeiten. Da kann man auch viele Transistoren sparen.

ich glaub nicht dass das massive änderungen sind die 4c mit sich bringt. sonst hätte man es auch zen5 nennnen können.

ich glaube der hauptanteil der verkleinerung liegt im l3. ist einfach umzusetzen, +minimale anpassungen richtung cloud computing. amd wirds ja nicht leid das zu erwähnen.

als user wird man 4c sowieso nicht zu sehen bekommen. von daher ist die diskussion sowieso nur rein theoretischer natur.

amdfanuwe

2022-12-03, 20:53:30

ich glaub nicht dass das massive änderungen sind die 4c mit sich bringt.
Halber L3 sind grad mal 25% weniger Fläche.
High Density statt High Performance Library wird da weiteres ausmachen.

iamthebear

2022-12-03, 21:07:19

Woher habt ihr alle die Information, dass der L3 verkleinert wird.
Afaik bleibt der L3 genauso auf 32MB pro CCD. Es wird lediglich die Anzahl der Kerne verdoppelt weshalb der L3 pro Kern halbiert wird.
Wenn dann wird der L3 eher mehr Platz brauchen statt weniger, da dieser nun an 16 statt 8 Kerne angebunden werden muss. Es wird 2 CCX je 8 Kerne geben d.h. auch 2 Mal den ganzen Ringbus.

amdfanuwe

2022-12-03, 21:43:38

Konkretisiere ich das mal:

ZEN4 1* 8C CCX mit 32MB L3
ZEN4c 2*8C CCX mit je 16MB L3

Also pro 8C CCX halbiert sich der L3.
Pro CCD bleibt es bei 32 MB.

Da werden auch keine 16 Cores an den L3 angebunden.
Das werden 2 unabhängige CCX mit je 8C und 16MB L3.
So wie bei ZEN1 mit 2*(4C + 8MB CCX)

robbitop

2022-12-03, 21:56:43

Soweit ich weiß ist noch kein Detail zu Zen 4c bekannt. Auch nicht zu den Cachegrößen.

BlacKi

2022-12-04, 00:16:42

Soweit ich weiß ist noch kein Detail zu Zen 4c bekannt. Auch nicht zu den Cachegrößen.lediglich, das ungleich zu zen 4.

btw, die 4c ankündigung ist schon 1 jahr alt.

davidzo

2022-12-04, 13:14:01

Verzichtet man also auf hohen Takt kann man einiges dichter packen, Transistoren einsparen und somit Fläche sparen ohne an der eigentlichen Logik und Funktionalität etwas zu ändern.

Ja, aber insbesondere bei Cache bedeutet Transistoren einsparen nicht unbedingt Taktregressionen, sondern auch erhöhte Latenz, reduzierte Bandbreite, etc.
Wenn jetzt dieselben 32mb Cache nicht mehr nur für 8-Cores dienen sondern gleich für 16Kerne, dann ist eine Reduzierung der Assoziativität und Erhöhung der Latenzen keine gute Idee. Insbesondere wenn man zusätzlich auch den L2 verkleinert, dann erhöht sich ja der pressure auf den L3 Ich rechne also nicht damit dass der L3 Cache viel dichter gepackt wird, sondern nur eben pro Core halbiert wird. Wenn doppelt soviele Kerne darauf zugreifen erhöht sich eher der Aufwand für Cache management, coherency etc.

Ich denke eher man wird die FPU verkleinern zu einer multi-cycle FPU, da das die workloads sind die Hyperscaler wenig interessieren. Und Bergamo ist eine reine Hyperscaler-CPU. Floating point, Scientific Workloads weren bei den Hyperscalern lieber direkt auf GPUs oder gar diskretem silicon laufen lassen.
Die FPU ist ähnlich groß wie der L2 Cache also beinahe ein viertel des gesamten Cores.
Dazu würde passen wenn man die Busbreite des L2 Caches verringert. Denn die volle Bandbreite wird nur für Floating Point Code gebraucht und nicht wenn dieser langsamer läuft. Das passt dann auch perfekt zu der Halbierung der L3$
Bandbreite pro Core die nur noch halb so vielen GMI Links zum DRAM Controller. Diese Bandbreiten braucht man bei Integer-lastigem Code nicht.

* 50% weniger L3 pro Core = L3 Fläche halbiert
* L2 und FPU sind 50% des Cores, ca. 1,8mm2, wenn diese auf jeweils 1/3 zusammenschrumpfen, dann ist ein Kern nur noch 2,4mm statt 3,7mm2.
* packt man diesen Rest-Kern mit HD libraries etwas dichter, kommt man vielleicht noch auf rund 2mm2 pro kern. Das ist nah genug dass AMD grob von einer Halbierung sprechen kann.

amdfanuwe

2022-12-04, 13:40:01

Wenn jetzt dieselben 32mb Cache nicht mehr nur für 8-Cores dienen sondern gleich für 16Kerne,
Wie kommst du darauf?
Die 32 MB sind kein gemeinsamer Cache.
AMD wird sich nicht die Arbeit machen das Cache Management total umzubauen, viel zu viel Aufwand.
Die nehmen die ZEN4 Logik, halbieren den L3 auf 16MB und haben ein CCX.
Das ganze dann auf Fläche optimiert.
Davon setzen sie 2 auf einen CCD.
Wie beim ZEN1 mit 2 CCX.

basix

2022-12-04, 13:54:02

Soweit ich verstehe ist Zen 4c folgendes:
- Zen 4 mit halbiertem L3$/Core
- Auf Density optimiertes Physical Design, dafür geringere Taktobergrenze
- Kein V-Cache Support (da halbierter L3$ und nicht mehr unified, da 2x CCX pro CCD)

Der Rest scheint komplett identisch zu sein:
- Core Design
- L1/L2 Caches
- FPU (wobei ich hier 1/2 des Durchsatzes erwartet hätte, aber ok)

Wenn das so stimmt, ist der verglichen mit Intel "intelligentere Big.Little Ansatz", welche von z.B. SemiAccurate mal angekündigt wurde, nicht von der Hand zu weisen. Prinzipiell die selbe pro Thread Performance, wenn eine Aufgabe sehr gut parallisierbar ist. Und das dazu noch mit dem gleichen Core-Design und selber ISA. Da sehe ich grosse Vorteile auch bei zukünftigen APUs, die Gerüchte rund um PHX2 zeigen das bereits. Auch hinsichtlich Handheld- oder NextNextGen-Konsolen wäre ein "c" Derivat des Cores wohl optimal.

Das einzige was ich etwas komisch finde ist, ist die Breite der FPU. Bergamo würde bei stark parallelisierbaren Workloads ggü. Genoa die selbe wenn nicht sogar höhere AVX-Performance auf den Boden bringen.

Ein 8C Cluster Vermeer ist 32% größer als der von Cezanne mit halbiertem L3.
https://twitter.com/Locuza_/status/1426032634254315520?s=20&t=a7SsHX0L1cmOoQ4ZLES-VA

Wenn man das Design für weniger Takt auslegt kann man dichter packen und zusätzlich mit weniger Transistoren auskommen (Takt kostet Transistoren). Und ggf hat man pro Kern weniger L3.

Irgendwie wird man schon drauf kommen wenn AMD vor laufenden Kameras sagt, dass man knapp halb so groß pro Kern ist.
Zwischen 50% und 75% Flächenbedarf für einen 8C-Cluster liegen aber noch stattliche 1.5x ;)
Bei Zen 4c wird man allem anschein nach deutlich stärker auf Fläche optimieren als bei z.B. Cezanne und dann noch 4nm anstatt 5nm obendrauf (-6% Fläche).

Nightspider

2022-12-06, 04:05:08

Könnte das IO-Die den erweiterten L3 des zweiten CCDs bei den V-Cache Varianten der 12 und 16 Kerner nicht als nächste Cache Stufe ("L4" oder ""L3_2"") nutzen, falls nur wenige Threads ausgelastet sind oder nur wenige Threads viele Speicherzugriffe benötigen?

Wäre immernoch schneller als auf den RAM zuzugreifen. ^^

Mit Techniken wie InFO-WLP könnte man zukünftig auch zwei oder mehr CCDs mit viel mehr Leitungen "günstig" verbinden und alle Kerne den gemeinsamen Cache hierarchisch abgestuft nutzen, je nach Distanz.

Solche Massive-Chiplet-CPUs würden sich dann in Zukunft noch mehr wie monolithische Chips verhalten.

Könnte wichtig sein in Zukunft wenn immer mehr Chiplets und Kerne auf eine CPU kommen.

Gabs da nicht neulich schon eine News (oder wars jemand hier im Forum?), das die vielen Chiplets bei Genoa so langsam einen "Overhead" aufzeigen?

Genoa mit 96C ist schon ein "krasses Teil" um es mal umgangssprachlich zu sagen. :)

https://images.hothardware.com/contentimages/article/3257/content/small_amd-epyc-genoa-in-hand.jpg

amdfanuwe

2022-12-06, 06:36:42

robbitop

2022-12-06, 08:40:14

Also zumindest noch sind die intra CCD Latenzen so hoch, dass es sich verglichen mit einem RAM Zugriff nicht lohnt. Das heißt natürlich nicht, dass AMD den Aspekt nicht irgendwann mal verbessern kann. Insbesondere, wenn man die Chiplets nah zusammenrückt und moderne Packagingmethoden nutzt, die niedrigere Latenzen erlauben sollten.

HOT

2022-12-06, 09:06:53

basix
Nein, der Vergleich mit Intels big.little ist schlicht Quatsch. Auch wenn Zen4c weniger Takt hat bleibt das ein big Core mit gleichem Leistungsspektrum. AMD bringt einen 6-Kerner, der auf etwas weniger Fläche 2 Kerne bietet, die höher takten können. Es ist ja wohl auch klar, dass auch die hochgetakteten Kerne halbierten Cache haben werden auf der APU, die Kerne sind also in Funktion von "Vercachung" exakt gleich, nur der Maximaltakt unterscheidet sich. PHX scheint ja nach wie vor mit einem Zen4 CCX zu kommen mit halbiertem L3$, PHX2 ist halt die Billigversion davon, da zählt jeder mm².

Gipsel

2022-12-06, 11:09:56

basix
Nein, der Vergleich mit Intels big.little ist schlicht Quatsch. Auch wenn Zen4c weniger Takt hat bleibt das ein big Core mit gleichem Leistungsspektrum.Lustigerweise ist ein Zen4c-Kern allerdings nur etwa so groß wie ein Gracemont-Kern.
Aber prinzipiell ist das schon insofern richtig, als das AMD damit keine wirkliche Big-Little-Kombination hat, sondern eher unterschiedliche Auslegungen eines mittelgroßen Kerns. Könnte trotzdem besser funktionieren als intels momentane Kombination (deren big-little Auslegung doch irgendwie zu wünschen übrig läßt).

robbitop

2022-12-06, 11:16:31

BlacKi

2022-12-06, 11:16:53

Gipsel

2022-12-06, 11:41:08

Groß und mittel und klein sind ja immer relativ zu sehen. Durch Shrinks und Fortschritt ist das sicherlich ein "moving target". Zen 5 könnte zum Beispiel auch in Richtung "groß" gehen.
Ggf. kombiniert man ja auch irgendwann mal Zen 5 und Zen 4c.Zen4 ist immer noch ein relativ schmales Design (dafür aber ziemlich performant). Und ja, Zen5 soll angeblich deutlich breiter werden.
Die mögliche Kombination von Zen5 und Zen4c habe ich auch schon erwähnt. Allerdings würde das eventuelle ISA-Erweiterungen einfrieren (wenn man nicht in das AVX512-Dilemma von intel laufen will), so daß AMD vielleicht lieber Zen5 und Zen5c kombiniert. Dort könnte es ja eventuell auch größere Unterschiede als zwischen Zen4/Zen4c geben. Aber zu diesem Zeitpunkt sind solche Pläne wohl noch nicht aus AMDs Entwicklungsabteilung herausgedrungen.

HOT

2022-12-06, 12:09:52

Korrekt. Da es auch einen Zen5c geben wird, ist eine Kombination doch eher zweifelhaft.

robbitop

2022-12-06, 12:53:32

Naja eine Generationsübergreifende Kombination ist schon denkbar, wenn nicht beide Designs gleichzeitig verfügbar sind. Siehe Zen 4 und Zen 4C. Zen 4C ist ja deutlich später dran.

HOT

2022-12-06, 13:19:28

Nö, eigentlich nicht. Wenn es einen Zen5c gibt, dann wird AMD auch diesen mit Zen5 kombinieren. Wozu sollte man sich zusätzliche Probleme einhandeln, wenn es auch problemlos geht?

basix

2022-12-06, 16:27:06

basix
Nein, der Vergleich mit Intels big.little ist schlicht Quatsch. Auch wenn Zen4c weniger Takt hat bleibt das ein big Core mit gleichem Leistungsspektrum.

Deswegen "big.Little" ;)

Gipsel hat es bereits richtig gesagt: Zen 4c ist Fläche/Perf vergleichbar mit Gracemont, wenn man es relativ zu den "Big Cores" sieht. In etwa 2x Performance pro Fläche und 2x Threads. Bei AMD allerdings auf Basis des selben "Big" Core Designs und mit höherer ST Performance / IPC, jedoch verglichen mit den Standard-Cores geringere Taktraten und auf MT-Effizienz fokussiert. Deswegen ist es mMn sinnvoller als Intels Ansatz ;) Ist nicht Big.Little im bisherigen Sinn, einige Merkmale wie Perf/mm2 und Threads/mm2 sind vergleichbar oder besser als Intels Ansatz. Ohne aber dessen Nachteile zu haben.

bbott

2022-12-06, 16:34:49

Zen4 ist immer noch ein relativ schmales Design (dafür aber ziemlich performant). Und ja, Zen5 soll angeblich deutlich breiter werden.
Die mögliche Kombination von Zen5 und Zen4c habe ich auch schon erwähnt. Allerdings würde das eventuelle ISA-Erweiterungen einfrieren (wenn man nicht in das AVX512-Dilemma von intel laufen will), so daß AMD vielleicht lieber Zen5 und Zen5c kombiniert. Dort könnte es ja eventuell auch größere Unterschiede als zwischen Zen4/Zen4c geben. Aber zu diesem Zeitpunkt sind solche Pläne wohl noch nicht aus AMDs Entwicklungsabteilung herausgedrungen.
Aber welche ISA könnte Zen5 haben welche Zen4c nicht hat? AVX512 schon mal nicht. Kommt AMD mit einem AVX3?

gedi

2022-12-06, 17:25:57

Also ich kann die Aufregung um die AM5-Platform nicht nachvollziehen. Aufgrund Black Friday musste ich keine 1000€ investieren, um folgendes zu erhalten: 7900x, b650e-e von Asus und 32GB Gskill 6000 cl30.

Nach update auf Bios 0821, läuft das Ding atemberaubend schnell und trotz reduzierter W und A, schneller als in den kompletten Reviews (142w,110a,130a). Zudem habe ich lediglich 85°C als Maximum zugelassen. Trotzdem ist das Ding viel schneller als mein 5900x (Simulation und Rendering). Das Einzige was ich bemängeln könnte wäre, dass 4k@120Hz nicht unterstützt werden, iGPU-seitig.

dildo4u

2022-12-06, 17:53:53

basix

2022-12-06, 18:24:27

Aber welche ISA könnte Zen5 haben welche Zen4c nicht hat? AVX512 schon mal nicht. Kommt AMD mit einem AVX3?

Es gibt ja noch viele kleinere Befehlssatzerweiterungen und Code-Optimierungen, die auf einer spezifischen Architektur besser laufen.

Pirx

2022-12-06, 19:01:14

Aber welche ISA könnte Zen5 haben welche Zen4c nicht hat? AVX512 schon mal nicht. Kommt AMD mit einem AVX3?
Hat Intel nicht schon wieder den nächsten Sonder-Quatsch eingeführt?

robbitop

2022-12-06, 19:16:15

Nostalgic

2022-12-06, 19:18:35

gedi

2022-12-06, 19:27:31

Diese CPU musste schon um 150€ billiger werden und das direkt nach dem Launch weil sie unattraktiv war, und natürlich wird die 3D Version bessere Gameing Performance liefern.
Nicht schwer zu verstehen warum die Reaktionen negativ waren.

Nicht nur die CPU, die komplette Plattform war zu teuer. Das Gleiche trifft allerdings auch auf Intel zu. Zudem sind deren Plattformen EOL! Ich kann jetzt nur für AM5 im professionellen Bereich berichten, aber die Zuwächse sind im Vergleich zu AM4 extrem. 50% sind nicht nur ein Ausreißer, sondern die Norm, sofern Agesa 1.03a+d installiert sind. Das witzige an Geschichte ist, dass dann hier unter heavy Load 5.7g auf allen (!) Kernen anliegen. Zudem rennt der RAM easy mit 6.4g bei 1.375v, ohne dass man etwas an den Timings drehen muss.

gedi

2022-12-06, 19:40:17

:uponder:

IGPU AM4 - schwierig. Zudem beträgt für meine Zwecke der Zuwachs an Performance zu einem 5800x3d eher 80-100% bei gleicher Wattage!

huey

2022-12-06, 19:41:33

Nicht nur die CPU, die komplette Plattform war zu teuer. Das Gleiche trifft allerdings auch auf Intel zu. Zudem sind deren Plattformen EOL! Ich kann jetzt nur für AM5 im professionellen Bereich berichten, aber die Zuwächse sind im Vergleich zu AM4 extrem. 50% sind nicht nur ein Ausreißer, sondern die Norm, sofern Agesa 1.03a+d installiert sind. Das witzige an Geschichte ist, dass dann hier unter heavy Load 5.7g auf allen (!) Kernen anliegen. Zudem rennt der RAM easy mit 6.4g bei 1.375v, ohne dass man etwas an den Timings drehen muss.

Da du dich explizit auf die Agesa 1.03a+d beziehst würde mich interessieren ob du auch mit einer älteren getestet hast und wie der Vergleich dann in etwa ausgefallen ist?

aufkrawall

2022-12-06, 19:43:00

Das Gleiche trifft allerdings auch auf Intel zu.
B660 DDR4 geht ab 90€ los und VRMs werden in Spielen selbst ohne Kühlkörper nie so heiß, dass sie drosseln.

robbitop

2022-12-06, 19:50:01

:uponder:
Rendern kann die GPU besser und es gibt jetzt nicht so viele Simulationsprogramme die zwar massiv viele Kerne brauchen aber nicht GPU beschleunigt sind. Wahrscheinlich für 99% der Anwendungen null Unterschied

gedi

2022-12-06, 19:50:57

Da du dich explizit auf die Agesa 1.03a+d beziehst würde mich interessieren ob du auch mit einer älteren getestet hast und wie der Vergleich dann in etwa ausgefallen ist?

Japp, allerdings auf einem defekten Gigabyte Board, mit x670-Chipsatz. Das Board konnte keinen Dualchannel und war bereits gebraucht (danke Alternate für nichts). Die Performance war okay, aber sehr weit weg, von dem was ich nun erfahren darf.

gedi

2022-12-06, 20:01:29

B660 DDR4 geht ab 90€ los und VRMs werden in Spielen selbst ohne Kühlkörper nie so heiß, dass sie drosseln.

Sorry, ich muss mit dem System arbeiten und nicht spielen. Das die VRMs beim gamen nicht wirklich warm werden-vermutlich logisch. Aber wenn man seine Programme extrapolate zur Engine/CPU ausfährt, liegt hier immer sehr hohe Last an, was eben so ist. Und eben hier skaliert AM5 perfekt! Wenn du jetzt mit Programmen kommst, welche das Problem z.T. eindämmen. Kauf mal bitte eine Lizenz...

amdfanuwe

2022-12-06, 20:46:04

Ich kann jetzt nur für AM5 im professionellen Bereich berichten, aber die Zuwächse sind im Vergleich zu AM4 extrem. 50% sind nicht nur ein Ausreißer, sondern die Norm,
Wenn sich das auf die Arbeit auswirkt, sollten die 1000€ schnell eingespielt sein. Gegen die Lohnkosten sind eine steuerlich absetzbare Einmalinvestition von 1000€ doch ein Klaks.

gedi

2022-12-06, 20:56:07

Wenn sich das auf die Arbeit auswirkt, sollten die 1000€ schnell eingespielt sein. Gegen die Lohnkosten sind eine steuerlich absetzbare Einmalinvestition von 1000€ doch ein Klaks.

Du hast es verstanden. Danke dafür. Und auch als Gamer glaube ich, bzw. bin ich mir sicher, dass es in der Spitze nur marginale Unterschiede gibt. Sowohl pro Intel oder AMD.

Zossel

2022-12-06, 21:46:23

Zossel

2022-12-06, 21:54:04

Hat Intel nicht schon wieder den nächsten Sonder-Quatsch eingeführt?

KI-Kram, bei Apple wäre das kein Quatsch, sondern ultra-geil.

Zossel

2022-12-06, 21:58:39

Du hast es verstanden. Danke dafür. Und auch als Gamer glaube ich, bzw. bin ich mir sicher, dass es in der Spitze nur marginale Unterschiede gibt. Sowohl pro Intel oder AMD.

Nutzt man beim arbeiten Zocker-RAM?

MSABK

2022-12-12, 12:44:04

Ich bin mal gespannt wie Zen4 im Notebook wird, taktet ja deutlich höher als Zen3. Könnte evtl nicht so sparsam sein.

dildo4u

2022-12-12, 12:47:19

Zen 3+ war doch beim Cache beschnitten wenn Zen 4 nicht beschnitten ist müsste man nicht zwingend die Takt Keule rausholen.

Der_Korken

2022-12-12, 13:22:18

Ich bin mal gespannt wie Zen4 im Notebook wird, taktet ja deutlich höher als Zen3. Könnte evtl nicht so sparsam sein.

Was hat das eine mit dem anderen zu tun? Die Desktop-Ableger erreichen bei Iso-Power >30% mehr MT-Leistung als die Zen-3-Modelle oder Iso-Performance bei <50% Verbrauch. Das wird sich im Notebook fortsetzen. Eventuell sogar noch mehr, weil der SoC dort nicht so einen hohen Basisverbrauch wie im Desktop hat und die Verbesserung an den Kernen selbst stärker durchschlägt.

dildo4u

2022-12-18, 16:48:46

Boxed Kühler kommen mit 65 Watt Modellen zurück.

https://wccftech.com/amd-ryzen-7000-non-x-cpu-lineup-specs-prices-leak-out-ryzen-9-7900-ryzen-7-7700-ryzen-5-7600-for-am5/

MSABK

2022-12-18, 16:51:07

Boxed Kühler kommen mit 65 Watt Modellen zurück.

https://wccftech.com/amd-ryzen-7000-non-x-cpu-lineup-specs-prices-leak-out-ryzen-9-7900-ryzen-7-7700-ryzen-5-7600-for-am5/

Also so um die 249€ für den Einstieg.

Edit: Mal nach dem günstigsten Board auf geizhals geschaut, 178€. Ich weiß, immer die gleiche Leier, aber das ist einfach zu viel. Ich frage mich ob das AMD so bewusst ist.

BlacKi

2022-12-18, 16:58:49

Also so um die 249€ für den Einstieg.

Edit: Mal nach dem günstigsten Board auf geizhals geschaut, 178€. Ich weiß, immer die gleiche Leier, aber das ist einfach zu viel. Ich frage mich ob das AMD so bewusst ist.was soll amd machen? amd kann nicht die MB preise senken, aber wohl die cpu preise, was sie auch tun. damit wird der einkauf günstiger. also eine indirekte preissenkung des cpu+MB packets.

Linmoum

2022-12-19, 11:01:36

Sollen mal lieber X3D launchen, die werden deutlich mehr Abnehmer finden als irgendwelche höherpreisigen CPUs mit weniger TDP und Takt.

Der_Korken

2022-12-19, 11:22:48

Wenn ich so darüber nachdenke, dann finde ich den ganzen Launch der AM5-Plattform merkwürdig. Sie wirkt mehr wie eine HEDT-Plattform statt einer Consumer-Plattform. Das Problem mit den 230W hatte ich schon mal angesprochen, dass die MB-Hersteller sich dadurch genötigt fühlen jedem Einsteigerboard so viel Spannungsversorgung mitzugeben, dass man auch die dicken 16-Kerner volle Möhre drauf laufen lassen kann. Ich glaube es wäre schlauer gewesen entweder bei 140W zu bleiben (oder meinetwegen auch bei 150 oder 160W) oder die 140W zum "offiziellem" Limit zu erklären und 230W optional zu lassen bzw. verpflichtend z.B. für die B650E- und X670E-Boards.

Außerdem hätte man B650 komplett bei PCIe 4.0 belassen sollen inkl. M2-Slot. Ich war zwar am Anfang auch etwas enttäuscht, dass man mit PCIe 5.0 so knausert, aber wenn man mal ehrlich ist: Das braucht die nächsten 2 Jahre keine Sau. Bei GPUs wird es mit RDNA4 und dem Ada-Nachfolger kommen, d.h. irgendwann 2024. Bei SSDs gibt es bisher ebenfalls keine kaufbaren PCIe-5-Produkte. Zudem ist die Marktdurchringung der PCIe-4-M2-SSDs ebenfalls überschaubar und die Schnitstelle eigentlich überhaupt keine Limitierung für Consumer. In synthetischen Benchmarks mit sequentiellem Lesen mag man zwar die 7GB/s voll machen aber beim Lesen oder Schreiben von realen Daten liegen selbst die Highend-SSDs in Tests oft nichtmal bei der Hälfte des theoretischen Durchsatzes.

Kurzum: PCIe 5 ist ein Luxus-Feature, das man irgendwelchen Luxus-Boards hätte vorbehalten können, z.B. wiederum nur B650E und X670E. Der normale B650 hätte technisch auf B550 landen können, nur eben mit DDR5. Das würde außerdem dazu führen, dass eventuelle Aufrüster innerhalb des AM5-Sockels später eventuell doch auch das Board aufrüsten, falls sie doch PCIe 5 haben wollen. Bei AM4 ist das ja durchaus passiert, dass man zwar mit seinem B350-Board alle CPUs hätte betreiben können, man dann aber vielleicht doch ein B550-Board nachgeschoben hat, weil man PCIe 4 nutzen wollte. Falls also MB-Hersteller bei ihren hohen Preisen einkalkulierten, das aufgrund der Aufrüstbarkeit weniger AMD-Boards verkauft werden, wäre diese Feature-Segmentierung ein (aus Kundensicht zumindest nachvollziehbarer) Gegenmechanismus.

Zusätzlich hätte man auch "chipsatzlose" Lowend-Boards seitens AMD spezifizieren können. Und theoretisch hätten sie sogar ihre 6000er APUs für AM5 launchen können als Lowend-Modelle (z.B. einen 6600G für 199$), auch das hätte mehr Käufer auf diese Plattform gezogen. Damit hätte AM5 genauso eine Mainstream-Plattform wie AM4 werden können. Denn im Moment ist sie aufgrund der hohen Einstiegspreise eigentlich nur für Enthusiasten interessant, die >=12 Kerne wollen. Der Rest rüstet sein AM4-System mit einem 5800X3D auf oder kauft Intel.

davidzo

2022-12-19, 12:08:08

Also so um die 249€ für den Einstieg.

Edit: Mal nach dem günstigsten Board auf geizhals geschaut, 178€. Ich weiß, immer die gleiche Leier, aber das ist einfach zu viel. Ich frage mich ob das AMD so bewusst ist.

AMD ist anscheinend gar nichts mehr bewusst, die haben völlig illusorische Vorstellungen.

https://videocardz.com/newz/amd-ryzen-7900-7700-7600-cpu-pricing-and-specifications-have-been-confirmed

Die vergleichen allen Ernstes den 7700 mit einem 13700. Der 7700x beisst sich schon am 12600K die Zähne aus, der 13700K ist in weiter Ferne.
Das Duell mit dem 65W 13700 non-K verliert wohl selbst der 7700x, sowohl single- als auch multithreaded.

Der 13700 soll wie andere Raptorlakes über 2000Punkte in CB R23 ST haben. Das sind sogar 100Punkte mehr als der 7700x, geschweige denn die niedrige taktende 7700 version.
Und in Games bremst die 65W TDP des 13700 nur selten, daher wird der sehr nah am 13700K performen.

Im MT hat der 13700 laut Leaks trotz 65W immerhin 29K CB23 Punkte. Das ist 7900x Niveau. Ein 7700x kommt nur auf 19-20K, der neue 7700 kommt vielleicht nur auf 18K.

Dazu erschwingliche B760 DDR4 boards und ich sehe AMDs Marktanteile im Desktop dahinschmelzen.

AMD glaubt wohl über ihr gerade erst aufgebautes Ryzen markenimage höhere Preise verlangen zu können.
Gleichzeitig ruinieren sie gerade ihr Image indem sie einen Ryzen7 launchen der es nichtmal mit einem i5 13600k aufnehmen kann und einen Ryzen 9 der langsamer als ein i7 13700k ist.