PDA

Archiv verlassen und diese Seite im Standarddesign anzeigen : AMD - Carrizo-APU: Excavator-Cores, “next generation” GPU, DDR4, 65/45W - 2015


Seiten : [1] 2 3 4 5 6

fondness
2013-09-12, 11:22:37
On the mainstream side of things, AMD will launch the “Carrizo” APU in 2015. It will be based on the “Excavator” CPU core and Bolton-D4 A88X chipset. AMD hasn’t named the GPU yet, only stating it will have an unnamed “next generation” GPU. AMD lists its TDP at 65W, but says it is “scoping” 45W. AMD also says that “Carrizo” will be scoping DDR4, meaning that they haven’t confirmed support but are planning on having it. It will also support third-generation PCI express, and, of course, the HSA programming model.

http://vr-zone.com/articles/new-confirmed-details-on-amds-2014-apu-lineup-kaveri-delayed/47455.html#ixzz2aLyHLMpn


Angeblich noch in 28nm:
You know, I just saw an AMD roadmap today, and it's clear that they're giving up at the high end. 28nm Kaveri rolls out in 2014, 28nm Excavator in 2015.

http://investorshub.advfn.com/boards/read_msg.aspx?message_id=91844647

Coda
2013-09-12, 11:25:13
2015 und 28nm ist absurd.

Naitsabes
2013-09-12, 13:49:25
Vielleicht kann man doch noch von fdsoi träumen :-D

Ich selber bezweifel es allerdings

Duplex
2013-09-12, 13:57:42
65W APUs (4C/4T) mit 4Ghz CPU Takt kann ich mir in 28nm nicht vorstellen, 20nm TSMC oder 14xm GF ist wahrscheinlicher.

S940
2013-09-12, 14:04:34
2015 und 28nm ist absurd.

Wenn AMD die selbe Taktik wie bei Bulldozer -> Piledriver anwendet, leider nicht.
Zuerst kommt ein verbuggtes B-Stepping und ein Jahr später ne etwas bessere C-Version.

Das scheint aktuell AMDs Geldspar-Strategie zu sein.

Gleichzeitg hat GF auch die jeweils neuen Prozesse verbockt, also rechnet AMD da jetzt wohl mehr "Sicherheitsreserven" ein. Besser ein neuer Chip in 28nm als keiner in 20.

14XM kommt auch etwas nach 20nm, eventuell war das auch noch mit ein Grund.

YfOrU
2013-09-12, 14:40:04
65W APUs (4C/4T) mit 4Ghz CPU Takt kann ich mir in 28nm nicht vorstellen, 20nm TSMC oder 14xm GF ist wahrscheinlicher.

32nm Richland mit zwei Modulen (4C/4T) und 8670D:
3,7 Ghz, 4,30 Ghz Turbo bei 65W
http://geizhals.de/amd-a10-6700-ad6700okhlbox-a950984.html

-> Wäre also eine um 8% höhere Basisfrequenz. Das sollte inkl. überarbeiteter Architektur (höhere Effizienz, auch GPU) problemlos machbar sein.

Ist leider alles andere als unrealistisch und bei Kabini/Temash sieht es wohl ähnlich aus (Jaguar+, 28nm, 2014). Würde mich nicht wundern wenn AMDs erste 20nm APU 2015 von TSMC kommt und auf der Jaguar Architektur aufbaut.

Badner1972
2013-10-18, 15:42:00
Bei der Präsentation der letzten Quartalszahlen ließ Read durchblicken,nun auch wieder etwas mehr Augenmerk auf Desktop zu richten,was ich psoitiv deute. Mit dem aktuell bekannten Stand ist auch im kommenden Jahr gegen INTEL zumindest im Bereich über 200€ kein Blumentopf zu gewinnen.Würde hoffen,das man zumindest mit Steamroller der Leistungsrückstand nicht noch mehr anwächst.

Locuza
2013-12-26, 01:04:52
Neues Futter für die Hühner, weil ein Bauer vermutlich nicht weiß was der andere macht ;)

47485


Mit Volcanic Island scheinen 28nm dann auch leider bestätigt zu sein.
Es ist irgendwie auch unsinnig Familiennamen auf Folien zu schreiben, wenn vom IP-Level sich nichts weiter entwickelt.

Quelle ist ein YouTube-Video, welches nicht nur wegen der Roadmap interessant ist, sondern wo auch AMDs HSA Visionen im Cluster angesprochen werden:
http://www.youtube.com/watch?v=4Tf0wStiSXc#t=834

PS: Toller Fund von Snafuh @ P3DNow!

Coda
2013-12-26, 02:07:34
Ein Design ist nicht auf einen Prozess festgenagelt.

Locuza
2013-12-26, 02:37:12
Natürlich nicht, aber für mich ist es dennoch ein Punkt, welcher 28nm wahrscheinlicher macht.

y33H@
2013-12-26, 02:58:54
Ich gehe bei Carrizo und Toronto von 20 nm aus.

Locuza
2013-12-26, 11:43:03
Bei Excavator werden die FMACs auf 256-Bit aufgebohrt und weitere Verbesserungen mit einfließen, zusätzlich wird noch die Southbridge integriert.
Das würde unter 28nm fett werden, was ich auch nicht glauben will.

Als Laie schlägt mein Pendel leider überhaupt nicht aus, muss mich wohl voll überraschen lassen. :redface:

y33H@
2013-12-26, 11:57:31
Richland ist mit 246 mm² schon nicht klein, Kaveri in ähnlichen Bereichen. 28 nm für Carrizo/Toronto sind inklusive FCH schon denkbar, bis 2015 sollte 20 nm jedoch kein großes Problem darstellen.

Duplex
2013-12-26, 12:10:03
Richland ist mit 246 mm² schon nicht klein, Kaveri in ähnlichen Bereichen. 28 nm für Carrizo/Toronto sind inklusive FCH schon denkbar, bis 2015 sollte 20 nm jedoch kein großes Problem darstellen.
Auf welcher Foundry beziehst du dich, TSMC oder Globalfoundries?
Bei TSMC wird der 20nm Prozess bereits nächstes Jahr massentauglich sein, solange wird es nicht mehr dauern, 1 Jahr darauf kommt sogar das "FF" (16nm) Update.
Globalfoundries würde ich erstmal nicht erwähnen, bisher sind noch keine 28nm Produkte zu sehen, 20nm oder 14XM ist erstmal nur ein Papiertiger.
Naja, größere APUs scheinen bei TSMC grundsätzlich kein Problem zu sein, bestes Beispiel sind die PS4 & XBox Chips.

reaperrr
2013-12-26, 12:25:11
Richland ist mit 246 mm² schon nicht klein, Kaveri in ähnlichen Bereichen. 28 nm für Carrizo/Toronto sind inklusive FCH schon denkbar, bis 2015 sollte 20 nm jedoch kein großes Problem darstellen.
28nm hätte theoretisch auch Anfang 2013 kein großes Problem mehr darstellen sollen, wir wissen was daraus im Fall von AMD/GF geworden ist.

Hinzu kommt dann noch die Frage, ob es auch wirtschaftlich Sinn macht. Wenn die Kombination aus deutlich höheren Waferpreisen und schlechteren Yields zu 2,5-3 Mal so hohen Herstellungskosten pro mm² führt, bringt eine Flächeneinsparung von ~240mm² auf ~150-160mm² nicht genug, zumal auch die Zugewinne bei der Effizienz im Durchschnitt immer weiter abnehmen.

Kann gut sein, dass High Density Libraries in 28nm auf Kosten von ein paar 100 MHz unterm Strich deutlich mehr Sinn machen.

fondness
2013-12-26, 12:26:17
Richland ist mit 246 mm² schon nicht klein, Kaveri in ähnlichen Bereichen. 28 nm für Carrizo/Toronto sind inklusive FCH schon denkbar, bis 2015 sollte 20 nm jedoch kein großes Problem darstellen.

Was ist daran "schon nicht klein"? Da ist noch mehr als genug Luft nach oben.

Knuddelbearli
2013-12-26, 12:33:10
Im Vergleich zur Leistung / den Preis den AMD dafür verlangen kann

Duplex
2013-12-26, 12:49:43
Was ist daran "schon nicht klein"? Da ist noch mehr als genug Luft nach oben.
Wenn du meinst AMD Chips sind klein dann hast du was falsches im Schädel :freak:

Bei gleicher DIE Space finde ich 16x Silvermont Kerne besser.

fondness
2013-12-26, 12:54:40
Im Vergleich zur Leistung / den Preis den AMD dafür verlangen kann

Okay ja, aber mit mehr Kernen und damit einen größeren Die könnte man auch wieder einen höheren Preis verlangen. Aber den "sweet spot" dürfte man damit schon ganz gut treffen. Trotzdem wären natürlich auch bedeutend größere Dies möglich. Intel verkauft im nicht-Server-Bereich mangels Konkurrenz und zur Gewinnmaximierung ja nur noch absolute mini-Chips.

@Duplex, nein du hast mich (wohl absichtlich) falsch verstanden. ;)

Duplex
2013-12-26, 13:02:43
Bei Excavator werden die FMACs auf 256-Bit aufgebohrt und weitere Verbesserungen mit einfließen, zusätzlich wird noch die Southbridge integriert.
Im Vergleich zu Intel sind die FPUs trotzdem schwach ausgelegt, unabhängig vom Prozess, von der Rohleistung viel langsamer als Sandy Bridge von 2011.

ndrs
2013-12-26, 14:17:46
Wo kommt denn das mit der integrierten Southbridge auf einmal her? Das les ich zum ersten mal.

fondness
2013-12-26, 14:38:23
Na auf dem Bild oben steht SoC.

y33H@
2013-12-26, 15:15:50
Was ist daran "schon nicht klein"? Da ist noch mehr als genug Luft nach oben.Natürlich ist Luft nach oben, aber dann wird's teurer. AMD muss jetzt schon mit großen, langsameren Dies gegen schnellere, kleinere Dies konkurrieren. Fette Dies lohnen sich für AMD kaum.

Schaffe89
2013-12-26, 20:38:40
Im Vergleich zu Intel sind die FPUs trotzdem schwach ausgelegt, unabhängig vom Prozess, von der Rohleistung viel langsamer als Sandy Bridge von 2011.

Also das kann man ja nun wirklich nicht unterschreiben, die FPU ist ziemlich stark ausgelegt, allerdings für neuen Code, nicht für den, welcher aktuell Verwendung findet, aber das wurde dir schon 100 mal gesagt und trotzdem kommst du immer wieder mit dem gleichen pauschalen Unsinn.

Hugo78
2013-12-26, 20:51:15
Wo gibt es denn ein Beispiel für diesen "neuen Code"?

mironicus
2013-12-26, 22:31:09
Was hindert AMD eigentlich daran, seine CPUs nicht mal von TSMC fertigen zu lassen?

StefanV
2013-12-26, 22:55:32
Verträge mit GF, die eine gewisse Abnahmemenge garantieren....

Schaffe89
2013-12-26, 23:07:43
Wo gibt es denn ein Beispiel für diesen "neuen Code"?

AVX, FMA etc.

y33H@
2013-12-27, 00:12:34
Abseits von HPC ist davon wenig bis nichts zu sehen.

reaperrr
2013-12-27, 00:18:22
AVX, FMA etc.
Bei AVX ist ein BD-/PD-Modul pro Takt nicht schneller (eher etwas langsamer) als ein Intel CPU-Kern ab SB da sich die zwei 128-bit-Einheiten für AVX zusammenschalten müssen, bei bestimmten AVX-Operationen ist ausgerechnet Piledriver sogar viel zu schwach im Vergleich zu selbst Bulldozer wegen irgendeines Bugs. FMA4 wird von Intel nicht unterstützt und deshalb in absehbarer Zeit bedeutungslos bleiben, FMA3 unterstützt AMD erst ab PD und auch das mit schwächerer Performance.

Außerdem soll die FPU von AMD generell eine recht hohe Latenz haben.

Würde mich nicht wundern, wenn erst Excavator in Sachen AVX/FMA3-Performance wirklich konkurrenzfähig sein wird.

Coda
2013-12-27, 01:40:14
Edit: Sorry. Nicht richtig gelesen

Schaffe89
2013-12-27, 04:46:02
Abseits von HPC ist davon wenig bis nichts zu sehen.

Und trotzdem ist die AMD FPU nicht schwach designed, warum müsst ihr Leuten wie Duplex immer eine Platform geben?

y33H@
2013-12-27, 12:39:15
Für Wald- und Wiesen-Code ist sie vergleichsweise schwach.

Duplex
2013-12-27, 13:36:23
Also das kann man ja nun wirklich nicht unterschreiben, die FPU ist ziemlich stark ausgelegt, allerdings für neuen Code, nicht für den, welcher aktuell Verwendung findet, aber das wurde dir schon 100 mal gesagt und trotzdem kommst du immer wieder mit dem gleichen pauschalen Unsinn.
AVX, FMA etc.
Und trotzdem ist die AMD FPU nicht schwach designed, warum müsst ihr Leuten wie Duplex immer eine Platform geben?
Träum weiter.

Schaffe89
2013-12-27, 14:38:51
Für Wald- und Wiesen-Code ist sie vergleichsweise schwach.

Und? Duplex sprach pauschal über die FPU und pauschal über Rohleistung.

Träum weiter.

Auch wenn die bei Planet3dnow AMD bis in den Himmel schönreden, haben sie dich schon mehrfach widerlegt.

Timbaloo
2013-12-27, 19:41:13
Sollen die Dinger denn eDRAM (a la Iris Pro) bekommen?

y33H@
2013-12-27, 20:46:10
Ist bisher nichts bekannt. Durch HUMA und DDR4 dürfte AMD das Bandbreitenproblem aber recht gut umschiffen vorerst.

Duplex
2013-12-28, 00:11:40
Auch wenn die bei Planet3dnow AMD bis in den Himmel schönreden, haben sie dich schon mehrfach widerlegt.
Als AMD Fankind erster Klasse fehlt dir der Durchblick :rolleyes: :eek:

fondness
2014-02-20, 20:15:19
Carrizo wohl definitiv noch in 28nm:
http://www.computerbase.de/news/2014-02/hinweise-auf-28-nm-fertigung-bei-amds-carrizo-apu/

Knuddelbearli
2014-02-20, 20:16:08
Enttäuschend ...

Hoffentlich kommt danach dafür dann gleich 20nm mit 3D Transistoren zum Einsatz

fondness
2014-02-20, 20:24:53
Aktuell arbeitet er bereits an 20nm Chips:

http://s28.postimg.org/te210pugd/1_m.png (http://postimage.org/)

Unicous
2014-02-20, 20:27:51
Immer wieder putzig wie die Spinner im semiaccurate-Forum (ich meine explizit nicht Charlie und Co.) es schaffen simple Linkedin-Einträge hochzuhypen und die "Medien" greifen das wieder auf und schon ist es Fakt.

Das soll nicht heißen, dass Carrizo nicht in 28nm gefertigt wird. Mehr als möglich. Ein Linkedin Eintrag hat aber nichts zu bedeuten.
In anderen Linkedin-Einträgen kann man sicherlich auch Wichita/Krishna auf 28nm finden. Ich muss ja keinen daran erinnern, was daraus wurde.

edit:

So wie es aussieht, hat er schon reagiert und entsprechende Einträge gelöscht. Oder sehe ich das nur nicht, weil ich nicht bei Linkedin angemeldet bin?

http://www.linkedin.com/in/saketdoshi


Wie gesagt: Auf SA tummeln sich ziemlich viel Spinner, die auf Grund von irgendwelchen Informationsschnipseln wilde Theorien zusammenbasteln und das dann mit LinkedIn-Einträgen "verifizieren".

fondness
2014-02-20, 20:41:29
Natürlich hat er es editiert, er hat immerhin Firmengeheimnisse an die Öffentlichkeit getragen. Das macht es allerdings noch lange nicht unwahr. Wenn jemand der nachweislich bei AMD arbeitet solche Angaben macht sehe ich wenig Gründe warum das nicht stimmen sollte. Eine Fertigungsprozess ändert man nicht mal eben über Nacht.

Unicous
2014-02-20, 20:49:59
Wo habe ich behaupetet, dass es nicht stimmt?

Der LinkedIn-Eintrag wird schon seine Richtigkeit gehabt haben. Er hat u.a. an Carrizo gearbeitet. Jetzt arbeitet er anscheinend an 20nm.

Nun schau dir den Thread an:

http://semiaccurate.com/forums/showthread.php?t=7626&page=35

Die streiten sich da z.B. um den Begriff SoC. Konstruieren sonst irgendwelche Szenarien.

Was ich nur sagen will. Carrizo kommt wahrscheinlich in 28nm, aber einen LinkedIn-Eintrag als unumstößliche Quelle zu nutzen ist Humbug. Denn es haben auch wie gesagt auch Leute an 28nm Wichita oder 40nm APUs gearbeitet.

Verrückte könnten auch sagen, aha, er hat an 28nm Carrizo gearbeitet aber jetzt arbeitet er schon an 20nm Produkten. Ergo kommt Carrizo in 20nm.;D

Und das es solche Verrückten gibt, zeigt u.a. obiger Thread.


edit: Den letzten Satz hast du noch nachgeschoben oder? Das stimmt nachweislich nicht. Mehrere AMD/Ati Produkte wurden in sehr weit vorangeschrittenen Stadien entweder vollständig verworfen oder auf einen anderen Prozess portiert.

fondness
2014-02-20, 21:01:48
edit: Den letzten Satz hast du noch nachgeschoben oder? Das stimmt nachweislich nicht. Mehrere AMD/Ati Produkte wurden in sehr weit vorangeschrittenen Stadien entweder vollständig verworfen oder auf einen anderen Prozess portiert.

Verwerfen kann man etwas immer, aber welches Produkt wurde in "in sehr weit vorangeschrittenen Stadien auf einen anderen Prozess portiert"? Gerade bei CPUs ist das vollkommen unsinnig, da kann man in weiten Bereichen von vorne Anfangen.

Unicous
2014-02-20, 21:10:47
http://www.bit-tech.net/news/hardware/2010/10/22/ati-6000-series-was-originally-32nm/1

Wir reden aber nicht von CPUs sondern über APUs. Und da ist ein Hälfte GPU-Logik. Wichita gab es auch nicht, weil GF 28nm es nicht hinbekommen hat und die Zeit zu kurz war um es wieder zu TSMC zu tragen.

Es ist auch noch nicht raus, ob AMD bei TSMC ursprünglich fertigen wollte, ob es da ein Hin und Her gab (laut SA und anderen, ja)

http://www.tomshardware.de/amd-tsmc-28nm,news-244992.html

Und es wurde dann kurz vorher (und mit kurz vorher meine ich nicht 2 Tage, so funktioniert das Semi-Business nicht, mit kurz meine ich ein Jahr vor Einführung des Produktes) gecancelt.

http://semiaccurate.com/2011/11/15/exclusive-amd-kills-wichita-and-krishna/

fondness
2014-03-18, 19:49:48
Exclusive: AMD's Carrizo APU Details Leaked - SoC for The Mainstream
http://www.brightsideofnews.com/news/2014/3/18/exclusive-amds-carrizo-apu-details-leaked---soc-for-the-mainstream.aspx

Unicous
2014-03-18, 20:48:07
Danke fürs posten.


Yay, BullshitNews hat mal wieder ein neues BKDG "analysiert".

Wer erinnert sich noch an den letzten Mega Scoup von Marcus Pollice?

http://www.brightsideofnews.com/news/2013/3/5/amd-kaveri-unveiled-pc-architecture-gets-gddr5.aspx

...

Leider steht da wohl (wenn man Herrn Pollice Recherefähigkeiten Glauben schenkt) nicht wirklich etwas Neues drin.

Das mit den PCIe Lanes kann ich mir ehrlich gesagt auch noch nicht wirklich vorstellen, wobei es auch kein Beinbruch wäre. 8 PCIe 3.0 Lanes sollten weiterhin ausreichend sein, 8 Lanes für I/O hingegen nochmals ein netter Schub für sämtliche Schnittstellen, u.a. ja auch für die spezielle SSD-Schnittstelle.

Und wenn Carrizo DDR4 supported dann natürlich nur 2400MHz weil es so in dem BKDG steht und weil Intel bis jetzt nur 2133MHz unterstützt.:rolleyes:

Knuddelbearli
2014-03-25, 05:37:50
http://www.hardwareluxx.de/index.php/news/hardware/prozessoren/30335-amd-carrizo-kaveri-nachfolger-im-detail.html

nur 16 PCI-E ist mies. wie schließt man dann weitere USB / Sata Ausgänge an? SB ist ja auch integriert.

AnarchX
2014-03-25, 10:07:49
Die integrierte SB wird wohl schon für >95% der User mehr als genügend Anschlüsse mitbringen. Der Rest muss eben die dGPU nur mit x8 Gen3 betreiben oder man setzt ein PCIe-Switch ein um die 16 Lanes dynamisch zu verteilen. Die Haupteinsatz-Orte für diese SoCs werden wohl eh Mini-Systeme (ITX und kleiner) bzw. Notebooks/AiOs sein, wo die Peripherie beschränkt ist.

Schaffe89
2014-03-25, 10:20:30
Naja, es ist PCie 3.0, wenn ich mich nicht täusche und da reichen 8 Lanes pro GPU spielend, sogar 4 Lanes.
Also wer SLI oder CF will, sollte da eigentlich gut bedient sein, nur zeigt es indirekt auch, dass sich AMD vom High End Geschäft verabschiedet.

Ich kann mir kaum mehr vorstellen dass da noch etwas kommt.
28nm scheint ach extrem schlecht zu laufen, es gibt noch immer kein 65 Watt Prozessoren der Kaveri Reihe, weder gibt es Dualcores, noch gibt es Ankündigungen für die Notebooks.

Also wenn wir Kaveri für die Notebooks Anfang 2015 sehen, dürfte das noch ein Erfolg sein.

AnarchX
2014-03-25, 10:24:34
45/65W sind bei Kaveri mittels cTDP auf allen erhältlichen CPUs möglich: http://akiba-pc.watch.impress.co.jp/docs/sp/20140218_635118.html

YfOrU
2014-03-25, 10:38:09
http://www.hardwareluxx.de/index.php/news/hardware/prozessoren/30335-amd-carrizo-kaveri-nachfolger-im-detail.html

nur 16 PCI-E ist mies. wie schließt man dann weitere USB / Sata Ausgänge an? SB ist ja auch integriert.

Sollte die APU jedoch auf ein Mainboard mit FM2+-Sockel geschnallt werden, wird die integrierte Southbridge einfach deaktiviert und stattdessen die auf dem Mainboard verbaute genutzt

Wenn der integrierte Chipsatz keine separaten PCIe 2.0 Lanes hat wohl über UMI - externe FCH - PCIe 2.0. Also wie bisher:
http://www.tweakpc.de/hardware/tests/cpu/amd_trintiy_a10-5800k/s05.php

Betrifft aber praktisch nur Premiumprodukte und da sollte der zusätzliche Fusion Controller Hub bezogen auf den Preis verschmerzbar sein.
Btw. ist davon auszugehen das in Zukunft der AUX Channel des Displayport häufiger für Peripherie genutzt wird.

Schaffe89
2014-03-25, 10:53:06
45/65W sind bei Kaveri mittels cTDP auf allen erhältlichen CPUs möglich

Ja schön und gut, der Preis von einem A8-7600 dürfte aber niedriger sein.
Die Frage ist auch, ob es gesichert ist, dass ein herunterskalierter A10-7850k die gleichen Taktraten liefert wie ein A8-7600.

Die Fertigung muss ja noch extrem niedrig angesetzt sein, weil AMD noch mehr Richland verkaufen will, oder weil die Fertigung fürn Poppes ist.
AMD hält wohl selbst nicht sehr viel von Kaveri und lässt deswegen schon wieder Details für Carizzo durchsickern.

Duplex
2014-03-25, 15:07:48
Carrizo wird genau wie der Vorgänger ein Reinfall.
Das Modul Konzept ist gescheitert, Frontend, Backend & Cache Design sind zu schwach ausgelegt und viel zu langsam.

robbitop
2014-03-25, 15:17:49
Das kann man zwar nicht mit Sicherheit wissen - aber ich gehe auch davon aus. BD (und seine Nachfolger) sind eine Sackgasse. Da können auch viele kleine inkrementelle Updates nichts ausrichten. Die Differenz an Leistung ist einfach zu groß, um es mit Refreshes zu beheben.

fondness
2014-03-25, 15:33:58
Nur hat das nichts mit dem "Modul-Konzept" zu tun. Ein Haswell wo zwei Kerne die FPUs sharen wäre auch nur in Ausnahmefälle langsamer. Mehr wird bei Steamroller eh nicht mehr geteilt (außer Caches).

robbitop
2014-03-25, 15:43:35
Nur hat das nichts mit dem "Modul-Konzept" zu tun. Ein Haswell wo zwei Kerne die FPUs sharen wäre auch nur in Ausnahmefälle langsamer. Mehr wird bei Steamroller eh nicht mehr geteilt (außer Caches).
Jap - am Modulkonzept liegt es wohl nicht. Eher an der µ-Arch.

sloth9
2014-04-01, 15:26:25
Wo habe ich behaupetet, dass es nicht stimmt?

Der LinkedIn-Eintrag wird schon seine Richtigkeit gehabt haben. Er hat u.a. an Carrizo gearbeitet. Jetzt arbeitet er anscheinend an 20nm.

Nun schau dir den Thread an:

http://semiaccurate.com/forums/showthread.php?t=7626&page=35

Die streiten sich da z.B. um den Begriff SoC. Konstruieren sonst irgendwelche Szenarien.

Was ich nur sagen will. Carrizo kommt wahrscheinlich in 28nm, aber einen LinkedIn-Eintrag als unumstößliche Quelle zu nutzen ist Humbug. Denn es haben auch wie gesagt auch Leute an 28nm Wichita oder 40nm APUs gearbeitet.

Verrückte könnten auch sagen, aha, er hat an 28nm Carrizo gearbeitet aber jetzt arbeitet er schon an 20nm Produkten. Ergo kommt Carrizo in 20nm.;D

Und das es solche Verrückten gibt, zeigt u.a. obiger Thread.


edit: Den letzten Satz hast du noch nachgeschoben oder? Das stimmt nachweislich nicht. Mehrere AMD/Ati Produkte wurden in sehr weit vorangeschrittenen Stadien entweder vollständig verworfen oder auf einen anderen Prozess portiert.


Carrizo ist 28nm. (http://www.3dcenter.org/news/amds-carrizo-mainstream-apu-fuer-2015-bringt-ddr4-support)

Unicous
2014-07-12, 22:06:09
bits'n'chips behauptet, Carrizo bekommt Stacked RAM, der in 20 nm gefertigt wird, während Carrizo selbst @28nm bleibt.

http://www.bitsandchips.it/hardware/9-hardware/4600-apu-carrizo-e-le-stacked-dram-un-matrimonio-possibile

Googlish:
With Carrizo AMD should finally reach the highest expression in terms of implementation, HSA, thus making the calculation unit of programmable GPUs like those of the CPU. This level of improvement, however, will require considerable refinement work with regard to the unit and cache memory so as to minimize the latency and overhead (in relation to access to the buffer, and between CPU and GPU).

To achieve this goal, AMD would want to use the memories Stacked on-package, which would lead to the following benefits:

more cost-effectively than the integrated on-die L3 cache;
higher speeds and lower latencies than the DDR4;
ability to maintain such DDR3 system memory (less expensive than DDR4);
Die size of Carrizo smaller than Kaveri;
APU @ 28nm and Stacked DRAM @ 20nm.


Of course, this kind of solution would be used according to the needs, as on-package and on-die, mainly with the APU dedicated server market and the high-end APU. Maybe Carrizo will bring us new FX processors worthy of the name, after nearly four years of Piledriver.

Ich weiß zwar nicht warum die die size dadurch geringer wird oder ob das jetzt unabhängig geschehen soll aber gut. Dass der Stacked RAM dann in 20nm kommt, halte ich persönlich aber für möglich.

StefanV
2014-07-12, 22:55:28
Warum?

DRAM ist doch meist vor 'normalen' integrierten Schaltungen, oder?

fondness
2014-07-13, 10:33:07
bits'n'chips behauptet, Carrizo bekommt Stacked RAM, der in 20 nm gefertigt wird, während Carrizo selbst @28nm bleibt.

http://www.bitsandchips.it/hardware/9-hardware/4600-apu-carrizo-e-le-stacked-dram-un-matrimonio-possibile

Googlish:


Ich weiß zwar nicht warum die die size dadurch geringer wird oder ob das jetzt unabhängig geschehen soll aber gut. Dass der Stacked RAM dann in 20nm kommt, halte ich persönlich aber für möglich.

Wäre natürlich sehr spannend und eine große Überraschung wenn es so wäre, mal abwarten.

Unicous
2014-07-14, 16:06:46
SK hynix hat zufälligerweise jetzt auch HBM im "Angebot":

https://www.skhynix.com/inc/pdfDownload.jsp?path=/datasheet/Databook/Databook_3Q%272014_GraphicsMemory.pdf

:wink:

HOT
2014-07-14, 16:17:29
Na ja, Excavator wird glaube ich nicht so ein gewaltiger Sprung und vielleicht kommen ja endlich mal die HD-Libs zum Einsatz. Vllt. gibts ja endlich etwas mehr L1D$, aber AVX2 wird sicherlich auf den bisherigen FMACs realisiert. Kann schon sein, dass der kleiner wird als Kaveri. Den ganzen I/O-Kram für USB usw. ist glaube ich von der Die-Größe her bei 200mm²+ zu vernachlässigen.
20nm für Speicher ist normal würde ich sagen. Micron fertigt schon NANDs in 16nm. Speicher ist ja erheblich leichter zu fertigen als Prozessoren.

Unicous
2014-07-14, 17:10:35
Ich frage mich wann endlich mal Resonant Clock Mesh zum Einsatz kommt oder es doch wieder in der IP-Truhe verschwindet( zumal man ja auch Geld dafür bezahlt hat um es einsetzen zu können). Seit Ende 2012 frage ich mich was da los ist, denn man hatte ja den Anschein erweckt, es würde schon bei Trinity zum Einsatzt kommen. Dann kam heraus, dass es noch nicht einmal bei Kaveri/Steamroller implementiert wurde, geschweige denn die high density libraries die man ja bei Steamroller auch erwartet hat.

Nun könnte ja Carrizo nur bis 65 Watt gehen. Das sind ja schon mal Indizien, dass man auf dem gleichen Prozess offensichtliche Verbesserungen/Veränderungen beim Design einplant.

Dazu gab es ja auch diese Folie zum Beema Release:

http://images.anandtech.com/doci/7974/Screen-Shot-2014-04-29-at-1.08.08-AM.jpg

mironicus
2014-07-15, 07:37:46
Wieviel Speicher könnte man denn integrieren in 20 nm als Stacked RAM auf einer Fläche von sagen wir mal ca. 250 mm³ und was für einen Performance-Schub könnte das für die GPU ermöglichen? Bei den FM2+ GPUs konnte man ja schon gut sehen, dass die GPU durch die Speicherbrandbreite ausgebremst wird.

Man stelle sich mal vor, in Zukunft wird der gesamte Speicher einer GPU auf dem Chip integriert sein und was für Speichertransferraten dann möglich sein werden... :)

ndrs
2014-07-15, 10:19:44
Wieviel Speicher könnte man denn integrieren in 20 nm als Stacked RAM auf einer Fläche von sagen wir mal ca. 250 mm³
Da man sicherlich nicht nur eine Lage draufpappen würde, wenn man eh schon mit TSVs anfängt, wohl "genug". Du kannst ja mal deinen RAM oder die Grafikkarte nehmen und einen Chip ausmessen :) Dann fällt noch einiges Weg, da die Signalwege viel kürzer sind und dadurch kleinere/keine Verstärker benötigt werden.

und was für einen Performance-Schub könnte das für die GPU ermöglichen?
Ein Kaveri hat in etwa eine HD7750 an Board. Die GDDR5-Version sollte dann ja einholbar sein.

Man stelle sich mal vor, in Zukunft wird der gesamte Speicher einer GPU auf dem Chip integriert sein und was für Speichertransferraten dann möglich sein werden... :)
Dass das irgendwann kommt steht wohl außer Frage.

mironicus
2014-07-15, 10:24:24
Dann hätte man auf jeden Fall genug Bandbreite für Ultra-HD und höhere Auflösungen.

Dann gibt es wohl standardmäßig GPUs mit 16+ GB in 2-3 Jahren. Fragt sich nur wie teuer das werden wird...

Unicous
2014-07-15, 10:40:00
Im Moment sind es ja nur 1Gb Chips und zur Zeit sind wohl 4 "Lagen" möglich. D.h. 500(512) MB gäbe es pro Stack. Könnte natürlich sein, dass man mehrere Stacks auf den Interposer "klebt", wie man hier auf dem Bild von SK hynix sehen kann.

https://www.skhynix.com/en/common/images/contents/proGraphic3.gif

Aber irgendwie kommen bei mir auch wieder Zweifel auf. FM2+ kann das nicht leisten, also müsste es wenn dann eher mit einem neuen Lötsockel kommen. Und das ist doch für einen Lückenbüßer, wie Carrizo es zu sein scheint, zuviel Innovation.

Aber vllt. klappt das ja auch mit der Verschaltung und wird durch HSA über die APU herausgeführt?

Ravenhearth
2014-07-15, 10:47:17
Carrizo soll im Mobile-Segment doch einen neuen Lötsockel bringen. Dieser wird keinen zusätzlichen Chipsatz brauchen, weil Carrizo die wichtigsten Funktionen integriert bekommt. Und auch eine andere Speichertechnologie war dafür im Gespräch (DDR4), war aber noch nicht sicher. Da halte ich es auch für möglich, dass stacked DRAM oder so zum Einsatz kommt.

Am PC hat man dann weiterhin den normalen Sockel FM2+ mit extra Chipsatz und DDR3, evtl. mit dem stacked DRAM.

HOT
2014-07-15, 10:49:59
In der ersten Version kann man wohl 4 8GBit-Chips stapeln, was 4GB ergibt. Die sind dann mit 1024Bit angebunden und laufen nur mit 1GBit/s.
Für Stacked-RAM braucht man definitiv ein eigenes Die, das sehr sicher nur embedded Verwendung finden wird. Es gibt dann wohl zwei Carrizos, einen embedded mit Stacked-RAM und eine FM2+-Variante und ein neuer DDR4-Sockel, aber dieser ohne Chipsatz sondern nur mit SATA-Switch von ASMEDIA. Könnte mir auch vorstellen, dass man bei höherwertigen "FM3"-Boards noch PLX-Chips einsetzt um PCIe zu switchen.

robbitop
2014-07-15, 11:55:57
Aber irgendwie kommen bei mir auch wieder Zweifel auf. FM2+ kann das nicht leisten, also müsste es wenn dann eher mit einem neuen Lötsockel kommen. Und das ist doch für einen Lückenbüßer, wie Carrizo es zu sein scheint, zuviel Innovation.
Mal davon ab, dass ich auch nicht daran glaube - aber:

Warum hat das was mit dem Sockel zu tun? Wenn ich die DRAM stacks im Package direkt mit dem SoC verbinde und keine extra Pins rausführe, sollte dem Sockel das doch egal sein, oder?

ndrs
2014-07-15, 13:10:18
Jupp. Die Pins für das ursprüngliche Speicherinterface lägen dann halt brach.

StefanV
2014-07-15, 13:48:18
Aber irgendwie kommen bei mir auch wieder Zweifel auf. FM2+ kann das nicht leisten
Klar kanns das. Hängt nur von der Implementation ab!
Wenn man das ganze z.B. als 'Graphics Cache' implementieren würde, wäre das ohne Probleme möglich. Oder als generellen L3 Cache.
Als 'Grafikspeicher' wäre auch möglich, denke aber nicht, dass das so gemacht werden würde, eher die anderen beiden Optionen.

mironicus
2014-07-15, 14:01:10
Also AMD:
4 Module, GPU mit 2048 Shadereinheiten, 2-4 Gigabyte Onboard-RAM (je nach CPU). Gekauft! :)

HOT
2014-07-15, 14:06:23
Also AMD:
4 Module, GPU mit 2048 Shadereinheiten, 2-4 Gigabyte Onboard-RAM (je nach CPU). Gekauft! :)
Auf 500mm²? :freak:
Ich mein, cool wär das. Dann müsste man aber auch 250W einkalkulieren.

Jupp. Die Pins für das ursprüngliche Speicherinterface lägen dann halt brach.
Das kommt darauf an, wie das gelöst ist. Ich würd nicht darauf wetten, dass die Stacked-RAM-Variente noch ein anderes Speicherinterface hat.

Käsetoast
2014-07-15, 14:08:49
Auf 500mm²? :freak:
Ich mein, cool wär das. Dann müsste man aber auch 250W einkalkulieren.
Wofür hat man denn sonst eine Wasserkühlung für die FX CPUs eingeführt? ;)

occ-kh@Mirko
2014-07-15, 14:15:19
FM2+ kann das nicht leisten, also müsste es wenn dann eher mit einem neuen Lötsockel kommen.
Ginge doch mit einem seitlichem Baseboard...versockeln muss man das nicht unbedingt. Man müsste denn den Sockel abändern, aber nicht neu konzipieren.

HOT
2014-07-15, 14:26:44
Für DDR4 muss es ja eh einen neuen Sockel geben, diesmal als SoC-Sockel, da AMD ja schon bestätigt hat, keine neuen Chipsätze zu fertigen, sondern auf ASMedia zurückgreifen zu wollen. Nach der Aktion ist ganz klar, alles was jetzt kommt ist SoC, auch evtl. kommende dicke Serverdinger.
Vielleicht nennt man den dann AM4, nachdem man den ersten SoC-Sockel AM1 genannt hat und AM2 und AM3 schon belegt sind :D.

ndrs
2014-07-15, 14:28:50
Das kommt darauf an, wie das gelöst ist. Ich würd nicht darauf wetten, dass die Stacked-RAM-Variente noch ein anderes Speicherinterface hat.
Es ging ja lediglich um die grundsätzliche Möglichkeit diese unwahrscheinliche APU in einen Sockel FM2+ zu stecken. Natürlich würde man das SI im Logik-Die weglassen und müsste das Package anpassen.

occ-kh@Mirko
2014-07-15, 14:32:19
http://img5.fotos-hochladen.net/uploads/70016c3eda7bdde5tbrz6u1x.png (http://www.fotos-hochladen.net)

mironicus
2014-07-15, 14:47:01
Auf 500mm²? :freak:
Ich mein, cool wär das. Dann müsste man aber auch 250W einkalkulieren.

Nö! Das schaffen die locker mit 65 Watt! Die Zeiten der Mega Watt-Monster neigen sich dem Ende. Größere Chips mit mehr Kernen und weniger Taktung sind jetzt in. :freak:

fondness
2014-07-15, 14:49:55
Wenn eine solche APU eine ordentliche GPU und CPU vereint sind 250W eh sparsam.

mironicus
2014-07-15, 15:04:23
Ja! Ein neuer Super Sockel mit 300 Watt Limit! :D

GPU-Anteil 90%, CPU-Anteil 10% der Diefläche. ;D

HOT
2014-07-15, 15:07:14
Grundsätzlich denkbar wäre sowas. Warum auch nicht? Die CPU wird eh immer irrelevanter für Spiele und das ganze mit 32GB HBM2 zu kombinieren hätte auch was. Man müsste sich aber ein neues Kühlsystem ausdenken.

Triskaine
2014-07-16, 11:16:09
Eine Folie zu Carrizo (Notebooks und AIOs) von VR-Zone:

http://twimages.vr-zone.net/2014/07/amdcarrizo.jpg

Bestätigt im wesentlichen bekannte Informationen (integrierte FCH usw.)

john carmack
2014-07-16, 11:46:25
Excavator - 30% mehr Leistung?

Warum gibt es die nicht für den Desktop? Damit könnte man doch locker mit den Intels konkurieren! ;)

Locuza
2014-07-16, 11:52:29
30% bei 15W.
Die Skalierung wird wie bei Steamroller wohl immer schlechter, je höher man geht.
Halbierter L2-Cache hört sich auch nicht so super an.
Bisschen wundern tue ich mich über das fehlen von H.265 und 4K, hat man hier nur bei den APUs gespart oder wird der gleiche Block auch bei der nächsten GPU-Generation mit 1080p und H.264 leben müssen?

HOT
2014-07-16, 12:26:54
Stellt sich die Frage ob 1 MB pro Modul oder ist bei XV 2 MB für beide Module angesagt.

fondness
2014-07-16, 12:37:18
Stellt sich die Frage ob 1 MB pro Modul oder ist bei XV 2 MB für beide Module angesagt.

Das Blockdiagramm rechts ist eindeutig. Also ganz klar Richtung bessere Perf/Watt speziell bei geringer Leistungsaufnahme getrimmt. Absolute Leistung wird wenn überhaupt nur wenig zunehmen, integrierter Chipsatz der ausreichend ist für Notebooks, auch das mit den nur noch 8 PCIe 3.0 Lanes für eine dGPU wurde bestätigt. Dazu weiterhin 512SPs für die iGPU und der integrierte CLKGEN.

HOT
2014-07-16, 14:24:57
War grad auf nem 4/3 Monitor beschäftigt, ist mir total entgangen, dass rechts noch was war. :freak:

Nakai
2014-07-16, 15:03:45
Keine Ahnung, wie groß die integrierte Southbridge wird, aber Carrizo wird kaum größer als Kaveri, eher kleiner(nicht wenig imo).
Von 4MB auf 2MB L2-Cache klingt komisch. Was immer die getan haben, es ist seltsam. Man will wohl die Performance/Watt im unteren Bereich hochhalten.

"Full HSA: Hi Perf Bus for Gfx & DRAM"

???

disap.ed
2014-07-16, 15:14:55
Wenn der L2 dafür um einiges schneller wird sollte es uns nur Recht sein, der relativ langsame Cache war/ist ja wohl eine der größten Schwächen der Bulldozer-Architektur.

Unicous
2014-07-16, 16:04:40
Keine Ahnung, wie groß die integrierte Southbridge wird, aber Carrizo wird kaum größer als Kaveri, eher kleiner(nicht wenig imo).
Von 4MB auf 2MB L2-Cache klingt komisch. Was immer die getan haben, es ist seltsam. Man will wohl die Performance/Watt im unteren Bereich hochhalten.

"Full HSA: Hi Perf Bus for Gfx & DRAM"

???

Ich würde mal schätzen es geht um hUMA und nochmals verbesserte cache/memory coherence um dadurch besseres hybrid Crossfire zu ermöglichen (und natürlich HSA-Gedöns).

Die Änderungen finde ich schon sehr erstaunlich. L2 Cache halbiert? Hoffen wir mal dass er dafür auch doppelt so schnell ist.:rolleyes:

Andererseits ist das natürlich die Mobile Platform. Vllt. versucht man hier krampfhaft auf die 15 Watt die Haswell? vorgegeben hat zu kommen und Desktop hat dann den vollen L2 Cache?


Nach Stacked RAM hört sich das jedenfalls nicht an. Es gibt ja nicht mal einen winzigen Hinweis darauf.

mboeller
2014-07-16, 16:18:44
was kann man sich unter "Delta Color Compression" vorstellen? Die Speichereffizienz soll ja auch steigen

Unicous
2014-07-16, 16:32:09
Wenn ich das richtig im Kopf habe funktioniert es so: Du hast ein Bild. Das wird abgespeichert. Bei einer Veränderung werden nur diese berechnet und entsprechend das Originalbild verändert. Das Bild muss also nicht vollkommen neu berechnet werden.

Nicht schlagen wenn ich falsch liege und es doch etwas ganze Anderes ist.:tongue:

Gipsel
2014-07-16, 16:36:53
was kann man sich unter "Delta Color Compression" vorstellen? Die Speichereffizienz soll ja auch steigen
Eine (verlustfreie) Framebuffer-Kompression, die immer aktiv ist, nicht nur bei MSAA-Rendertargets. Kann die benötigte Speicherbandbreite senken, ist aber vom Bildinhalt abhängig.
Sollte aber bei den vielen Sachen, die nicht gerade ein Schachbrett mit 1 Pixel großen Feldern darstellt zumindest einigermaßen funktionieren. Funktionieren tut es, indem man nicht jeden Pixelwert einzeln speichert, sondern die Differenzen zu benachbarten Pixeln (http://en.wikipedia.org/wiki/Delta_encoding) (die typischerweise kleiner sind, wodurch man dafür bei passendem Bildinhalt weniger Bits benötigt [außer eben bei Schachbrettern]). Höchstwahrscheinlich arbeitet das ähnlich wie die meisten (verlustbehafteten) Texturkompressionen auf Blockbasis und nicht für den kompletten Framebuffer auf einmal.

Edit:
Nach kurzem Googlen scheint es dazu Patente wie Sand am Meer zu geben. Und Einige (intel) scheinen zu untersuchen, ob etwas in der Art auch für CPU-Caches funktionieren würde (http://www.cs.cmu.edu/~gpekhime/Papers/pact12_pekhimenko.pdf) (enthält auch eine Beschreibung wie es funktioniert). Bei einer Framebufferkompression nimmt man dann eben nicht die Werte einer Cacheline, sondern die in einem Screentile (welcher genau genommen auch in einer Cacheline der ROP-Caches liegt, die De-/Kompression wird dann beim Lesen bzw. Schreiben der Tiles ausdem/in den Speicher durchgeführt, wie das heute schon bei der MSAA-Kompression funktioniert).

Unicous
2014-07-16, 17:15:59
Lol.

Fottemberg alias Gian Maria Forni von bit'n'chips hat übrigens das hier vor ein paar Tagen gepostet. Da ging es noch um das stacked RAM Gerücht:


The source is a taiwanese mainboard engineer. Not an AMD guy, but a related source.

However, the Carrizo's Die will be smaller thanks to a smaller L2 cache and a streamlined GPU, according to my source.
http://semiaccurate.com/forums/showpost.php?p=216891&postcount=206
;D

Und über die aktuelle Folie sagt er

As I said, AMD is stud[i]yng the use of HBM for high end APUs (45W-65W). This slide is about low end APUs.
http://semiaccurate.com/forums/showpost.php?p=217235&postcount=309

Like GDDR5 IMC, it's only a matter of cost. They killed the Kaveri's IMC GDDR5 due the high cost of GDRR5. If Stacked DRAM will be cheap, they will use it. Also, they already have the knowledge to use it very well (compiler, cache algorithms, etc). The only actual problem is the cost. I hope Hynix will do a good job.
http://semiaccurate.com/forums/showpost.php?p=217237&postcount=311

Ich gehe davon aus, dass AMD maximal rumexperimentiert, das man erst mit der neuen Architektur, also frühesten 2016 Stacked RAM in Aktion auf einer APU sehen wird. Vllt. wird es ja bei der neuen GPU-Generation im nächsten Jahr etwas?

HOT
2014-07-16, 18:27:29
Heißt also nix anderes, als dass das erst die erste embedded-günstig-Variante von Carrizo ist, die zeitnah kommen soll.
Wie gesagt benötigt eine HBM-Variante eh Änderungen am Die, was dann sicherlich erst so Mitte 2015 zu erwarten wäre.

Unicous
2014-07-16, 18:39:22
Ich denke da kommt wirklich nichts. Es ist schlicht (noch) zu teuer. Die Produktion ist anscheinend gerade erst angelaufen, in einem halben, geschweige denn ganzen Jahr werden die Preise nicht signifikant gefallen sein.

In der SK hynix Produktliste steht KGDS. Das heißt nichts Anderes als "known good die stack", also "ein Stapel guter Würfel".:freak:

Die müssen ja beim stacken darauf achten, dass die einzelnen dies funktionieren und da wird es richtig viel Ausschuss geben. Und das lässt sich SK Hynix sicherlich gut bezahlen. Daher kommt das anfangs eher bei Servern, vllt. auch HPC und maximal noch bei GPUs zum Einsatz, wobei da noch die Frage besteht ob HBM momentan Leistungsvorteil gegenüber GDDR5 hat. Meiner Meinung nach nicht.

Btw. bei HBM Gen1 gibt es nur Chips mit max. 2 Gb Kapazität.

mrck
2014-07-16, 18:49:37
...

HOT
2014-07-16, 18:52:26
Erst mal steht nach dem Launch von Carrizo die 20nm A57/Puma+ mit der gemeinsamen Plattform an. Stellt sich die Frage was danach kommt, oder ob es das dann tatsächlich schon war in 2015 :D.
Dürfte alles an 14nm (was auch immer) hängen.

Ist halt eine Kostenfrage. Wegen der schwachen CPU kann AMD nicht ins höherpreisige Gefilde gehen. Bzw. sie könnten es schon, nur sinnvoll muss es sein. Bei Carrizo rechne ich nicht damit.
Das kommt immer darauf an, was man braucht. Wenn man bei 15W signifikant stärker wird wird die CPU langsam schon interessant in den Mobile-Märkten, eben weil sie dann relativ stark ist. Das interessanteste daran ist aber, dass man nur noch Speicher braucht. Mit HBM und integrierte VRM bräuchte man nicht mal das. Das steht ja auch noch auf der Agenda bei AMD. Das ist dann ein Chip mit I/O-Platine, das wars.
Man darf das nicht missverstehen. 15W-25W-Markt ist z.Z. Beema. Der wird offensichtlich hochpreisig ergänzt duch Carrizo. Für 5W gibts in Zukunft dann 20nm.
Es ist zudem sinnvoll für AMD sein Glück im Embedded zu suchen, weil bei größeren Leistungsklassen können sie ja z.Z. nicht mitspielen. Das geht erst mit 14nm FF wieder. Das kommt, aber das dauert.

Undertaker
2014-07-16, 20:17:34
Ist halt eine Kostenfrage. Wegen der schwachen CPU kann AMD nicht ins höherpreisige Gefilde gehen.

30% sind interessanterweise auch fast genau der Sprung von 19 Watt (aktuell) auf dann 15 Watt. Man könnte also stark davon ausgehen, dass Effizienzverbesserungen nicht unbedingt in Leistungssteigerungen umgemünzt werden, sondern man eher versucht, in die TDP-Bereiche der Konkurrenz vorzustoßen.

Nakai
2014-07-17, 00:20:17
Das Ding sieht mir immer eher nach Kabini/Beema aus.
Mich würde es nicht wundern, wenn Carrizo unter 200mm2 liegt.

Was für ein Interface wird für HBM benutzt? Ist es Standard DDR3/4-konform oder muss das SI umkonfiguriert werden?

HBM wird so schnell nicht kommen. Es klingt zwar wirklich danach, dass AMD bei HBM/HMCs schon sehr weit ist, aber AMD keinerlei Nötigkeit/Möglichkeit sieht, sowas geschickt auf dem Markt zu platzieren.

HOT
2014-07-17, 09:48:36
HBM ist mit 1024Bit angebunden.

fondness
2014-07-17, 10:09:06
30% sind interessanterweise auch fast genau der Sprung von 19 Watt (aktuell) auf dann 15 Watt. Man könnte also stark davon ausgehen, dass Effizienzverbesserungen nicht unbedingt in Leistungssteigerungen umgemünzt werden, sondern man eher versucht, in die TDP-Bereiche der Konkurrenz vorzustoßen.

Von 19W auf 15W sind es 20%. Auf der Folie wird bis zu 12W angegeben, das gilt dann für den gesamten Chip inkl integrierten Chipsatz, das wäre also schon eine erhebliche Effizienzsteigerung im Vergleich zu Kaveri und das noch immer in 28nm.

Unicous
2014-07-17, 10:24:09
Von 19W auf 15W sind es 20%. Auf der Folie wird bis zu 12W angegeben, das gilt dann für den gesamten Chip inkl integrierten Chipsatz, das wäre also schon eine erhebliche Taktreduzierung im Vergleich zu Kaveri und das noch immer in 28nm.

Fixed that for you.:wink:

fondness
2014-07-17, 10:27:47
Die Folie spricht von 30% Perf increse bei 15W. ;)

Undertaker
2014-07-17, 10:31:31
Von 19W auf 15W sind es 20%. Auf der Folie wird bis zu 12W angegeben, das gilt dann für den gesamten Chip inkl integrierten Chipsatz, das wäre also schon eine erhebliche Effizienzsteigerung im Vergleich zu Kaveri und das noch immer in 28nm.

19 Watt sind 26,7 Prozent mehr als 15 Watt, es Bedarf also einer 27-prozentigen Effizenzsteigerung für gleiche Performance zu den aktuellen 19-Watt-Modellen (den Chipsatz einmal außen vor). Und nein, andersherum zu rechnen ist Unfug. ;)

Unicous
2014-07-17, 10:38:38
Die Folie spricht von 30% Perf increse bei 15W. ;)

Und wie wir AMD kennen wird diese Leistungssteigerung natürlich durch die vielen neuen unterstützten Befehlssätze realisiert.:tongue:

Bis jetzt sehe ich als einzig positive Nachricht die integrierte Soutbridge/FCH und vllt. noch die aktualisierte GCN-Architektur. Ansonsten sieht es leider etwas meh aus. Aber immerhin ist es keine Richland-Verarsche. Ich frage mich daher ob das Alles ist, oder ob die "Desktop-Version noch ein paar Neuerungen auf Lager hat. Wie z.B. wenigstens eine fällige Steigerung auf DDR-2400. Auch wenn es effektiv keinen großen Unterschied machen wird. Connected Standby ist vllt. noch eine Randnotiz wert.

Interessant ist lediglich noch, warum der Audio Co-Prozessor geupdated wurde (also sicherlich ist der Tensilica DSP gemeint).

HOT
2014-07-17, 10:41:05
Das ist wie bei Beema. Da ist natürlich der Mehrtakt/Turbo drin, der möglich ist durch Optimierung. Also Takt+IPC quasi. Wie belastbar diese Zahlen sind, wird sich dann zeigen. Vorerst wissen wir nur zwei Dinge, die wir eh schon wussten:
1.) Carrizo wird mehr LP-Optimierung haben, also besser mit beschränkter TDP zurechtkommen
2.) XV ist schneller als SR
(3. Ohne neue Architektur braucht man keine neuen CPUs anfangen sondern muss sich eben mit Embedded und Desktop-Brotkrumen zufriedengeben)
Darüber zu Diskutieren, ob das 30% sind und unter welchen Bedingungen ist total müssig, wenn selbst die 30% angezweifelt werden können ;). Wir werden sehen, wie das ausgeht.
Ich würd mir nur einen OEMs-Liebling wünschen (nach nem echt runden Produkt sieht es ja aus), damit wir wieder leistungsfähige CPUs (APUs) zu sehen kriegen.
Ansonsten wird eine jahrelange Stagnation der CPU-Leistung im Desktop-Markt die Folge sein. Eigentlich sind wir da ja schon drin - 3 Fertigungsprozesse, 3 1/2 Architekturen, keine deutliche Besserung.

fondness
2014-07-17, 10:41:50
Naja das der Chip hauptsächlich weiter auf Effizienz getrimmt wird konnte man schon länger erahnen, die max TDP am Desktop soll auch von 95W auf 65W sinken. Leistungssprünge darf man sicher nicht erwarten keine Frage. Auch die aktualisierte GCN-Architektur wird neben minimalen Anpassungen für DX12 (wenn überhaupt) wohl hauptsächlich mehr Effizienz bringen und so natürlich auch seinen Teil zur gesenkten Leistungsaufnahme beitragen.

Undertaker
2014-07-17, 10:52:05
Auch die aktualisierte GCN-Architektur wird neben minimalen Anpassungen für DX12 (wenn überhaupt) wohl hauptsächlich mehr Effizienz bringen und so natürlich auch seinen Teil zur gesenkten Leistungsaufnahme beitragen.

Muss sie auch. Wenn der Chip insgesamt rund 30 Prozent effizienter werden soll (TDP 15 Watt), müssen Prozessorteil, Uncore und GPU jeweils alle 30 Prozent zulegen. Durch die Chipsatz-Integration sogar noch etwas mehr, wenn die Leistung nicht absinken soll.

HOT
2014-07-17, 10:54:02
Dann kommt noch I/O-Logik des FCH hinzu.

HOT
2014-07-17, 10:56:09
Nicht richtig gelesen, sry.

Unicous
2014-07-17, 11:04:48
Allein schon die Reduktion von 16 auf 8 PCIe 3 Lanes (für dGPU) sowie von 8 PCIe 2 auf 4 PCIe 3 Lanes (für I/O, GPP) bringt schon eine Effizienzsteigerung.
Die PHYs werden dadurch ja auch kleiner bzw. man kann 1 oder 2 (oder auch 3:wink:) Schnittstellen einsparen. Und dadurch gewinnt man natürlich auch Platz auf dem Die. bzw. auch er wird kleiner.

fondness
2014-07-17, 11:09:35
Wobei nur die 16 PCIe 3 Lanes für die dGPU bisher integriert waren, für alles andere gab es eine separaten Chipsatz.

Undertaker
2014-07-17, 11:15:38
Allein schon die Reduktion von 16 auf 8 PCIe 3 Lanes (für dGPU) sowie von 8 PCIe 2 auf 4 PCIe 3 Lanes (für I/O, GPP) bringt schon eine Effizienzsteigerung.

Schon die Kaveri-ULVs sind auf 8x PCIe 2.0 beschnitten.

Unicous
2014-07-17, 11:17:51
Du vergisst das UMI und die separaten Display Lanes? Oder erzähle ich gerade Quark?


@Undertaker

Ja, aber wir sprechen hier nicht von den ULVs sondern erst einmal von Carrizo allgemein. Oder wird es mehrere Dies geben? I don't think so.

http://img27.imageshack.us/img27/3698/hb5c.png

fondness
2014-07-17, 11:21:51
LOL too late.

Undertaker
2014-07-17, 11:23:28
Ja, aber wir sprechen hier nicht von den ULVs sondern erst einmal von Carrizo allgemein. Oder wird es mehrere Dies geben? I don't think so.

Ich dachte, du hattest dich jetzt auf die ULV-Modelle bezogen. :)

Unicous
2014-07-17, 11:27:39
Ney, ney. Das mit den PCIe Lanes (und PHY) war jetzt schon auf Carrizo generell bezogen. Da der FCH auch in die CPU mit einzieht ist das mit dem UMI ja eigentlich auch egal, das wird ja dann intern geregelt. Somit ist das auch nicht wirklich eine Reduktion wenn ich jetzt nich komplett aus meinem Popo quatsche. Bin nämlich gerade etwas verwirrt wieviel Lanes Kaveri nun hat. Ich dachte es wären 24 (oder 22?) wie bei Trinity?

HOT
2014-07-17, 14:37:16
Allein schon die Reduktion von 16 auf 8 PCIe 3 Lanes (für dGPU) sowie von 8 PCIe 2 auf 4 PCIe 3 Lanes (für I/O, GPP) bringt schon eine Effizienzsteigerung.
Die PHYs werden dadurch ja auch kleiner bzw. man kann 1 oder 2 (oder auch 3:wink:) Schnittstellen einsparen. Und dadurch gewinnt man natürlich auch Platz auf dem Die. bzw. auch er wird kleiner.
Hm... ne. Carrizo hat genausoviele Lanes wie Kaveri, auch die gleiche Aufteilung (16PCIe 3.0 und 8 PCIe 2.0). Nur dass man jetzt 2x 4 3.0 Lanes für SATA-Express und M.2 abzweigt. Deshalb bleiben auch nur 8 Lanes für Grafik übrig. Die restlichen Lanes können an andere Geräte verteilt werden (z.B. ASmedia SATA3-Controller) oder für UMI eingesetzt werden für Bolton.

Unicous
2014-07-17, 14:58:47
Das Carrizo-Schaubild und die Gerüchteküche sagen aber etwas anderes.

Ich gehe aber mit dir mit, dass die UMI-Schnittstelle dennoch vorhanden sein muss, für die Desktop-Varianten.

Das macht mich aber nicht schlauer.


Ich habe jetzt noch mal bei Bullshit News geguckt: Sie behaupten 16x 3.0 Lanes und das passt wunderbar. 8 Lanes für den PCIe-Port 4x für alles Mögliche (GPP) und 4x für UMI bzw. brach liegend.

The PCI-Express connectivity got a slight update as well. While Kaveri already had PCIe 3.0 for discrete graphics connectivity, the general purpose lanes were PCIe 2.0. In Carrizo all PCIe lanes are version 3.0, thus providing more bandwidth for addon devices. The PCI Express complex reveals another tradeoff AMD had to make. Unless there is a mistake in the document due to it’s early state, AMD considerably reduced the amount of available PCIe lanes, from 24 total to 16 total. The discrete graphics connectivity only features 8 lanes that can be split into two x4 links. The general purpose core features 4 lanes that can be split into up to four x1 links, two x2 links, a combination of x1 and x2 links or a single x4 link. On the desktop version four additional lanes are available for the UMI interface to the FCH. On the BGA versions these lanes are not available, as the internal FCH is connected to these ports. It is unclear yet, why the graphics connectivity was chopped down and it is an aspect I will try to shed some light on at a later date.
http://www.brightsideofnews.com/2014/03/18/exclusive-amds-carrizo-apu-details-leaked-soc-for-the-mainstream/

HOT
2014-07-17, 15:25:49
Jo und ein paar 2.0 Lanes für Controller + UMI. Dass der UMI hat ist denke ich klar, denn mit DDR3-Support wird der zu 99% auch auf FM2+ released werden. Hierzu passen auch die Meldungen, dass der interne FCH abgeschaltet werden kann. Der hat 100% genausoviele Lanes wie Kaveri, nur die Aufteilung lässt sich anders schalten. Eben aufgrund der Notwendigkeit für schnelle Datenträger-Schnittstellen. Aus dem Blockschaltbild für die Mobilversion kann man das selbstredend nicht ersehen. Aber allein eine potenzielle FM2+-Kompatibilität erforder definitiv genau diese Lanes.

Unicous
2014-07-17, 15:38:35
Nochmal. Laut BSN bzw. dem geleakten BKDG, und die Folie scheint es zu bestätigen, gibt es nur noch PCIe 3.0 Lanes, woher weißt du das mit den PCIe 2.0 Lanes?

Zu UMI: Ich habe es extra fett markiert. Für UMI werden 4 Lanes bereitgestellt, für General Purpose auch. Es hat sich also dahingehend nichts verändert. Das war vorher auch so, mit dem Unterschied dass es jetzt PCIe 3.0 ist, anstatt PCIe 2.0. Dafür hat aber die dGPU Schnittstelle nur noch 8 anstatt 16 Lanes.


Kaveri: 24 PCIe Lanes. Davon 16 PCIe 3.0. (dGPU), 8 PCIe 2.0 (aufgeteilt in 4xUMI und 4xGPP)

Carrizo 16 PCIe Lanes. Davon 8 PCIe 3.0 (dGPU), 8 PCie 3.0 (aufgeteilt in 4xUMI + 4xGPP) (UMI ist deaktiviert bei der SoC-Version, bei der Desktop-Version nicht)

Pirx
2014-07-17, 15:49:47
Na bitte, da hat man etwas fürs "Power-Budget" gewonnen.;)

StefanV
2014-07-17, 16:37:22
Aber allein eine potenzielle FM2+-Kompatibilität erforder definitiv genau diese Lanes.
Nö, tuts nicht, das wird auch mit Carrizo funzen. Nur der 2. GFX Port bei den ganzen SLI/CF Boards nicht.

Und da gibts exakt 6 Boards, die das können (http://geizhals.at/de/?cat=mbfm2p&xf=2387_2#xf_top).
Von 64 (38 mit zwei DIMM Sockeln, nur 26 mit 4)...

HOT
2014-07-17, 20:07:26
Nochmal. Laut BSN bzw. dem geleakten BKDG, und die Folie scheint es zu bestätigen, gibt es nur noch PCIe 3.0 Lanes, woher weißt du das mit den PCIe 2.0 Lanes?

Zu UMI: Ich habe es extra fett markiert. Für UMI werden 4 Lanes bereitgestellt, für General Purpose auch. Es hat sich also dahingehend nichts verändert. Das war vorher auch so, mit dem Unterschied dass es jetzt PCIe 3.0 ist, anstatt PCIe 2.0. Dafür hat aber die dGPU Schnittstelle nur noch 8 anstatt 16 Lanes.


Kaveri: 24 PCIe Lanes. Davon 16 PCIe 3.0. (dGPU), 8 PCIe 2.0 (aufgeteilt in 4xUMI und 4xGPP)

Carrizo 16 PCIe Lanes. Davon 8 PCIe 3.0 (dGPU), 8 PCie 3.0 (aufgeteilt in 4xUMI + 4xGPP) (UMI ist deaktiviert bei der SoC-Version, bei der Desktop-Version nicht)

Nochmal zum mitschreiben: Sollte der Prozessor für FM2+ kommen, hat er 24 Lanes ;). Sonst wäre er nicht mit dem Sockel kompatibel.
Zudem sind 16 Lanes für alles einfach zu wenig. Selbst die Intels haben 20, eben 16 mit 4 als DMI.

Unicous
2014-07-17, 20:15:31
Was interessiert denn den Sockel wieviel Lanes elektrisch rausgeführt werden? *obligatorischessmiley:rolleyes:

fondness
2014-07-17, 20:40:02
Es wäre zumindest eine ziemliche Verschwendung wenn man mehr Lanes hinaus führt und am Mainboard verdrahtet als überhaupt vorhanden sind.

reaperrr
2014-07-17, 20:50:05
Es wäre zumindest eine ziemliche Verschwendung wenn man mehr Lanes hinaus führt und am Mainboard verdrahtet als überhaupt vorhanden sind.
Die Rückwärtskompatibilität mit FM2+ gibt es eh nur, weil sich ein neuer Sockel wahrscheinlich negativ auf den Absatz im Desktop-Bereich auswirken würde. Die in Carrizo integrierte Southbridge wird IMO im Desktop-Bereich nur deshalb nicht verwendet, weil man dafür eben einen neuen Sockel und neue Mainboards bräuchte.

HOT
2014-07-17, 21:51:02
Jo und der PCIe 16x wird auch mit 16x verdrahtet, punkt. UMI wird über PCIe2 angeschlossen. Die werden die piseligen 8 Lanes nicht einsparen, die kann man im Mobilsegment abschalten und fertig.

mboeller
2014-07-18, 07:52:36
Carrizo soll ja mit max. 65W kommen, Kaveri mit max. 95W

Bei max. 30% höherer Effizienz für Carrizo. Heißt das dann das die Carrizo-APUs für den Desktop langsamer werden als die Kaveri? ;)

Pirx
2014-07-18, 08:00:53
Die 65W-Kaveris sind auch nicht wirklich langsamer, als die 95W - man darf wohl nicht so viel auf die TDP gucken, weil man nie weiß, wie weit sie ausgereizt wird.

mboeller
2014-07-18, 10:27:50
Die 65W-Kaveris sind auch nicht wirklich langsamer, als die 95W - man darf wohl nicht so viel auf die TDP gucken, weil man nie weiß, wie weit sie ausgereizt wird.

Darauf wollte ich hinaus. :) Deshalb der Zwinker-Smilie.

Flusher
2014-07-19, 13:19:55
Kaveri: 24 PCIe Lanes. Davon 16 PCIe 3.0. (dGPU), 8 PCIe 2.0 (aufgeteilt in 4xUMI und 4xGPP)

Carrizo 16 PCIe Lanes. Davon 8 PCIe 3.0 (dGPU), 8 PCie 3.0 (aufgeteilt in 4xUMI + 4xGPP) (UMI ist deaktiviert bei der SoC-Version, bei der Desktop-Version nicht)

Kaveri hat 16 PCIe 3.0 Lanes für die dGPU? Was haben die bei AMD geraucht? Das ist ja so sinnvoll wie eine Vier-Rohr-Auspuffanlage an einem Opel Corsa :freak:

Die Beschneidung auf 8 Lanes bei Carrizo ist da nur folgerichtig.

Knuddelbearli
2014-07-19, 13:21:49
Naaj typischer Blödmark Kunde sieht nur 16 ist besser als 8 und gibt sogar Leute die damit CF laufen lassen ^^

Unicous
2014-07-19, 13:47:39
Es würde mich nicht wundern wenn AMD irgendwo, irgendwann mal gesagt hat: Boar, schaut her. Kaveri+ 290X Crossfire. Voll gut. Nur möglich wegen 16X PCIe 3.0 Lanes.:freak:

Aber 100% ist es natürlich nicht. Die Abwesenheit (von PCIe 2.0) auf der Marketing-Folie ist aber mE ein sehr starkes Indiz, besonders wenn man es mit der "Kaveri 2.0" Folie vergleicht.

Interessant auch, dass die Folie so früh geleakt ist ( die Kaveri 2.0 Folie wurde Ende Nov 2013 geleakt). Könnte mE darauf hinweisen, dass Mobile zur Abwechslung mal wieder etwas früher startet. CES 2015 wäre ideal.:)


AMD hatte im letzten Jahr zusammen mit Intel, IBM Nvidia (und Whamcloud, gehört jetzt Intel, ist ein Dateisystem Spezialist) vom Department of Energy einen Auftrag für Exascale-Systeme erhalten und dazu gibt es auch eine .pdf die Stacked RAM bzw. HBM als einer der Schlüsseltechnologien benennt. Ich denke da werden dann die potenziellen HBM stacks von SK hynix gebraucht.

https://asc.llnl.gov/fastforward/AMD-FF.pdf

https://asc.llnl.gov/fastforward/

Hier gibt es noch die anderen Präsentationen.

https://asc.llnl.gov/fastforward/vendor-news.php

(.pdf Link habe ich bei B3D gefunden)



https://asc.llnl.gov/fastforward/AMD-FF.pdf

Unicous
2014-07-22, 17:25:39
Der Hammer. Computerbase klaut mal wieder von hier? oder B3D und dann gibt es diesen schönen Satz.

Das Dokument (PDF) stammt bereits aus dem Februar 2014, ist jedoch erst jetzt in den Fokus der Medien geraten.

"In den Fokus der Medien". Ich muss echt lachen, aber das ist schon gut frech.

Thunder99
2014-07-22, 19:09:51
Eher von hier unter keiner Angabe der Quelle :(

Immerhin scheint es für den Mobile Markt interessant zu werden das bessere Produkte auf den Markt erscheinen und mehr Auswahl besteht als nur die Intel dominierten Produkte

Unicous
2014-07-22, 19:32:52
Mir könnte es ja nicht egaler sein ob sie 3DC bzw. meinen Post zitieren. Aber die freche Aussage es würde in den Fokus der Medien gelangt sein, obwohl es nicht stimmt ist schon eine fette Lüge.

Aber noch lustiger wäre, wenn sie von WTF-Tech abgeschrieben haben, die heute auch einen Artikel ohne Quellenangabe geschrieben haben selber auch hier keine Quelle angegeben haben. Das wäre krass META.;D
Sich immer über solche Schmierfinken aufregen, wenn sie was vorher leaken, aber schamlos abschreiben, wenn es ihnen nützt und nicht zitieren.

HBM ist überall interessant. Bloß die Machbarkeit hängt wie so oft an den Finanzen. Und bei HPC denkt man in ganz anderen Proportionen. Da will man möglichst auch Geld sparen, aber gleichzeitig sieht man natürlich auch das größere Ganze und die Anlagen werden über mehrere Jahre genutzt und da amortisiert sich die Mehrinvestition wenn man dadurch Platz und Strom spart.

Ich gehe davon aus, dass HBM noch eine Weile außen vor bleibt, und selbst 2016 halte ich eher unrealistisch. Aber ich lasse mich gerne überraschen. Vllt. ja auch von Intel oder gar Nvidia?

mrck
2014-07-23, 02:24:47
...

Ravenhearth
2014-07-23, 02:59:07
Deutsche Medien geben ungern deutsche Quellen an, weil sie Angst haben, Leser an diese Seiten zu verlieren.

fondness
2014-07-23, 10:47:48
FUD erwähnt es wenigstens richtig: ;)
http://www.fudzilla.com/home/item/35312-amd-sheds-light-on-stacked-dram-apus?utm_source=twitterfeed&utm_medium=twitter

Unicous
2014-07-23, 14:39:15
Nö. Es wurde nichts geleakt und ich habe es auch nur von B3D geklaut. Die pdfs sind frei verfügbar. Was interessiert das DOE ob da confidential steht.:biggrin:
Sie haben dafür Geld bezahlt und dann können sie es auch der Öffentlichkeit zur Verfügung stellen.:tongue:

Ich glaube ich mach jetzt auch langsam mal einen Blog auf und lasse automatisiert die Threads von bekannten IT-Foren durchcrawlen und schreibe aus dem Zeugs das ausgespuckt wird wertvolle journalistische Pulitzer-Preis verdächtige Essays.:rolleyes:

fondness
2014-07-25, 14:10:42
Angeblich ist Carrizo mobile-only und hat keinen DDR4-Support:
http://www.bitsandchips.it/hardware/9-hardware/4643-socket-fm2-fino-al-2016-niente-ddr4-per-le-apu-desktop

Raff
2014-07-25, 16:00:31
Hm, gerade im Mobilbereich wäre DDR4 sinnvoll – natürlich aus Sicht der Energieeffizienz, nicht beim Preis.

MfG,
Raff

Unicous
2014-07-25, 18:06:31
Hm, gerade im Mobilbereich wäre DDR4 sinnvoll – natürlich aus Sicht der Energieeffizienz, nicht beim Preis.

MfG,
Raff

LOL.:freak:

Sag das mal Intel. Die haben doch anscheinend auch (noch) nicht DDR4L implementiert. Mag auch daran liegen, dass die Spec noch nicht mal final ist (iirc).

Laut Hiroshige Goto könnte es gar erst 2016 soweit sein, von daher: pfff.

mrck
2014-07-25, 19:26:56
...

Nakai
2014-07-29, 12:09:32
Wurde dieser Bullshot schon gepostet?

...gelöscht...

Nein? Wundert mich nicht...:freak:

€: Ich frage mich ernsthaft, warum die immer solche Artikel posten. Solche Fakes sind doch lächerlich und solche Artikel sind nur für Klicks da. Naja man merkt, dass das Sommerloch bald wieder vorbei ist.

Unicous
2014-07-29, 16:25:24
Dude. Warum verlinkst du es denn dann?

Ist ja nicht so als bekäme WTF-Tech nicht schon genug Zulauf von hier. Der Photoshopjob wurde übrigens mit Absicht gemacht um genau solche Click Baiter zu verarschen. Guru3D hat sofort angebissen und WTF-Tech hat es versucht so schnell wie möglich aufzubereiten.:freak:

Nakai
2014-07-29, 18:44:10
Dude. Warum verlinkst du es denn dann?

Ist ja nicht so als bekäme WTF-Tech nicht schon genug Zulauf von hier. Der Photoshopjob wurde übrigens mit Absicht gemacht um genau solche Click Baiter zu verarschen. Guru3D hat sofort angebissen und WTF-Tech hat es versucht so schnell wie möglich aufzubereiten.:freak:

Mom, und schon ist es weg.

Da haben viel mehr angebissen...

Carrizo wird ein <200mm² Chip und eben nur ein 2 Moduler. Ansonsten alles gleich wie Kaveri, außer bereits erwähnte/spekulierten Verbessserungen bei der CPU und GPU. Richland-Reloaded.

robbitop
2014-07-29, 20:08:53
Wieso Richland reloaded? Die CPU ist doch bereits Excavator. Bei Richland und Trinity war es bei beiden Piledriver. Zwischen Kaveri und Carrizo ist immerhin ein µ-Arch Refresh der CPU. Wenn nicht sogar auch der GPU.

OBrian
2014-07-29, 22:00:14
Richland war ja praktisch nur ein neues Stepping von Trinity, am Layout haben sie nichts geändert. Bei Carrizo werden sie zwangsläufig einiges umkrempeln müssen, wenn sie SR mit XV ersetzen wollen, und bei der Gelegenheit wird sicher noch das ein oder andere an Tweaks einfließen, was sich inzwischen auf den Schreibtischen der Designer angesammelt hat.

Bei der GPU gibt es wohl keinen nennenswerten Fortschritt, aber bei der CPU könnte es durchaus ein vergleichbarer Schritt wie Richland->Kaveri sein. Hoffen wir mal nur, daß dabei auch in der Spitze mehr Leistung rausspringt, und nicht wie bei Kaveri die IPC-Steigerung durch geringeren Takt weggefressen wird.

Unicous
2014-07-29, 22:23:33
Verstehe auch nicht warum mit Richland verglichen wird. Es gibt grundlegende Änderungen, die sich in Leistungsveränderungen ausdrücken werden. Ob es über die ganze Bandbreite Leistungssteigerungen sind, wird sich noch zeigen müssen.;)

Richland war wenn überhaupt (ich bin mir da immer noch nicht sicher) eine neue Maske und etwas höheren Takten. Das wars.

Unicous
2014-08-25, 16:24:09
Der (nicht kastrierte?) GPU Part von Carrizo könnte Wani heißen, laut Thevenin von S|A.

Nach Devastator und Scrapper (Transformers?) und Spectre und Spooky (?) also Wani. Da es ja um weitestgehend um Fantasiegestalten geht, könnte es also ein Drache/Sea Monster aus der japanischen Mythologie handeln.

Bringt uns zwar nicht weiter, aber man kann ja das Auge offen halten für diesen Codenamen.:wink:

Duplex
2014-08-25, 19:27:01
Die APU wird genau wie Kaveri ein Reinfall, von AMD kommt nichts mehr interessantes.
AMD kann sich nur noch von den Konsolen Chips halten.

Unicous
2014-08-25, 19:30:50
Und was Besseres fällt dir nicht mehr ein?

Ich wühle mich mal wenn mir langweilig ist, durch deine Post Historie und schaue, wie oft du die immer gleiche Aussage hier und in anderen Threads triffst. Ich behaupte mal, die Trefferrate wird enorm sein.

Unicous
2014-11-03, 15:25:43
Zusätzlich zu den Sisoft Einträgen
http://www.forum-3dcenter.org/vbulletin/showpost.php?p=10408685&postcount=1468

hatte ich vor ein paar Tagen noch genauso wenig aussagefähige Benches bei

https://gfxbench.com/device.jsp?benchmark=gfx30&os=Windows&api=gl&D=AMD%20CARRIZO%209874

gefunden.

CyLord
2014-11-03, 18:18:00
Ich hatte es bereits bei Hardwareluxx & Planet3DNow geschrieben:

Die wahre Quelle hat auch beschrieben in Englisch, dass der Prozessor wohl die 2,6 GHz, wenn überhaupt nur kurzzeitig jeweils erreicht hatte. Ich habe bei Planet3DNow bereits einen Vergleich mit einem Lenovo z50-75 und A8-7100 (angeblich bis 3 GHz) gegeben. Es gelang mir leider nicht, während des Tests, die Taktraten mit CPU-Z auszulesen.

edit:

also mal mein Lenovo Ideapad z50-75 zum Vergleich:

A8-7100
1x 4 GiB DDR3-1600 (single rank) --> Singlechannel
zusätzlich: Radeon R7 M230 --> R6 M255DX
Win 7 Ultimate x64

Prozessor-Arithmetik: 25,12 GIPS (nach Anzeige mit 3 GHz) --> IMC 1/1,2 GHz, 2x2 MB L2 Cache
Prozessor Power Management Effizienz (ALU): 29,12 GIPS (1,6/3GHz)
Speicher/Cache Latenzen: 220,4 ns
Videospeicherbandbreite: 5,013 GB/s
Rechenleistung GP (CPU, GPU, APU): 95,55 MPixel/s (256 Shader, 514 MHz--> integrierter Radeon R5)
Speichertransaktion Datenbanken: 2,17 MTPS

als Update:

Ich habe lange getestet. Ich konnte nur in den Energieoptionen auf Höchstleistung stellen. Da lief die CPU im Leerlauf auf allen Kernen bei 2520 MHz, aber unter Last nur mit 1,82 GHz auf allen Kernen. Mit dem AMD Overdrive konnte ich Turbocore abschalten. Eine Taktung will es einfach dann nicht mehr zulassen & lässt es eigentlich auch so nicht zu, wenn man mehr möchte. Das ist nun mal ein Notebook & das wird konsequent verhindert. Auf jeden Fall lief sie dann wenigstens konstant auf 1,82 GHz. Bei Lastszenarien auf allen Kernen geht die CPU nämlich gerne mal auf 1,6 GHz bei Turbo zurück - das konnte ich somit verhindern. Beim Arithmetik-Benchmark komme ich somit auf 26,69 GOPS. Sandra ist schlecht geeignet. Es verhindert ja schon Protokollierungen & zeigt haufenweise falsche Taktangaben. Sandra zeigt immer noch 3 GHz, was bei Belastung aller Kerne schon bei Turbo utopisch ist. Denn dann wird der Takt auf bis max. 1,6 GHz reduziert. Das dürfte die leicht höheren Werte erklären, weil dann alle Kerne endlich bei 1,82 GHz unter Last gelaufen sind.

ergo: Unicous hat es im anderen Thread bereits richtig beschrieben, wo die Probleme bei Sandra liegen.

Unicous
2014-11-03, 21:51:15
http://www.computerbase.de/2014-11/amds-carrizo-apu-zeigt-sich-in-benchmarks/

Quelle: Diverse

So ein Rotzverein. Ich will mich nicht mit irgendwelchen unbedeutenden scoops profilieren, das könnte mir nicht egaler sein, aber was Computerbase ohne Ablass macht ist einfach nur eine Frechheit.

Sich über WTF-Tech und Konsorten echauffieren, wenn sie die NDAs brechen oder Benchmarks aus den Pressemappen veröffentlichen aber selbst nicht auf die Idee kommen die Quellen zu nennen.

Das kenne ich übrigens nur von deutschen "seriösen" Seiten. Seriöse Ami-Seiten geben sogar noch die Seite an über die sie auf die Primärquelle gestoßen sind.

Knuddelbearli
2014-11-03, 22:30:13
War bei CB doch schon immer so deutsche Quellen werden immer!!! totgeschwiegen und andere manchmal

hasebaer
2014-11-03, 22:37:01
Quellen stehen im Fließtext.

Unicous
2014-11-03, 22:45:48
Das sind die "Primärquellen".

Der Autor hat das natürlich völlig unabhängig von dem schon mehrere Tage im Netz kursierenden Sisoft Eintrag und meinem Post recherchiert (weiß nicht ob jemand anderes den Eintrag bereits gefunden hat? könnte ja auch in einem anderen Forum gefunden worden sein)... wie so oft bei CB.

Diese Doppelmoral: "Mimimi die klauen uns mit ihren Vorveröffentlichungen die Klicks, aber es interessiert mich nicht wer für mich gerade den Artikel "recherchiert" hat, Hauptsache mein Job ist gesichert" kotzt mich einfach an.

Bald gibt es dann wieder eine Vorveröffentlichung von Videocardz oder WTF-Tech und dann wird wieder rumgeheult... wie eh und je. Hauptsache keine gut recherchierten Artikel dem Rotz entgegensetzen. Motzen und abschreiben ist eben doch bequemer.

Nakai
2014-11-03, 22:47:05
Lassen wir mal Gaysoft Sandra außen vor.

Ich glaube, dass Carrizo nur sehr geringe IPC-Veränderungen hat. Da wird man am Turbo geschraubt haben, ebenso könnte die andere Cache-Struktur schon Vorteile bieten...aber auch Nachteile. So einfach ändert man die Cachegröße nicht, außerdem sieht es danach aus, dass der Cache schneller sein könnte.

Wenn man Carrizo in den Bereich schmeißt, in denen sonst Kabini/Beema wildern, sieht es auch nach Reduzierung der Größe aus. Kleinerer Cache, sparsamere GPU, kleinere GPU, kleinere CPU(HD-Libs ergo ~30% weniger Strom/Größe; wurde ja mal was angekündigt für SR). Hinzu kommt wohl eine klarere Ausrichtung hin zu Mobile und weniger Verbrauch. 65W maximal für Carrizo. Mit DeltaColorCompression und Taktboost(hoffentlich besser als Kaveri), sollte man schon bei +30% rauskommen. Kaveri hat unter Spielen knapp 20% Performancezugewinn gehabt, trotz 33% mehr Rechenknechten und moderner GCN-Grafik. Ahja Carrizo sollte daher unter 200mm² kommen, wenn man in schon im unteren Bereich "verramschen" will.

hasebaer
2014-11-03, 22:50:34
Das sind die "Primärquellen".

Der Autor hat das natürlich völlig unabhängig von dem schon mehrere Tage im Netz kursierenden Sisoft Eintrag und meinem Post recherchiert (weiß nicht ob jemand anderes den Eintrag bereits gefunden hat? könnte ja auch in einem anderen Forum gefunden worden sein)... wie so oft bei CB.

Also du hast etwas öffentlich zugängliches im Netz gefunden, es gepostet und erwartest das Computerbase dir deine 5min Ruhm dafür schuldet. .. na gut, ok. :sneak:

Ich würde das ja nicht auf eine Stufe mit "China Leak HandOns" stellen, denn CBs Reviews sind dagegen tatächlich mit Arbeit verbunden.

Unicous
2014-11-03, 23:00:51
(So gut wie) jede amerikanische Seite macht das.

http://www.theverge.com/2014/11/3/7150511/aclu-sues-to-let-you-post-photos-of-ballot-when-voting


Via Mic
Source Boston.com

Einige deutsche Seiten machen es auch. Warum nicht auch CB. Es geht einfach um Respekt. Respekt den man bei anderen Seiten vermisst, aber selbst nicht erübrigen kann. Ich kann mir davon nichts kaufen, es könnte mir auch eigentlich nicht egaler sein, es ist einfach nur pervers wie heuchlerisch die deutschen IT-Seiten sind. (edit: Man sieht die eigene Existenz von den "anderen schlimmen Seiten" gefährdet, ist aber selbst nicht in der Lage Sekundärquellen ordentlich abzubilden.)

Ich habe es nicht nur "gefunden" ich habe danach aktiv gesucht. Der Herr McHardy (realer Name?:freak:) hat das meines Erachtens nicht und schmückt sich mit fremden Recherchefedern. Der Sisoft Sandra Beitrag wurde ja auch schon vor mehreren Tagen in diversen Foren und Websiten verbreitet. Dazu gibt es aber, wie immer keinerlei Angaben.

Das ist der journalistische Ethos der gerade in der IT-Branche fehlt. Denn Journalist kann sich jeder nennen, die Berufsbezeichnung ist nicht geschützt (wie zum Beispiel "Arzt").
Ergo, ich bin auch Journalist, weil ich vor Jahren eine Schülerzeitschrift verantwortet habe.:freak:


Aaah. Also es ist wahrscheinlich noch lustiger. CB hat es u.U. nicht von hier geklaut (ich hatte es schon vor ein paar Tagen gefunden, aber nicht posten können) sondern vllt. von hier

http://www.fudzilla.com/home/item/36199-amd-carrizo-tips-up-in-bench-databases

Fudzilla haben es wiederum von hier (und oh Wunder die "via" Quelle angegeben)

http://nl.hardware.info/nieuws/41800/eerste-benchmarks-amd-carrizo-apus-voor-notebooks-duiken-op

Also von einer anderen IT-Seite geklaut und keinen Credit gegeben... wie immer. ( e: Primärsekundärquelle für Sisoft Sandra Eintrag ist natürlich dieser S|A Thread (http://semiaccurate.com/forums/showthread.php?p=224214#post224214))

Unicous
2014-11-05, 15:47:23
3 Carrizo Dies?


It seems that there will be three different die versions of Carrizo.
If the difference between the versions is physical or simply software configuration is currently not known.

Presumably the full die will be only available as mobile version (= FP4) due the restrictions of the current desktop platform (external FCH & memory).

- Carrizo
- Carrizo Lite
- Carrizo E

I would expect to see at least some of them to be released in Jan. - Feb. 2015.
http://semiaccurate.com/forums/showpost.php?p=224421&postcount=867

Ich kann Thevenin nicht einordnen, aber er hat in der Vergangenheit schon ein paar Schnipsel fallen gelassen.

Knuddelbearli
2014-11-05, 16:05:39
niemals bisher gab es ja immer nur 1 Die und jetzt auf einmal 3? ne

3 durch Beschneidung andererseits wäre dann aber wieder recht wenig ( 1 Modul, 2 Modul, 2 Modul mit weniger Shader, 1 modul mit weniger shader und 2 modul ohne shader wären schon min 5 )

mczak
2014-11-05, 16:13:11
Ich weiss noch nicht mal sicher ob's eigentlich 1 oder 2 Kaveri (und auch Trinity, Richland) Die's gibt (falls es die 1-Modul Varianten native gibt habe ich jedenfalls nie eine Die-Size gesehen) da halte ich mich besser aus Carrizo-Spekulationen raus...
Ich dachte aber Carrizo mit/ohne FCH wäre derselbe (physikalische) Chip einfach umkonfiguriert. Eine separate 1-Modul Variante wäre nicht sonderlich überraschend (wenn's denn die nicht schon bei Kaveri gibt...) insbesondere da ja anscheinend <15W Versionen geplant sind.

Unicous
2014-11-05, 16:16:39
@Knuddelbearli

2 Dies sind auf jeden Fall möglich, da es anscheinend zwei verschiedene L2 Cache Größen gibt. Du kannst mE nicht einfach die Hälfte davon tot schalten.

Ob es dann wirklich 3 Dies sind (einer extra für Embedded mit extra I/O? DDR4?), keine Ahnung, aber 2 Dies sind mE sehr wahrscheinlich.

Vllt. zitiert er auch nur aus einem NDA BKDG der 3 verschieden Designs unterscheidet, die aber nicht zwangsläufig real existieren?

HOT
2014-11-05, 16:36:53
Jo würd auch auf 2 Dies tippen, ein 1-Moduler mit 4CUs und 64Bit (Skybridgekompatibel? Beema-Ergänzung?) und ein 2-Moduler mit 8 CUs mit 128Bit...
Nolan < Carrizo E < Carrizo (lite)?

Knuddelbearli
2014-11-05, 17:00:39
Wieso sollte man L2 nicht abschalten können? wurde doch schon gemacht und beim L3 ist das gang und gäbe.

zB
A8-5500 4 Piledriver-Kerne, 3.2 GHz (TC 3.7 GHz), 4 MB L2, DDR3/1866 Radeon HD 7560D: 256 VLIW4 SE
A6-5400K 2 Piledriver-Kerne, 3.6 GHz (TC 3.8 GHz), 1 MB L2, DDR3/1866 Radeon HD 7540D: 192 VLIW4 SE

2 DIEs halt ich nicht für unmöglich aber sehr sehr sehr unwahrscheinlich vor allem wenn man bedenkt das AMD selbst als sie mit einem Chip ihren gesamte Marktanteile abgedeckt haben wo die Marktanteile sogar deutlich höher waren nur 1 Chip hatten.

Jetzt haben sie ja bereits 3 DIEs, AM1, AM3+ und Fm2+

Unicous
2014-11-05, 17:38:49
Das ist im Desktop Sektor Banane, im Mobilsektor nicht. Und ein etwas kleineres Die nimmt man natürlich gerne mit.

Ich habe es ein wenig missverständlich ausgedrückt: möglich ist es, aber nicht besonders glücklich.

Ein extra Die für Mobile ist eine sehr gute Idee, wenn man denn P/W deutlich erhöhen kann.

Wenn es der Wahrheit entspricht, hält AMD große Stück auf Carrizos Fähigkeit im 15 Watt Bereich gegen Intel bestehen zu können. Ansonsten lässt man nicht einfach für ein paar Millionen eine extra Maske/Design erstellen.

Knuddelbearli
2014-11-05, 17:53:15
Naja bestehen können die jetzigen teile schon ganz gut nur wird es trotzdem nirgends verbaut ...

OBrian
2014-11-05, 18:58:04
"three different die versions" muß ja nicht unbedingt drei unterschiedlich große Dies bedeuten, durch Teildeaktivierung gäbe es auch schon andere "Die-Versionen" (als Unterscheidung zu Produktvarianten, wo dann auch noch der Taktunterschied dazu kommt).

Möglich wär's natürlich, denn die IP-Blöcke sind ziemlich einfach anders zusammenpuzzelbar, und GF hat sich schon vor langer Zeit damit gebrüstet, auch kleine Serien von Wafern fertigen zu können. Der Opteron A-1100 Seattle ist ja auch so eine Sonderkonstruktion, die sicherlich nicht in sehr großen Mengen produziert wird, gibt es aber.

Andererseits, wenn "lite" einfach nur ein deaktiviertes Modul bedeutet und "-E" bedeutet embedded, mit dann ggf. weniger USB-Ports o.ä., dann wird man das wohl wie bisher durch Teildeaktivierung machen, weil das das einfachste ist. Von Kaveri gibt es jedenfalls keine "halbe" Version, das ist praktisch sicher, davon hätte man inzwischen gehört.

Knuddelbearli
2014-11-05, 19:02:59
Naja für Deaktivierung wäre dann eben nur 3 wieder verdammt wenig

Unicous
2014-11-05, 22:35:27
Wenn man nach teildeaktiviert geht, dann hat jede Intel und AMD Generation zig Dies.

Ich denke es geht schon explizit um Dies und drei verschiedene Masken.

Carrizo-L schwirrt ja schon eine Weile umher nur habe ich es abgetan weil es unter anderem ein berüchtigter Märchenerzähler der in mehreren Foren sein Unwesen treibt verbreitet hat. Ich glaube aber, es gab unabhängig davon noch eine Äußerung zu Carrizo Mobile=Carrizo-L

2 Dies sind absolut möglich, auch wenn sich die Einsparungen in Grenzen halten könnten. Wer weiß, vllt. nutzt AMD doch den 20nm für Carrizo und es gibt zwei Dies (fette Spekulation von mir die natürlich auf nichts Belastbarem fundiert).

E(mbedded) könnte auch eine Abwandlung von Carrizo "normal" sein, mit ECC und noch ein wenig I/O Zeugs.

Naitsabes
2014-11-05, 22:51:38
Ich denke da eher an ein LowPower- und ein WaldUndWiesen-Die.
Also der LP bekommt nur halben Cache, kleinere Northbridge/io-Hub, schwächere GPU und kleineren (Taktbarkeit) Speichercontroller (vgl. die Größenunterschiede bei den Controllern der GPUs). Das andere Die wäre dann das "richtige" Nachfolgemodell von Kaveri.

Nakai
2014-11-05, 22:56:02
Carrizo-L schwirrt ja schon eine Weile umher nur habe ich es abgetan weil es unter anderem ein berüchtigter Märchenerzähler der in mehreren Foren sein Unwesen treibt verbreitet hat. Ich glaube aber, es gab unabhängig davon noch eine Äußerung zu Carrizo Mobile=Carrizo-L


Immer wenn ich in letzter Zeit Gerüchte über Chips von TSMC oder GF höre, frage ich mich, mit welchen finanziellen Mitteln AMD das realisieren will.
AMD kriecht auf dem Zahnfleisch daher, mehr Dies sind höhere Kosten, welche erspart werden könnten.

Carrizo-L soll Beema ersetzen. Was viele Leute übersehen, ist der Fertigungsprozess, welcher nicht ideal für CPU und GPU gleichzeitig zugeschnitten ist. GPUs haben generell eine deutlich höhere Packdichte. Die Größe einer CU ist in einer reinen GPU deutlich geringer, als bei einer APU aka Beema/Kaveri.

IMO könnte Carrizo dank kleinerem Cache und sonstigen Fertigungsoptimierungen, sowie neu designten CUs und dank HDLibraries mal einen 20~30% kleineren Chip bringen. Vermutung: Sub 200mm², eher zwischen 160~180mm².

€: GF hat zwei Prozesse: 28SLP(Super Low Power) und 28HPP(High Performance Plus)

Unicous
2014-11-05, 23:18:08
Nein, drei.:tongue:

28nm SHP ist AMDs eigener Prozess (soweit ich weiß).
Theoretisch sogar 5, stellt sich die Frage wie viele überlebt haben.
http://www.3dcenter.org/news/neue-fertigungs-roadmap-von-globalfoundries-zeigt-28nm-shp-prozess


http://www.extremetech.com/wp-content/uploads/2014/01/28nmSHP.jpg

Nakai
2014-11-05, 23:19:57
http://globalfoundries.com/docs/default-source/brochures-and-white-papers/globalfoundries-28nm-hkmg-brochure.pdf

Derzeit werden nur zwei gelistet.

Ahja anscheinend ist 28SHPSLP für ARM IP gut ausgelegt. Für 28HPP steht noch nichts fest, aber man muss anmerken, dass die Listung für DDR4 und anderen IOs nur für 28HPP schon etwas aussagt. Ob es viel bedeutet, kann ich nicht sagen...wahrscheinlich nicht.:tongue:

Unicous
2014-11-05, 23:21:24
Wie gesagt, 28nm SHP ist wahrscheinlich ein AMD-exclusive für Kaveri (vllt. noch Kabini@GF)... keine Ahnung welchen Prozess die Konsolen-SoCs der XOne-SoC benutzt.

Weiß nicht ob sich für ARM nicht vllt. sogar 28SLP eignet, die Dinger gehen ja nur auf 25 Watt hoch. SHP brauchte AMD ja vor Allem für die 95 Watt Dinger.

Nakai
2014-11-05, 23:27:09
Wie gesagt, 28nm SHP ist wahrscheinlich ein AMD-exclusive für Kaveri (vllt. noch Kabini@GF)... keine Ahnung welchen Prozess die Konsolen-SoCs der XOne-SoC benutzt.

Weiß nicht ob sich für ARM nicht vllt. sogar 28SLP eignet, die Dinger gehen ja nur auf 25 Watt hoch. SHP brauchte AMD ja vor Allem für die 95 Watt Dinger.

Hups, vertippt, ich meinte statt SHP natürlich SLP. Und klar dort wird eine nette Eignung für ARMs erwähnt. Bei 28HPP steht nur "In progress".

Unicous
2014-11-05, 23:38:58
Aaaaaah.:D


Übrigens... ganz unten wird bei High Performance (Plus) auch "Gaming Console" genannt. Andererseits könnte MS auch einfach den SHP Prozess nutzen. Wenn man bloß wüsste was Kabini@GF nutzt. Ich ging unterschwellig die ganze Zeit von SHP aus, aber sie könnten genauso gut HPP nutzen, die pdf ist ja jetzt auch schon ein Jahr alt und zu der Zeit soll ja laut einem GF-Mitarbeiter die Produktion des XO-SoCs begonnen haben und Kabini@GF ist ja um die Zeit auch gestartet.

Fragen über Fragen, die keiner beantworten will. Dabei sind die noch nicht einmal "mission critical".:biggrin:

HOT
2014-11-05, 23:40:14
Gibt noch einige LP-Prozesse von GloFo. Aber wie gesagt, Dresden ist ja nicht untätig gewesen seit der Fertigstellung von 28SHP, da wird meiner Ansicht nach sicher der 20nm-Prozess herkommen, in dem Nolan und XB1-APU hergestellt wird.
Der 28nm SHP-Prozess ist AFAIK eine Kombientwicklung, aber GloFo darf den umsonst vertreiben. Sowas ähnliches dürfte bei 20nm auch rum kommen, davon profitieren dann eben beide stark.
Bei den übrigen 20nm-Prozessen (für Singapur z.B.) gibts 20nm LPM, welcher als Grundlage für 14XM dienen sollte. Ob dieser Prozess noch existiert ist unbekannt (aber nicht unbedingt unwahrscheinlich, nur wenn es dafür keine Nachfrage gab). In 2013 gab es mal ein paar Hinweise auf einen 20nm HPM-Prozess. Damit könnte auch der AMD-Prozess gemeint gewesen sein. Da GloFo nichts anderes als 28nm z.Z. anbietet und XB1 auf jeden fall in 20 von GloFo kommen soll, bleibt eigentlich nur diese Partnerentwicklungs-Theorie wie bei 28nm SHP übrig. Dann bekommt GloFo über die Schiene doch noch einen brauchbaren 20nm-Prozess, bevor der Samsung FinFET-Krempel anläuft, dann ist für AMD vielleicht schluss mit eigenen Prozessen, vielleicht aber auch nicht. Dass man, wie auf der Hauptseite steht, 20nm LPM übergangsweise benutzt halte ich für ausgemachten Unsinn... entweder das Ding kann mit dem Prozess gefertigt werden, dann ist er dafür geeignet oder eben nicht, dann halt nicht.
Ich denke, dass man bei AMD einfach eingesehen hat, dass man um einen wirklich passenden Prozess für die eigenen Produkte nicht herumkommt.
Ein weiterer Ausweg bleibt übrigens auch noch offen, GloFo hat Zugriff auf 20nm FDSOI. Der heißt aber eigentlich auch 14nm (ist mal irgendwann von STM umgetauft worden). Ich glaub da nicht dran, dass der gemeint ist. Das wird schon ein 20nm-planar-Prozess mit ULK sein, wie alle bisherigen Dresden-Prozesse seit der 2. Generation von 45nm.
Wenn meine 20nm "SHP"-Theorie stimmt, wird AMD ab nächstem Jahr alles in 20nm bei GloFo fertigen, vom kleinsten ARM über GPUs vielleicht sogar bis Zen, ich halte auch einen Carrizo-Shrink für denkbar (wenn das Ding gut ist). AMDs Problem ist ja auch, dass der Interposerkrempel und auch HBM nur bei GloFo gefertigt werden können, denn die Kooperation bei HBM umfasst nunmal Hynix, AMD und GloFo.
Ein eigener Prozess wär schon ein dicker Vorteil, den man sich recht zügig ggü. NV erarbeiten kann. Falls es 20nm GPUs gibt, wird auch schnell klar, dass die "Verschiebung" der 300-Serie nichts anderes heißt, als dass der 500mm²-Chip verworfen wurde. Wenn das der große Bruder von Tonga war (was ich leider für sehr wahrscheinlich halte), wird auch klar, warum. Das Ding ist dann schlicht Müll, denn dann bräuchte er für 44-48 CUs schon seine 500mm²+ und wär kaum besser als Hawaii.

Duplex
2014-11-05, 23:43:24
Vielleicht kommt noch ein FX Nachfolger mit Excavator Kernen, >10% mehr IPC & >10% mehr Takt als Piledriver bei 125W TDP wäre nicht schlecht damit man neue Modelle in 2015 präsentieren kann.

Unicous
2014-11-05, 23:46:55
Warum sollte man sich jetzt noch solch eine Mühe machen. Ich meine auch mich zu erinnern, dass jemand von AMD direkt gesagt hat das Vishera/Piledriver auch 2015 nicht abgelöst wird, außerdem gab es diverse roadmap leaks in denen für 2015 Vishera eingetragen ist.

Nightspider
2014-11-05, 23:58:37
So eine APU könnte AMD doch als Spiele-APU vermarkten, welche 50-100% schneller ist als die PS4 und somit top geeignet für PS4 Portierungen wäre. ;)

Dann könnte auch HSA genau wie bei der PS4 genutzt werden.

PS: Wie geil wäre es, wenn Sony eine PS4 Plus oder PS4K rausbringen würde, welche genauso schnell ist wie die PS4 von der CPU Leistung aber eine dicke GPU hätte um alle PS4 Games in 4K darzustellen? Sollte in 20nm auf jeden Fall machbar sein. :D

Duplex
2014-11-06, 00:05:56
Warum sollte man sich jetzt noch solch eine Mühe machen.
Weil die neue Architektur erst in 2016 kommen soll, das ganze kann typisch AMD noch 2 Jahre dauern, die aktuellen FX & Opterons sind total veraltet und brauchen bald eine Ablöse, 32nm ist inzwischen uninteressant und hat ausgedient.
Im halben Jahr gibt es bereits 14nm in breiten Massen von der Konkurrenz.
außerdem gab es diverse roadmap leaks in denen für 2015 Vishera eingetragen ist.
Scheiss auf die unzuverlässigen Roadmaps die du bei google findest...

Schau mal was vor 2 Jahren geplant war

http://abload.de/thumb/l_amd_server_cpu_roadc3o24.jpg (http://abload.de/image.php?img=l_amd_server_cpu_roadc3o24.jpg)

zwsichen 2014-2015 28nm High Performance CPU.

HOT
2014-11-06, 00:11:04
Kann schon sein, dass man sowas angefangen hatte, aber schnell eingesehen hat, dass das mit 28nm SHP und DDR3 keinen Sinn macht... Roadmaps sind immer auch Prognosen und Strategie, die stimmen nie logischerweise.
Eine neue Dickschiff-CPU wird sicherlich nicht mehr als BD kommen, die Leistung wäre von vornherein nicht konkurrenzfähig. Als APU verkaufbar, als CPU nada. Moduldesign gibts erst dann wieder, wenn die diesen Reverse-SMT-Krempel (neuerdings VISC getauft in Anlehnung an RISC/CISC, transmetamäßig mit Softwarelayer) vielleicht doch irgendwann mal hinbekommen.

Duplex
2014-11-06, 00:12:42
Was hat bitte DDR3 mit der CPU Performance zu tun? Die Bandbreite ist für Desktop & Server nicht das Problem.

HOT
2014-11-06, 00:17:30
Was hat bitte DDR3 mit der CPU Performance zu tun? Die Bandbreite ist für Desktop & Server nicht das Problem.
Die Plattform ist aber ein Problem. Sollte AMD jetzt noch eine 28nm CPU für AM3+ machen? Sicher nicht. Sollte AMD eine neue Plattform noch mit DDR3 entwickeln? Ganz sicher auch nicht. Sollte man in 20nm-Zeiten stark verspätet eine 28nm-CPU anbieten, die eh zu langsam ist? Ganz sicher erst recht nicht, denn darauf wär es hinaus gelaufen. Wie man es auch dreht und wendet, es war vom Timing her Quatsch, deswegen gibts das auch nicht. Erst wenn alles etabliert ist: DDR4, neue µArch, FinFET-Prozess; macht eine neue CPU Sinn und das wird irgendwann 2016 passieren, nicht vorher.

Unicous
2014-11-06, 00:22:02
@Duplex

Hey, wenn es dir nicht in den Kram passt und du lieber veraltete roadmaps für deine Narrative nutzt ist das deine Sache. Plausibel ist es jedenfalls nicht.

Btw. diese ergooglelte-roadmap (frage mich wo du sie herhast:rolleyes:)
wurde von einem Youtube Video von einer Präsentation eines Server-Typen von AMD herausgeschnitten.
http://cdn5.thinkcomputers.org/wp-content/uploads/2013/12/AMD-Opteron-APU-Roadmap.jpg

Der Kanal war wenn ich mich nicht irre sogar von dem Typen oder von AMD. Das Video wurde kurze Zeit später gelöscht.

edit: http://www.thinkcomputers.org/amd-opteron-roadmap-reveals-next-generation-toronto-and-carrizo-apu-details/

edit: Ah, langsam kommen die Erinnerungen zurück

http://www.planet3dnow.de/cms/6845-amd-zeigt-opteron-roadmap-bis-2015-auf-der-sc13/

HOT
2014-11-06, 00:53:37
Ich glaube man sollte sich von diesen ganzen Marketingkürzeln bei den Prozessen mal abgewöhnen. GloFo hat 2 28nm-Prozesse. Einer taugt nicht viel, damit haben sich alle 2012 herumgeschlagen und einer, der in 2013 fertiggestellt wurde, in dem alle größeren Sachen dann gekommen sind. Ob SHP, HPP, HPM oder Hunsepipel oder PiffPaff ist scheissegal, das wird immer dieselbe Soße in Wirklichkeit sein, kommt halt nur auf die Konfiguration an. Bei 20nm hat man auch einen eher schlechten entwickelt, der als Grundlage für 14XM dienen sollte. Daraus hat man sicherlich was besseres in Zusammenarbeit mit AMD gemacht und dafür 14XM einfach gekippt. Jetzt kann man da wieder eine schönen Buchstabensuppe für die Marketingabteilung kochen ;). Da gibts dann wieder SHP für AMD, HPP für anderen Krempel und LP für ARM. Kann man auch alles anders nennen wenn man Bock hat, ändert eh nix.
Es gibt eigentlich nur 3 relevante Daten, die man sich merken sollte: 20nm (auf irgendeinen Sinnlosnamen muss man sich ja einigen), 20nm SOI (FD, ET, weiss der Geier) und 20nm FinFET, denn nichts anderes haben die Foundies im Programm für die nächsten Jahre. Alle Bezeichnungen lässt man am besten einfach gleich weg, nur Intel ist eh immer außer der Reihe. Die machen aber keinen Hehl daraus, dass sie nur einen Prozess für alles haben und schlagen nicht alles mit Marketinkürzeln tot - na ja, die verkaufen ihre Prozesse ja auch nicht ;).

S940
2014-11-06, 01:22:12
3 Carrizo Dies?

Ich kann Thevenin nicht einordnen, aber er hat in der Vergangenheit schon ein paar Schnipsel fallen gelassen.

Das mag schon sein, aber Profi scheint er keiner zu sein. Denn wenn er schreibt:
Presumably the full die will be only available as mobile version (= FP4) due the restrictions of the current desktop platform (external FCH & memory).

Dann meint er kein Die, sondern das ganz banale Package, umgangssprachlich auch Sockel genannt.

Ergo: Überhaupt nix Neues. Die 3 Versionen gibts jetzt auch schon:
FS1r2 (ultra slim mobile)
FP2 (mobile)
FM2 (desktop)

Unicous
2014-11-06, 01:41:11
Nana, ich denke er weiß schon wovon er redet und hat sich um/missverständlich ausgedrückt, das hat er ja etwas später gesagt:

Carrizo will exist on FP4 and FM2r2.
FP4 allows full configuration... while FM2r2 does not.
The worst possible time to stick with the old socket

Only one thing is certain: AMD will be busy.

- 3x Carrizo variants
- Mullins successor, Nolan 16h 60-6Fh in works (NL-A0 currently)
- ARM cores
- New FCH designs (embedded, SoC)
- 15h successor (the next big thing)

http://semiaccurate.com/forums/showpost.php?p=224430&postcount=873

FP4 "erlaubt" den vollen SoC also mit integrierter South Bridge. Das meinte er.

Andererseits... wenn er wirklich Package und Die verwechselt bzw. gleichsetzt...hmmmm.

Man weiß es nicht. Er hat aber irgendeine Quelle, mag sie auch etwas mager sein. Ob er es richtig einordnet ist natürlich eine andere Sache.

Nakai
2014-11-06, 14:18:58
Es gibt nur ein Carrizo. Außer AMD cancelt Nolan und setzt dafür Carrizo. Carrizo skaliert von 12W bis 65W. Es braucht noch einen Chip für den Bereich 2,5W bis 15W. Macht es Sinn einen X86 und ARM-Chip zu bringen. AMD erwähnt Skybridge hierbei. Ergo sehen wir einen ARM-SOC und einen X86-SOC in diesem Bereich.

Für mich gibt es nur eine Carrizo-Variante, aber dafür 3 Packages. Carrizo-L wird Package FP4 kompatibel sein. Dank einiger geleakter Sachen kann man schon AMDs LineUp nächstes Jahr gut ermitteln.

Carrizo: 28nm, 4 XV 12W bis 65W, FP4(BGA) mit DualChannel
Nolan: 20nm, 4 Puma+ 1W bis 15W, FP4 mit DualChannel
Amur: 20nm, 4 A57 1W bis 15W, FP4 mit DualChannel

FP4 ist der mobile BGA-Package und muss alle Features, also Southbridge, unterstützen. Die anderen beiden Varianten sind eine FM2+(ohne SB) und neuer Sockel kompatibel(mit SB), imo.

HOT
2014-11-06, 14:59:45
Ist wahrscheinlich tatsächlich so. Gibts "belastbare" Infos, dass Sykbridge wirklich ein 128Bit Speicherinterface hat? Bisher waren alle Klein-APUs immer mit 64Bit zufrieden und ich fand das war ne gute Entscheidung.
Nolan ist sicher nicht gecancelt worden, dessen Technik dient ja der 20nm-XB1-APU wieder als Grundlage, das macht keinen Sinn. Nolan wird auch ein Beema-Shrink mit GCN 1.2 und ColorCompression sein, Amur ein Seattle-Shrink.

Unicous
2014-11-06, 15:05:34
Das ist ja jetzt nichts Neues.:wink:

Bis jetzt ist bei 17 Watt Schluss (Kaveri), sie wollen künftig auf 12 Watt runtergehen. Ein extra Die mit angepassten Parametern (und Specs wie halbierter L2) würde sich wunderbar anbieten. Andererseits steht dem entgegen, dass die Desktopvariante laut Gemunkel auch ein SoC mit deaktivierter Southbridge ist. Aber... auch das spricht für einen zweiten Die, denn die Desktop-Variante könnte einfach ein modifizierter Kaveri sein wie Trinity->Richland (ultimative Verschwörungstheorie: Carrizo Desktop bringt minimale Neuerungen und ist auf Kaveri IP Level mit Steamroller-Kernen, während der Mobil-Chip Tonga+ IP Level hat.)

Die ARM Plattform wird mE für Tablets und maximal Chromebooks verwendet während Nolan sicherlich im Ultrathin Low Cost Markt rumfischen soll. AMD vermeidet damit, dass zwei Mobile Architekturen im gleichen Markt konkurrieren...theoretisch. Praktisch haben sie keinerlei Möglichkeiten das zu steuern und müssen im Gegensatz zu Intel die design wins nehmen die sie kriegen können. Und wenn dann HP oder Acer wieder einen Homunkulus anstelle eines brauchbaren Produktes auf dem Markt schmeißt, wird AMD wieder seine Hände falten und sagen, wir zeigen mit unseren Design Studien und Whitebooks nur wie man es machen könnte, die OEMs entscheiden was sie für einen Müll zusammenschmeißen.

Ich denke mal zur CES wird Carrizo (Mobile Plattform?) vorgestellt, wie Kaveri (Desktop)im letzten Jahr.

HOT
2014-11-06, 15:09:08
Oh, jetzt malste aber den Teufel an die Wand. Genau. Carrizo kommt nur Embedded und Carrizo für FM2+ ist einfach Kaveri Rev.B, das schlimme ist, das klingt für mich sogar plausibel.

Nakai
2014-11-06, 15:47:08
Es gibt derzeit keine Roadmap für 2015. Man weiß nur ein paar Überpunkte, wie 20nm SOCs, Skybridge, Carrizo etc.

Ich wehre mich gegen zwei Dies für Carrizo. Carrizo geht bis 65W. Die 95W Kaveri sind kaum schneller, wie die 65W Teile, ergo mache ich mir da nicht soviele Gedanken. Man hat Carrizo noch stärker für den Ultrabook-Bereich ausgelegt. Eventuell kommt ein besserer Prozess zum Einsatz.
Ich gehe selber davon aus, dass Carrizo kaum schneller sein wird, als Kaveri. Nur im unteren Bereich zerlegt Carrizo Kaveri. Im höheren Bereich sollte Carrizo kaum besser sein, als Kaveri.

Die derzeitig zuverlässigste Quelle ist die Embedded Roadmap von AMD und die dazugehörige PDF, welche den Aufbau der APUs darlegt.
Es kommen nächstes Jahr drei APUs von AMD raus: Nolan(SubX86), Amur(SubARM) und Carrizo(X86).

Ich glaube nicht an Kaveri RevB ohne Soutbridge. AMD muss schon genug Chips auf den Markt schmeißen, mehr geht nicht.

€: Carrizo ist kein Desktopchip. Carrizos Vorteil ist DeltaColorCompression, da wird man Kaveri schon ordentlich versohlen können. Siehe Vorteil von Kaveri vs Richland, der war winzig.

HOT
2014-11-06, 16:12:46
Ich glaub das kam falsch rüber; man macht ja nur einen Carrizo, für den Desktop behält man einfach Kaveri.

Nakai
2014-11-06, 16:24:09
Ich glaub das kam falsch rüber; man macht ja nur einen Carrizo, für den Desktop behält man einfach Kaveri.

Das kann ich nachvollziehen. Warten wir einfach ab.

€: Wenn Carrizo für den Desktop kommt, dann noch im alten Sockel FM2+. Da muss dann die Southbridge deaktiviert werden. Carrizo wird definitiv eine Southbridge beinhalten.
Wie ich schon erwähnt habe, vermute ich Carrizo unter 200mm². Nolan/Amut sind dank 20nm unter 100mm² zu finden. Ahja, Carrizo hat natürlich DDR3/4-Support. Hierzu gibt es schon ein paar IP-PDFs, welche das erläutern. DDR3/4 stellt ähnliche Anforderung an das PHY bei gleichem Takt. Kompatibel sind beide dennoch nicht zueinander, ergo muss für DDR4 ein neuer Sockel her. Mal gucken, was hier kommt.

Unicous
2014-11-06, 16:41:27
Dass die 95 Watt Kaveris nicht schneller sind als ihre Richland Pendants liegt einzig und allein daran, dass sie deutlich konservativer beim Takt waren (/sein mussten wegen Umstieg von SOI auf Bulk). Taktbereinigt sieht man das hier:

http://ht4u.net/reviews/2014/amd_kaveri_apus_im_test/index15.php

Und warum? Weil sie weiterhin ein Problem mit dem Prozess haben bzw. der Skalierung in höhere TDP-Klassen. Man mag sich noch erinnern, dass für Kaveri 1 TFLOP postuliert wurde, am Ende waren es ... 850? GFLOPs oder so in dem Dreh.

Man hat sowohl den CPU-Takt als auch den GPU-Takt deutlich herunterfahren müssen. Weil 28nm SHP dann doch nicht so Super (High Performance) war, wie angedacht. Kaveri konnte sich aber in den unteren Stufen deutlich besser behaupten und hat die Richland Perf/Watt einfach nur rasiert (und gleichzeitig aufgezeigt dass das Flaggschiff auf 65/45 Watt eingestellt deutlich effizienter ist, als die "richtigen" 45/65 Watt Modelle).

Für mich bleibt das Fazit, dass GF es nicht hinbekommen hat, den 32nm/28nm Prozess auf hohe TDP-Klassen zu skalieren und ich frage mich wie das dann bei 14nm aussieht.

Ein Desktop Carrizo@65 Watt könnte durch weitere Reifung des Prozesses sicherlich einen Kaveri@95 Watt in der Performance übertreffen. Durch DCC auf GPU-Seite könnte man die Taktraten beibehalten und dennoch die gleiche oder gar höhere Leistung erreichen und u.U. sogar noch einmal am Turbo arbeiten, der ja leider seit Generationen unzuverlässig arbeitet.

95+ Watt ist für die GF Prozesse offensichtlich Overkill und man muss mit der "Spannungskeule" kommen um die Chips stabil betreiben zu können. Sieht man ja auch an den Spannungskurven. Schade dass sich niemand mehr die Mühe macht die P-States auszulesen (bzw. ist das bei Kaveri noch mit den alten Tools möglich?)

Nakai
2014-11-06, 16:46:21
Man hat 28SLP verwendet. AMD hat auf einer Folien mal erwähnt, dass der Prozess für GPU+CPU im unteren Bereich ganz gut funktioniert, aber in höheren Regionen schlechter abschneidet. 28HPP wäre hierbei besser gewesen, welcher aber für sehr niedrige Bereiche schlechter ist.

HOT
2014-11-06, 16:53:10
Glaube nicht, dass der Prozess nach oben hin schlechter skaliert als 32nm. AMD wird für den 2015er Kaveri sicherlich Richland-Takte bieten können. Dann gibts halt nen A10 7950 und fertig.
Wie gesagt, vergesst die Bezeichnungen. Das ist eh derselbe Prozess. Nur wird man Carrizo konsequent als LP und Platzeffizienz, also bis maximal 3GHz, designt haben.

Unicous
2014-11-06, 17:10:14
HOT, so einfach ist es nicht. Und es ist auch falsch es als "einen" Prozess darzustellen. Du stellst dir das alles sehr einfach vor, bei SC-Fertigung kann man aber leider nicht mit Occam's Razor argumentieren.

Dass 28nm der Grundprozess ist, sollte klar sein. Dennoch werden durch verschiedene Fertigunsabläufe die Specs für den jeweiligen Chip festgesetzt. Um es für den Kunden zu vereinfachen hat man dann schon einige Prozess à la carte zusammengestellt. Man kann nicht on the fly einfach den Schalter drücken und schon ist SHP, SLP oder HPP. AMD hat bei SHP, der nicht auf GFs Speisekarte auftaucht, die Parameter vorgegeben bzw. die Wünsche mitgeteilt. AMD kann das, weil sie ein vergleichbar hohes Volumen haben. Apple kann das auch und hat sicherlich maßgeblich den 20nm Prozess bei TSMC beeinflusst, während sie Samsung abschütteln wollten (dessen Prozess ja auch nicht das Gelbe vom Ei zu sein scheint).

@Nakai Du meintest SHP, oder? Ich hatte den slide ja auf der vorletzten Seite oder so schon gepostet.

28nm Bulk hat genauso Probleme wie 32nm SOI. das sieht man nicht zuletzt bei den Server-CPUs die extrem niedrig getaktet werden mussten um überhaupt in die jeweilige TDP brackets zu passen. Wenn eine Server CPU bei 2 GHz rumkrepelt, wird klar, dass da etwas beim Prozess schief gelaufen ist bzw. Design und Prozess nicht zueinander gefunden haben.

Kaveri hat noch größere Probleme dahingehend, die aber durch die besseren Eigenschaften des Prozesses in niedrigeren TDP Stufen wieder aufgefangen werden können. Andererseits ist die 95 Watt SKU effizienter als das 65 Watt Pendant. Und das deutet darauf hin, dass AMD Probleme beim Binning hat und die 65 Watt Parts auf 95 Watt deutlich höhere Spannungen fahren müsste.

Nakai
2014-11-06, 17:20:17
@Nakai Du meintest SHP, oder? Ich hatte den slide ja auf der vorletzten Seite oder so schon gepostet.

28nm Bulk hat genauso Probleme wie 32nm SOI. das sieht man nicht zuletzt bei den Server-CPUs die extrem niedrig getaktet werden mussten um überhaupt in die jeweilige TDP brackets zu passen. Wenn eine Server CPU bei 2 GHz rumkrepelt, wird klar, dass da etwas beim Prozess schief gelaufen ist bzw. Design und Prozess nicht zueinander gefunden haben.

Kaveri hat noch größere Probleme dahingehend, die aber durch die besseren Eigenschaften des Prozesses in niedrigeren TDP Stufen wieder aufgefangen werden können. Andererseits ist die 95 Watt SKU effizienter als das 65 Watt Pendant. Und das deutet darauf hin, dass AMD Probleme beim Binning hat und die 65 Watt Parts auf 95 Watt deutlich höhere Spannungen fahren müsste.

Oke, ich habe mir gestern abend selber einen Esel aufgebunden. Ich verwechsel dauernd SHP mit SLP...arrrgh.:freak:

Ja, damit hast du dann recht. Kaveri ist ja im 28SHP-Prozess gefertigt, deswegen kann man sagen, dass es drei 28nm-Prozesse von GF Verwendung finden. Dann stimme ich dir zu, dass hier etwas nicht geklappt hat. Dann vermute ich, dass AMD mit Carrizo eher den 28HPP verwenden will, da einige IP Pdfs und andere Specs auf die Funktionalitäten von Carrizo schließen lassen(IO und MemPHYs).
Zum Beispiel:
http://www.chipestimate.com/log.php?from=%2Fip.php%3Fid%3D34785&logerr=1
https://www.synopsys.com/dw/ipdir.php?ds=dwc_pcie3_phy

€: Wer sich einloggt, bekommt die PDF.

HOT
2014-11-06, 17:37:12
So ein Quatsch. SHP ist die AMD-Bezeichnung, GloFo nennt das Teil halt HPP... das ist derselbe Kram! Es ist derselbe Prozess! Genau so einfach ist das.

Unicous
2014-11-06, 17:39:02
Alles klar. HOT weiß es mal wieder besser, dann können wir ja den Thread schließen.

Nakai
2014-11-06, 19:27:04
So ein Quatsch. SHP ist die AMD-Bezeichnung, GloFo nennt das Teil halt HPP... das ist derselbe Kram! Es ist derselbe Prozess! Genau so einfach ist das.

Beide wurden getrennt auf Roadmaps gelistet. Ich bin mir ziemlich sicher, dass 28SHP ein anderer Prozess ist, wie 28HPP. 28SHP ist etwas spezifisches, eventuell ein SOI-Prozess, welcher dann eingestampft ist. AMD ist dann auf normale Prozesse gewechselt und seit dem arbeitet man mit vielen IP-Firmen zusammen(Cadence, Syopsys, Synapse, etc.). Siehe meinen Link eines 8x PCIe3.0-Interfaces, welcher für GF 28HPP oder TSMC 28HPM verfügbar ist. Und siehe da, Carrizo wird nur ein 8xPCIe3.0-Interface haben. Es ist kein Wunder, wieso derzeit soviele Dienstleisungsgeschichten seitens AMD hochkommen, AMD setzt auf "Standard"entwicklungen für "Standard"prozesse. AMD hat selber gesagt, dass der 28SHP ein APU-Prozess ist. Wahrscheinlich wollte man auf FDSOI gehen, hat aber gemerkt, dass es irgendwie nicht so klappen würde, weswegen ein "optimierter" 28nm-Prozess verwendet wurde. Dieser hatte einen anderen Sweespot und war deswegen ein APU-Prozess, also wechselt man seitdem auf normale Prozesse.

€: LOL, wenn man sich auf der Synopsys-Seite etwas rumwühlt, sieht man viele Sachen, die in AMDs Produkte zu 100% vorkommen. 10GBE, DDR3/4 2400/3200PHYs, etc...

Unicous
2014-11-17, 21:37:30
"Carrizo" ist genauso groß wie Kaveri hat aber knapp 30% mehr Transistoren.:eek: (Ich Dummerchen... die mussten ja den FCH implementieren ;))

AMD will disclose Carrizo, an integrated processor with its latest x86 core. The 28 nm chip measures 244.62 mm2 and packs more than 3.1 billion transistors. Its new Excavator core is 23% smaller and uses 40% less power than AMD’s previous x86 core.
http://www.eetimes.com/document.asp?_mc=RSS_EET_EDT&doc_id=1324643&page_number=2

23% kleiner kann natürlich alles bedeuten, 40% weniger Energie ist aber nicht schlecht... wenn es denn wahr ist.:wink:

AnarchX
2014-11-17, 21:51:59
Bei der iGPU zeichnet sich wohl etwas Ähnliches wie bei Tonga ab?

Unicous
2014-11-17, 22:01:05
Na, das ist doch schon eine Weile bekannt. Jedenfalls auf Mobilseite sollte Carrizo DCC bekommen aber bei 8 CUs bleiben.

Jetzt offenbahrt sich aber, dass Carrizo nun endlich High Density Libraries bekommt, anders kann man sich ja die gleichbleibende Die Size nicht erklären.
Nun frage ich mich ob sie noch Resonant Clock Mesh auf ihrer IP-Liste abgehakt haben, oder ob das Ganze im Nirvana verschwindet.


edit: Oder ist das als Seitenhieb gedacht?

AnarchX
2014-11-17, 22:07:00
Eher eine mögliche Erkenntnis, dass die V.I. / AMD IP v8 GPUs wohl alle relativ viel Transistoren und Die-Fläche benötigen, im Vergleich zu den vorherigen IP Versionen.

Aus Endkunden-Sicht scheint das Paket Carrizo aber natürlich stimmig zu sein.

Unicous
2014-11-17, 22:14:11
Weiß ich nicht, ob man diese Schlussfolgerung daraus ziehen kann. Die High Density Libraries kommen ja aus der GPU-Sparte und werden dort schon lange eingesetzt. Nun hat man sie auf der CPU-Seite implementiert (bzw. stellt sich die Frage ob der GPU-Part schon vorher von HDL profitierte) und spart dadurch Die-Fläche die eingesetzt wird um die gesamte Southbridge zu integrieren.

Und AMD hat z.T. die höchste Packdichte im Vergleich zu Intel und Nvidia.

Nakai
2014-11-17, 22:28:32
Huch, 23% kleiner soll Excavator sein?

Naja der Cache wurde verkleinert. Eventuell hier und da einige Verbesserungen und man hat 23% zusammen. Damit müsste der restliche Teil größer ausfallen, damit die Diesize wieder stimmt. DCC wird nicht soviel kosten. Eventuell mehr HSA-Features, verbessertes Frontend, mehr L2-Cache für die ROPs/MCs.

Unicous
2014-11-17, 22:40:13
Ob der Cache wirklich verkleinert wurde (oder eben nur in der Mobil-"Version"), ist noch nicht abschließend geklärt. Ob AMD den L2 Cache überhaupt zum Kern zählt, ist auch eine Frage die man erst einmal geklärt werden muss.

fondness
2014-11-17, 22:41:00
Dürfte doch wieder einige nette Verbesserungen bringen. Leider ist man mit noch immer 28nm auf verlorenen Posten ggü. der 14nm Intel-Konkurrenz.

Nakai
2014-11-17, 22:59:22
Ob der Cache wirklich verkleinert wurde (oder eben nur in der Mobil-"Version"), ist noch nicht abschließend geklärt. Ob AMD den L2 Cache überhaupt zum Kern zählt, ist auch eine Frage die man erst einmal geklärt werden muss.

Bei Kabini/Beema wird der L2-Cache jedenfalls nicht gezählt. Wenn noch der L2-Cache halbiert wurde und die Latenzen stattdessen gesunken sind, wären noch mehr Investitionsmöglichkeiten für den Rest da.

Die zwei Module machen nur ~15% der APU aus. Der L2-Cache nochmal 9%.

Kaveri
2 Module (~15%) + 4MB L2-Cache(~9%) => ~24% => ~60mm²

Carrizo
2 Module (~11,5%(HDL)) + 2MB L2-Cache(~4,5%()) => ~16% => 40mm²

Mit etwas mehr als 20mm² extra Diesize sollten einige Sachen natürlich möglich sein, wie DCC, zusätzliche HSA-Funktionalitäten, FCH. Viel wichtiger sind die 40% Stromeinsparungen. Ahja, das ist so ziemlich ein Generationssprung, ziemlich beeindruckend, da man immer noch bei 28nm festhängt.

Unicous
2014-11-17, 23:18:18
Die 40% könnten ja durchaus auch auf RCM hinweisen, auch wenn RCM allein das sicherlich nicht bewerkstelligen wird.

Was meintest du also mit verkleinern? Im Sinne von kleinere SRAM-Zellen verwenden?

AMD hat soweit ich weiß nur wenn sie von Modulen gesprochen hat, den L2 Cache mitgezählt. Da es die ISSCC ist denke ich mal meint man explizit den Kern ohne L2 Cache meint.


Carrizo scheint schon eine ganze Weile unterwegs sein (außer C751 wird noch für etwas anderes verwendet?)

https://www.zauba.com/import-c751-amd-hs-code.html

ndrs
2014-11-18, 10:28:03
Damit müsste der restliche Teil größer ausfallen, damit die Diesize wieder stimmt. DCC wird nicht soviel kosten. Eventuell mehr HSA-Features, verbessertes Frontend, mehr L2-Cache für die ROPs/MCs.
Ich würde den Grund dafür weniger in der GPU als in der Southbridge suchen. Gerade die ganzen USB- und SATA-Treiber sollten relativ viel Raum einnehmen und sich nicht so eng packen lassen. (Edit: Ups, da war ja noch eine Seite im Thread. Hast es ja selbst erwähnt :) )

OT: Beim Schreiben kam mir grad die Frage mit welchen Spannungspegeln die Signalleitungen der verschiedenen Übertragungstechniken eigentlich laufen. Wiki schweigt sich dazu relativ aus. Kann mir da jemand ne Hilfestellung geben wo sowas zu finden ist? Gern auch per PM.

anddill
2014-11-20, 12:54:06
Bei heise (http://www.heise.de/newsticker/meldung/AMD-verspricht-mehr-Performance-fuer-Carrizo-Prozessoren-2460880.html) gibts endlich Fakten. Überraschend ist, daß es tatsächlich zwei innerlich komplett verschiedene Dies geben soll. Einmal mit Baumaschine für die höheren TDPs und mit Katzenkernen für Tablets.

Dabei überrascht die Unterscheidung zwischen Carrizo und Carrizo-L: In ersterem sollen Prozessorkerne mit Bulldozer-Mikroarchitektur der vierten Generation namens Excavator stecken, in letzerem jedoch welche mit "Puma+"-Technik, die für besonders sparsame und billige Geräte wie Tablets entwickelt wurde.
(Heise)

y33H@
2014-11-20, 12:55:15
Carrizo-L dürfte Nolan entsprechen.

Nakai
2014-11-20, 13:12:00
Carrizo-L dürfte Nolan entsprechen.

Zwei Dies, das würde passen, ja. Carrizo-L wird wohl auch weniger CUs besitzen.
So ein Quadcore Jaguar mit L2-Cache braucht ~26mm². Zwei XV-Module sollten leicht über 43mm² sein. Die GPU wird kleiner ausfallen(2...4 CUs?!). Ich glaube, dass Carrizo-L nicht mehr in Tablets landen wird, dafür ist die TDP zu hoch. Das wird eher Amur mit den ARM-Kernen werden.

Locuza
2014-11-20, 13:19:13
Ich dachte Nolan und Amur wären 20nm SoC unterm selben Package mit HSA und Dual-Channel.
Für Carrizo-L stehen aber 28nm und kein HSA an.

mboeller
2014-11-20, 13:21:24
also anscheinend der gleiche Sockel für Carrizo und Nolan. Da macht es dann Sinn den Nolan Carrizo-L zu nennen.

Ravenhearth
2014-11-20, 13:56:03
Carrizo-L dürfte Nolan entsprechen.

Ich dachte, Nolan sei 20nm. Zumindest gab es darüber vor einigen Monaten entsprechende Gerüchte/Meldungen. Vielleicht ist Nolan nicht Carrizo-L, sondern ein Skybridge-Chip in 20nm, der später erscheint (Nachfolger von Mullins?). Denn irgendwie passt das im Moment noch nicht ganz zusammen.

Und gibt es Informationen, wann Carrizo für den Desktop erscheint? Bisher ging man eigentlich von Anfang 2015 aus. Es könnte so laufen wie bei Kaveri: Desktop Anfang des Jahres, Mobile einige Monate später. Zumindest hoffe ich, dass die Desktop-APUs nicht erst Mitte 2015 kommen.

y33H@
2014-11-20, 14:02:12
Äh ja, ist Quatsch.

Nakai
2014-11-20, 14:16:59
Aua, siehe Roadmp für 2015. Mullins bleibt bestehen. Für Beema kommt Carrizo-L, welcher wohl ein extra Die ist. Das Featureset sieht eher nach Beema/Mullins aus, aber mit PUMA+-Kernen. Seltsam, keine Nextgen-GCN-GPU. Carrizo-L ist eher mit Beema vergleichbar und wird nur verbesserte CPU-Kerne haben. Der Rest wird ähnlich sein, schätze ich. Nolan/Amur wird dann eher Ende 2015 kommen.

Ahja, interessant ist das FP4-Package für Carrizo-L. Das spricht für mehr Speicherbandbreite durch Dualchannel. IMO könnte Carrizo-L ein Chip zwischen Mullins und Carrizo werden, irgendetwas um die ~150mm². Damit würde man schon mehr CUs und mehr PHYs anbringen können.

Unicous
2014-11-20, 20:25:01
Das ist sicherlich nur ein vorläufige roadmap. Da kommt dann vllt. noch eine 20nm Variante nachgeschoben.

Digitimes könnte vllt. diesmal wirklich ein paar Treffer gelandet haben. Sie sagten ja, dass Carrizo Beema ersetzt... nur haben sie dabei vergessen, dass es weiterhin Puma-Kerne sind.:freak:
Demnach könnten die 20nm APUs wirklich erst im Q3 vom Stapel laufen, was jetzt nicht soo prickelnd ist.
Dafür könnte ich mir vorstellen, dass die neue HighEnd-CPU wirklich im frühen H1'16 erscheint und die Skybridge@14nm dann Ende 2016.

Eins ist jedenfalls klar. AMD hat Carrizo umgemodelt um vllt. ihre Mobile Angebot zu "streamlinen". Es gibt nur noch Carrizo bottom to top (und dadurch wird auch der Nomenklatur-Blödsinn hoffentlich vereinfacht) Mullins ist Platzhalter im Tablet/Netbook? Bereich.

Der Platform-Slide ist demnach "veraltet" denn Carrizo fängt bei 15 Watt an und nicht mehr bei 12 Watt. Ich bin auch weiterhin nicht davon überzeugt, dass AMD den L2 Cache einfach so halbiert hat (außer dadurch ist die Latenz deutlich gesunken) und sich das über die gesamte Produktlinie zieht.

Ich schätze spätestens zur CES wissen wir mehr. Ich denke AMD wird wie im letzten Jahr die entsprechenden Produkte vorstellen. Neue Freesync Monitore bzw. Partner werden laut Robert Hallock (mittlerweile Global Technical Marketing Lead) zur CES vorgestellt, da bietet es sich mehr denn je an noch mehr neue Produkte vorzustellen (vllt. auch GPUs:freak:)


Die roadmap hat bei den "Energieeffizienzmaßnahmen" hat sich auch leicht verändert

http://images.anandtech.com/doci/7974/Screen-Shot-2014-04-29-at-1.08.08-AM.jpg
http://www.pcper.com/files/news/2014-11-20/carrizo_02.png
(e: bessere Version gefunden)

Wobei ich mich immer noch frage wie man die roadmap interpretieren soll. Was heißt halb "in product" halb "in development". Entweder es ist implementiert und wartet darauf in den Markt zu entlassen werden, oder es muss noch fertiggestellt werden.

samm
2014-11-20, 21:12:41
Was heißt halb "in product" halb "in development". Entweder es ist implementiert und wartet darauf in den Markt zu entlassen werden, oder es muss noch fertiggestellt werden."Feature gibt es schon, es wird aber weiterentwickelt" wäre meine Deutung.

Unicous
2014-11-20, 21:20:46
"in market" heißt logischerweise auf dem Markt
"in product" müsste heißen, es ist in einem Produkt integriert aber noch nicht auf dem Markt
"in development" heißt es wird noch daran rumgefrickelt

Soweit so gut. Aber wir sind hier ja nicht bei Schrödinger und ein Hardware-Feature (und soweit ich das überblicke sind es alles Hardwarefeatures) kann nicht gleichzeitig in Entwicklung und bereits implementiert sein.

Es stellt sich daher die Frage, ob es um das gesamte Produk-Portfolio geht oder um die IP an sich, die erfolgreich in einem Produkt integriert wurde.

Daraus schlau werde ich nicht und eine Erklärung wurde bislang auch nicht geliefert. Ersteres war ja iirc Bestandteil der Kaveri Pressemappe. Ob es da noch Annotationen gab... ich glaube es nicht. Und ein Video von der Präsentation gibt es sicherlich auch nicht. Sicherlich nur irgendeinen nichtssagenden Zusammenschnitt in ein paar Tagen.

HOT
2014-11-20, 23:02:24
Carrizo-L dürfte Nolan entsprechen.
Carrizo-L ersetzt Beema. Offenbar sind AMDs 20nm-Pläne gestorben, denn Mullins hätte von Nolan ersetzt werden sollen. Schade eigentlich... unverständlich und verständlich zugleich, weil ja die XBox-APU in 20nm kommt. Unverständlich, weil die Technik ja offensichtlich kein Problem ist und verständlich, da man offensichtlich schlicht keine Kapazitäten für Nolan aquirieren konnte oder es einfach zu teuer war. Also doch kein 20nm planar bei AMD (Ausnahme Custom-SoCs) und Skybridge evtl. erst 2016 (oder auch gar nicht, ich fand die Idee sowieso ziemlich blödsinnig, wofür braucht man sowas?).

Unicous
2014-11-20, 23:05:14
Sagt wer? Du? Ok.

StefanV
2014-11-20, 23:35:12
Ist doch ganz einfach:

Das entsprechende Feature gibt es schon. Es gibt aber schon eine Weiterentwickelte Version davon.

Insbesondere wenn du mal auf 'Intelligent Boost and Performance aware Optimization' schaust, wird das recht klar.

Das ist zwar schon teilweise implementiert (R9-290(X)), aber es gibt da noch einige Punkte, in denen das verbessert werden kann. Zum Beispiel mit 'Inter-frame power gating' oder 'per part adaptive voltage', 'Voltage adaptive frequency scaling' ist ebenso Bestandteil von diesem Punkt wie eiggentlich etwas mehr als die Hälfte der Dinge auf dem Slide...

Ist halt etwas Marketing Bullshit-Propaganda dabei, so dass das ganze nicht 'technisch korrekt' ist...

Nakai
2014-11-20, 23:36:09
Wobei ich mich immer noch frage wie man die roadmap interpretieren soll. Was heißt halb "in product" halb "in development". Entweder es ist implementiert und wartet darauf in den Markt zu entlassen werden, oder es muss noch fertiggestellt werden.

In Market = Umsetzung auf dem Markt, wird also vom Markt akzeptiert
In Product = Produkte haben diese Features. Produkte auf dem Markt oder in der Pipeline
In Developement = In Entwicklung

Siehe HSA und OpenCL. Ist im Markt, in Produkten und wird noch weiterentwickelt.

Ahja nur meine Interpretation.


Sry, dass ich das so sage. Es wird Zeit, dass Qualcomm[oder anderes einfügen^^] AMD aufkauft.

Unicous
2014-11-21, 00:03:25
@HOT

Du machst gerade Skybridge schlecht, vergisst dabei aber, dass sowohl Carrizo-L als auch Carrizo im gleichen "Sockel"/Package Platz finden.

Ist das nicht schon irgendwie eine klitzekleine Vorstufe von Sykbridge? SoCs mit unterschiedlicher IP, gleiche Plattform.

Digitimes behauptete Carrizo löst Beema ab...Carrizo-L löst Beema ab. Digitimes behauptete Im Q3 kommt Nolan und Amur. ...

Beide Meldungen wurden innerhalb weniger Tage veröffentlicht.

Ich sehe bisher keine Anzeichen, dass die 20nm APUs eingestellt wurden, wohl aber denke ich, dass man sie verschoben hat (um 2 Quartale) und Carrizo-L reingeschoben hat.

FP4 könnte die gemeinsame Plattform werden. (Im Mobilbereich)


edit:

Gian Maria Forni von BitsandChips.it behauptet (im S|A Forum) übrigens weiterhin, dass es nur einen Kaveri Desktop Refresh geben wird, also kein Carrizo für FM2+.

Agent117
2014-11-21, 01:10:23
@HOT

Ich sehe bisher keine Anzeichen, dass die 20nm APUs eingestellt wurden, wohl aber denke ich, dass man sie verschoben hat (um 2 Quartale) und Carrizo-L reingeschoben hat.

FP4 könnte die gemeinsame Plattform werden. (Im Mobilbereich)

Waren die 20nm APUs nicht ausschließlich eher für Lowend, also unter Carrizo non L? tut ja nix zur Sache, ob die jetzt eingestellt wurden oder nicht, was ich auch nicht glaube, standen sie doch auf allen neueren Roadmaps.
Wenn AMD aber im Q3/15 dann diese 20nm APUs launcht, und K12/Zen schon im Q1/16 kommt, kann man sich doch eigentlich fast schon sicher sein, dass K12/Zen eine deutlich leistungsfähigere Architektur sind und leistungsmäßig die FXer übertreffen sollte.

Unicous
2014-11-21, 01:26:20
Die Skybridge APUs standen/stehen bis jetzt auf keiner "roadmap" :wink:, sie wurden nur Mitte des Jahres u.a. für

http://www.extremetech.com/wp-content/uploads/2014/05/amd-ambidextrous-roadmap.jpg

angekündigt. Wir gehen die ganze Zeit davon aus, dass die Designs auch im Consumerbereich kommen, ist ja auch mehr als logisch. Bloß wann ist die Frage.
Könnte ja sein, dass AMD erst die "Prosumer" versorgt und erst z.B. Anfang 2016 die "Consumer".

Irgendwoher könnte AMD auf jeden Fall 20nm sourcen, denn im Q3 hat schon längst Apples ramp-up für die neue Season angefangen und dementsprechend flacht auch das Verlangen nach "mehr" 20nm TSMC Chips ab. GF und Samsung sind auch weiterhin Möglichkeiten. Die Verzögerung könnte jedoch auf TSMC hinweisen und natürlich die Tatsache, dass seit 2010 dort die "kleinen" APUs hergestellt werden.

Ob man daraus schließen kann, dass "Zen" leistungsfähiger ist, sehe ich zwar nicht... aber es muss so sein, alles andere wäre Witz.

Knuddelbearli
2014-11-21, 01:58:58
Wobei ich mich immer noch frage wie man die roadmap interpretieren soll. Was heißt halb "in product" halb "in development". Entweder es ist implementiert und wartet darauf in den Markt zu entlassen werden, oder es muss noch fertiggestellt werden.

ganz einfach. das ist auf den zeitpunkt bezogen für den die Präsentation gedacht war.

OBrian
2014-11-21, 05:49:52
oder mit einem Kasten werden mehrere ähnliche Techniken zusammengefaßt, von denen einige schon in Produkten sind, andere noch nicht. Die Beschreibungen sind ja relativ allgemein und schwammig formuliert, geht ja auch kaum anders in der Kürze.

Knuddelbearli
2014-11-21, 06:06:19
Lese es so

2014 ist die Roadmap

Finer graned usw bla bla
erste Version bereits in Produkten erhältlich 2te Version kommt demnächst und ist fertig entwickelt und kommt Ende 2014

Inter frame power gating ist eine erste Version bereits ( Stand jetzt nov 2014 ) in der Endfertigung und kommt ende 2014 und eine Weiterentwicklung ist für 2015 in Entwicklung

oder ganz extrem HSA das alle 3 farben hat

2013 kam erstmal ein HSA Produkt ( so wie wir es uns vorstellen ) auf den markt
2014 dann weitere
Ende 2014 Anfang 2015 kommt dann eine weiter Version
und für Ende 2015 / 2016 haben wir eine nochmal verbesserte version in Entwicklung

alles stand heute Nov 2014

Unicous
2014-11-21, 14:24:15
Sag ich ja: Man kann es unterschiedlich interpretieren.

Entweder wird von Entwicklungsstufen gesprochen, oder konkreten Produkten jedoch ist noch nicht das gesamte Produktportfolio abgedeckt...

Jedenfalls indiziert "Integrated Voltage Regulation" dass etwas im Jahre 2015 kommen wird, welches Produkt bei "interframe powergating" gemeint ist, frage ich mich dann auch, jedenfalls ist Ersteres ein Indiz für die 20nm Chips, die sich anscheinend ins Q2/H2 ("in product"?) whatever verschoben haben.

Andere Frage:

Was soll das hier sein?

http://www.sisoftware.eu/rank2011d/show_device.php?q=c9a598d994d0f0a2c3a7c2adc3e3b186a6e193f282ea83e093a888c984c0e0 b2d3b7d2bdd3f3a196b6f183e292fa93f083a5c2ffd2e3c5b78aba9cf5c8f9dfb78abf99e1dcedcb aecbf6c6e093ae96&l=en

Auslesefehler? Könnte sein. Aber bis auf das mickrige Interface und dem viel zu niedrigen Takt (Bonaire XTX liegt bei über 1GHz) ist ja alles normal soweit.

Vllt. auch Embedded wie hier:

http://www.sisoftware.eu/rank2011d/show_device.php?q=c9a598d994d0f0a2c3a7c2adc3e3b186a6e193f282ea83e093a888c984c0e0 b2d3b7d2bdd3f3b68eb680b096f1cce1d0f684b989afc6fbddb588aed6ebcda8cdf0c0e695a890&l=en

HOT
2014-11-21, 14:48:56
Ok, das war vllt. etwas kurz gesprungen. Allerdings ist es schon komisch, dass Mullins nicht durch Nolan ersetzt werden. Ich fänds jedenfalls zusätzlich komisch, wenn 20nm-Nolan dann in Skybridge kommt aber nicht mobil, also dass man da bei 28nm bleibt (so wie auf der Roadmap vermerkt). Natürlich könnte es noch zusätzlich eine embedded-Roadmap geben, wo Nolan dann neben Skybridge wieder auftaucht.
Carrizo-L muss sich allerdings auch von Beema/Kabini (Beema ist ja offenkundlich Kabini Rev.B) unterscheiden, der dürfte ja auch die FB-Kompression haben und voll HSA-fähig sein. Vllt. ist Nolan einfach ein Shrink von Carrizo-L.

reaperrr
2014-11-21, 15:23:05
Carrizo-L muss sich allerdings auch von Beema/Kabini (Beema ist ja offenkundlich Kabini Rev.B) unterscheiden, der dürfte ja auch die FB-Kompression haben und voll HSA-fähig sein. Vllt. ist Nolan einfach ein Shrink von Carrizo-L.
Glaube ich nicht, bei Carrizo-L steht anders als bei Carrizo nichts von neuer GPU-Architektur.

Und wozu auch, wenn C-L ein 128-bit SI hat, wird bis einschl. 4 CUs auch nicht wirklich FB-Kompression gebraucht. Das Verhältnis von Rohleistung zu Speicherbandbreite wäre ja auch so schon doppelt so gut wie z.B. bei Kaveri im Vollausbau. Und die verbesserte Tesselation von GCN 1.2 wäre in dem Performance-Segment auch nur Verschwendung von Transistoren.

fondness
2014-11-21, 17:03:13
Bericht von AnandTech:
http://www.anandtech.com/show/8742/amd-announces-carrizo-and-carrizol-next-gen-apus-for-h1-2015

y33H@
2014-11-21, 17:08:34
Ian weiß wohl auch nicht mehr.