AMD - AMDs CPU-Architekturen-Strategie (Skybridge, K12, Zen, ...) [Archiv] - Seite 9

R.I.P.

2015-10-02, 19:04:38

AMD ist fast pleite, Jim Keller wurde entlassen und ein Teil der Belegschaft wurde gekündigt, 2016 wird AMD nochmal ein Teil der Belegschaft gekündigen, AMD kann sich nicht mehr lange halten.

Zen wird vermutlich genau wie Bulldozer ein reinfall.

Die aktuellen CPUs von Intel sind auch noch Anfang 2017 effizienter als AMD kann ich sagen :)

AMD wird gerade von einer Investing-Firma gekauft, möchte jedoch eine schlankere Struktur. Deshalb muß 5% der Belegschaft gehen. Jim Keller ist so ein Genie, dass er Zen1-10 entwickelt hat und wurde gegangen, da AMD nun bis ins Jahr 2120 genug Blueprints hat. Zen wird ein 8Kerner, der schneller als Intels 8Kerner sein wird und das bei ca. 50% weniger Verbrauch. Kann nebenbei auch Kaffee machen und wird den Weltfrieden herbeibringen. 2017 wird Intel Pleite sein und AMD des Monopols bezichtigt werden. :)

Zufrieden? Gleich sinnvoll wie dein Post und wird vielleicht mit gleicher Wahrschienlichkeit eintreten :freak: Junge, Junge, ist dir manchmal langweilig?

y33H@

2015-10-02, 21:36:03

*falscher Thread*

Locuza

2015-10-03, 09:13:50

http://1.bp.blogspot.com/-VaqmMR27CR8/Vg8hnSjnm8I/AAAAAAAABYk/Nw8KgRZUu3U/s1600/Zen-Architektur%2BCore%2BV0.2.png
http://dresdenboy.blogspot.de/

Schöner Blogeintrag von Dresdenboy.
Sehr nett das wir dank Compiler-Einträgen schon gewisse Vorabinfos haben.

Mit 4-Integer-Pipes ist Zen sehr breit geworden.
Auf der FP-Seite sind 128-Bit Pipes dagegen sehr mager.
Ich habe eig. mit 256-Bit Pipes gerechnet.

Vielleicht wird AMD wie Intel einen getrennten Ansatz zwischen Client und Enterprise-Kunden verfolgen.
Bei Bits&Chips war das sogar vor vielen Jahren gemeint worden, dass AMDs Zen sehr modular ist und AMD sogar angepasste FP-Teile anbieten möchte.
Eben genau das was Intel jetzt mit Skylake macht.
256-Bit für Client, 512-Bit mit Skylake-E für Enterprise.

Skysnake

2015-10-03, 09:28:52

Glaub ich eher nicht. Man wird sicherlich 2x128 oder eben 1x256 durchschleusen können. An sich ist das 256er ja einfacher zu realisieren als die doppelte 128er Version. Man hat ja einen einfacheren Datenfluss.

EDIT:
Das wären dann btw 16. FP64 Operationen pro Takt, wenn die Pipeline gefüllt ist.

Der L1 ist aber nicht soo üppig ausgefallen mit 32kb L1$D Eventuell greoft man da die größen von Intel auf?

StefanV

2015-10-03, 09:34:10

Die FPU ist ja, seit sich die Shader bei 3D Beschleuniger wirklich stark durchgesetzt haben, für uns Endkunden ziemlich irrelevant geworden. Da zählt fast nur noch die Integer Leistung...

fondness

2015-10-03, 10:09:40

Auf der FP-Seite sind 128-Bit Pipes dagegen sehr mager.
Ich habe eig. mit 256-Bit gerechnet.

Ähm, ich sehe da 4x128 bit oder 2x 256 bit?

/Edit: Der Blogeintrag selbst ist im übrigen auch sehr interessant. Anhand der Patcheinträge steht also auf jeden Fall schonmal fest:

- Decoders unit has 4 decoders and all of them can decode fast path and vector type instructions.
- Integer unit 4 ALU pipes.
- 2 AGU pipes.
- Floating point unit 4 FP pipes.
- 32 KB size of l1 cache.
- 512 KB size of l2 cache.

BTW, sehr kurze Latenzen, das könnte auf eher niedrige Taktraten hindeuten.

YfOrU

2015-10-03, 11:23:49

Passt auch zur Folie vom Financial Analyst Day:
//Edit: Folie ist vermutlich ein Fake

http://www.extremetech.com/wp-content/uploads/2015/04/zen.jpg

Geht auf den ersten Blick schon recht deutlich in Richtung Haswell.

fondness

2015-10-03, 11:25:00

Die Folie ist AFAIk ein Fake und wurde am Financial Analyst Day nicht gezeigt. Genau wie sich auch die entsprechende Roadmap als Fake heraus gestellt hat.

Locuza

2015-10-03, 11:53:47

YfOrU

2015-10-03, 12:06:46

Die Folie ist AFAIk ein Fake und wurde am Financial Analyst Day nicht gezeigt. Genau wie sich auch die entsprechende Roadmap als Fake heraus gestellt hat.

Ja. Scheint wirklich so zu sein - passt dafür aber ziemlich gut.

OBrian

2015-10-03, 12:25:20

ja, die war offensichtlich ganz gut geraten damals, bzw. die Gerüchte gut zusammengebastelt.

Gut, daß wir jetzt mal einen Schritt weiter sind bzgl. echter handfester Infos. Es geht wirklich in die Richtung, die man erwartet hatte, oder soll ich besser sagen "erhofft".

Die FPU ist ja, seit sich die Shader bei 3D Beschleuniger wirklich stark durchgesetzt haben, für uns Endkunden ziemlich irrelevant geworden. Da zählt fast nur noch die Integer Leistung...Ja, da eine GPU immer verfügbar ist, selbst im kleinsten Kackrechner, kann man sich darauf verlassen, die für alle Berechnungen zu nutzen, die darauf laufen. Sicherlich geht mit einer GPU noch nicht alles was mit einer FPU geht, aber ich gehe davon aus, daß es bei der GPU-Entwicklung genau dahin geht, die gute alte FPU komplett und vollständig zu ersetzen.

Daher reicht es, wenn die Zen-FPU jetzt nur "ausreichend" schnell wird, und in der Nachfolgearchitektur (also nicht Zen v2, sondern das, was nach mehreren Evolutionsstufen neu kommen wird) wird es möglicherweise gar keine FPU mehr geben.

iuno

2015-10-03, 13:42:35

Ähm, ich sehe da 4x128 bit oder 2x 256 bit?

Add und multiply sind getrennt aufgeführt.

Nakai

2015-10-03, 14:12:00

Ich brauch einen Superman.

Wie viele SP FLOPs schafft ein Zen-Core bei SSE/AVX und AVX + FMA?
Als Referenz:
http://www.anandtech.com/show/7711/floating-point-peak-performance-of-kaveri-and-other-recent-amd-and-intel-chips

Würd ich nicht als Vergleich ranziehen. Einerseits weiß man nicht, wie es getestet wurde. Bulldozer hat eine gesharte FPU. Wenn ich nur einen Thread habe, dann bekommt der die volle Breite.

Reinher vom Aufbau und vom Vergleich, ist ZEN einem Haswell identisch:
2x256FMAs
Was genau da noch dahintersteckt, bei Intel ist es etwas anders, weiß man jetzt noch nicht.

Ansonsten sieht ZEN sehr nach Cyclone aus.

http://images.anandtech.com/doci/7910/Cyclone.png

*hust*

Wenn es so ist, wird man den Exekution-Teil von Jaguar stark überarbeiten. Keine dedizierten Scheduler für INTs und AGUs. Ich sehe da zwei Möglichkeiten. Scheduler für INT mit mehreren Ports darunter(mehr als 2 eher 4) und einen Scheduler für die AGUs/LDSTs (mehr als 2 eher 4 Ports) und dann noch einen Scheduler für die FPU(mehr als 2 eher 4 Ports). Cyclon ist sehr ähnlich aufgebaut(*hust*). Die Decoder müssen mindestens verdoppelt werden.
Und ja vieles von Bulldozer übernehmen.

Mich würde es nicht wundern, wenn das Ding erstmal viel breiter ist, als erwartet. Ich erwarte mindestens 4 Decoder, aber noch dedizierte Scheduler für Float und Int, eventuell sogar für LD/ST.
Das kostet wohl eine extra Pipelinestufe, würde aber viele Möglichkeiten einräumen. Die Teams könnten unabhängiger arbeiten, solange die Schnittstellen passen.

*hust*

Nur so nebenbei, wenn das Zen ist, kann man einiges erwarten. Man baut den Execution-Teil nicht einfach so fett, wenn der Rest nicht in der Lage ist, das auszufüllen. Ahja eine Decode-Unit kann wohl 1-2 MacroOps raushauen, also zweifach Decode-Units. Bei Intel 1 oder 4 MicroOps.

€: Eine GPU mit einer FPU zu vergleichen ist waaghalsig. Zen hat soviele Ausführunsgressourcen wie Haswell.

€2: Ein Kritikpunkt gibt es dennoch. Wieso nur zwei AGUs?

Locuza

2015-10-03, 15:41:30

Ein Held, der sich mehr Mühe bei STRG+F gemacht hat:
Bei den 256b AVX FMA steht:
znver1-double,(znver1-fp0+znver1-fp3)|(znver1-fp1+znver1-fp3)
Also eine Kombination von von FP Pipe: 0+3 oder 1+3
Das heißt es sollte nur eine FMA Instruktion pro Takt möglich sein.
256b AVX ADD:
znver1-double,znver1-fp2|znver1-fp3
Es ist eine double Instruktion, die auf Pipe 2 oder 3 möglich ist.
256b AVX MUL:
znver1-double,(znver1-fp0|znver1-fp1)*3
Multiplikation ist also Pipe 0 oder 1, aber nur alle 3 Takte möglich.

Es kann also nur eine Add Pipe als Akku für FMA benutzt werden, während beide Mul mögliche Ports sind. Entsprechend müsste man das Blockschaltbild nochmals anpassen.

Bei den AGUs:
+(define_cpu_unit "znver1-agu0" "znver1_agu")
+(define_cpu_unit "znver1-agu1" "znver1_agu")
+(define_reservation "znver1-agu-reserve" "znver1-agu0|znver1-agu1")
+(define_reservation "znver1-load" "znver1-agu-reserve")
+(define_reservation "znver1-store" "znver1-agu-reserve")
Bedeutet denke ich das beide AGUs load und store können. Bei Bobcat z.b. gibts ja nur je 1load + 1store.
Und die AGUs sind auch für FP load/store zuständig, sollten demnach genauso 128bit breit sein, wie die FP units.

http://www.planet3dnow.de/vbulletin/threads/421433-AMD-Zen-14nm-8-Kerne-95W-TDP-DDR4?p=5044162&viewfull=1#post5044162

Skysnake

2015-10-03, 16:10:54

heist das etwa, man bekommt gar nicht jeden Takt eine AVX MUL durch?

Das hört sich doch irgendwie etwas sehr krude an :ugly:

Nakai

2015-10-03, 16:20:51

Mhh, das sieht für mich, nach der Übernahme der BD-FPU aus:

http://citavia.blog.de/2009/11/23/some-additional-bits-of-information-7441398/

Ich lass das mal hier noch:

www.agner.org/optimize/microarchitecture.pdf

Nun mal zu ZEN.

http://www.realworldtech.com/jaguar/7/

ZEN sieht für mich, wie eine ziemlich große Wildkatze aus, kombiniert mit Erfahrungen seitens Bulldozer. Mich würde es nicht wundern, wenn Zen so ziemlich eine doppelte Wildkatze in nahezu allen Aspekten ist.

€:
heist das etwa, man bekommt gar nicht jeden Takt eine AVX MUL durch?

Das hört sich doch irgendwie etwas sehr krude an :ugly:

Wenn das wirklich so, was ich mir seeehr schwer vorstellen...dann ja...das ist krude.

€2: Einfach mal abwarten, ich kann mir vieles noch nicht so vorstellen, wie es sollte.

OBrian

2015-10-03, 17:45:41

Nur so nebenbei, wenn das Zen ist, kann man einiges erwarten.Also daß es hier um Zen geht, ist 100%ig klar. In dem Patch-Post (https://patchwork.ozlabs.org/patch/524324/) wird das ja extra erwähnt, nicht nur als Kürzel, sondern auch ausgeschrieben:
The attached patch enables -march=znver1 (AMD family 17h Zen processor).
Die Grafik oben hat Dresdenboy natürlich selbst daraus konstruiert.

HOT

2015-10-03, 18:19:43

http://www.pcgameshardware.de/CPU-Hardware-154106/News/Neue-Details-zur-CPU-Hoffnung-Zen-1173318/
Die schreiben da einen Mist...
die FPU ist erst seit Haswell nativ 256Bit, AMD unterstützt mit allen BD außer Rev.B ebenfalls FMA3 (sogar FMA4) und die 2 128Bit FMACs wären jetzt pro Kern, will heißen, ein 8-Kern-Zen hätte die doppelte FMAC-Leistung als ein 8-Kern-BD, ergo 256Bit pro Kern, nur nicht pro Takt.

Locuza

2015-10-03, 18:48:48

Die News ist teilweise leider auf mich gewachsen.
Explizit den FPU-Part wollte ich eig. umschreiben, mache das aber erst später, wenn sich für mich mehr geklärt hat.

Sandy-Bridge hatte für AVX1 die dazu passenden 256-Bit FP-Pipes.
Mit Haswell kam auch für die Integer-Seite mit AVX2 256-Bit dazu.

Der Vergleich zu Bulldozer wurde von mir nicht ausführlich gezogen und nur auf Intel Seite die Verbesserungen für den maximalen Durchsatz genannt.

Nakai

2015-10-03, 20:26:14

iuno

2015-10-04, 12:07:24

Was auch noch okay wäre, imho. Wenn ich einen Zen 8-Kerner dann samt einer modernen Plattform zu einem ordentlichen Preis bekomme, wäre das für mich ein gutes Upgrade. Ich denke viele, die noch einen 2500k oder gar älter benutzen, werden das ähnlich sehen. Allerdings muss man natürlich auch sehen, dass Intel alle Mittel hat, dagegenzuhalten. Ich gehe einfach mal davon aus, dass die Effizienz stimmt nach Jaguar, Carrizo und mit dem neuen Prozess.
btw was sind LD ST Funktionalitäten?
Warum verrät uns AMD eigentlich schon so detailliert, wie Zen aussehen wird? Das werden sicher einige zum Anlass nehmen, die Serie jetzt schon wieder schlechtzureden...
War eigentlich die Modularität mit verschiedenen Ausbaugrößen von CPU, GPU und HBM auf einem Interposer schon für Zen geplant oder ist das etwas für die noch fernere Zukunft?

Hübie

2015-10-04, 12:37:28

LD=Load, ST=Store.

fondness

2015-10-04, 12:38:45

Reinher von den derzeitigen Daten wird Zen zwischen Ivy Bridge und Haswell landen. 2 AGUs sind wenig. Die FPU hat aber auch LD ST Funktionalitäten, also mal gucken. Es gibt aber noch sehr viele weitere Punkte^^

Als ob die Anzahl der Ausführungseinheiten auch nur irgendwas aussagen würde. Entscheidend ist, wie gut man diese füttern kann. Man kann höchsten vielleicht schlussfolgern, dass AMD 4 INT-Pipes nicht ohne Grund verbaut. Trotzdem ist das nur eine extrem grobe Einordnung, da es auch auf den AUfbau ankommt.

Hübie

2015-10-04, 12:44:39

Wenn zwei AGUs schnell schalten und gleichzeitig auch geschickt angebunden sind müssen es nicht zwangsläufig mehr sein. Kostet Fläche und xx mehr pJ/Transfer. Wird schon seinen Grund haben.

Edit: Ach so. Du meinst die ALUs. Da ist Bandbreite, Anzahl und Scheduling wichtig.

Nakai

2015-10-04, 13:27:10

Als ob die Anzahl der Ausführungseinheiten auch nur irgendwas aussagen würde. Entscheidend ist, wie gut man diese füttern kann. Man kann höchsten vielleicht schlussfolgern, dass AMD 4 INT-Pipes nicht ohne Grund verbaut. Trotzdem ist das nur eine extrem grobe Einordnung, da es auch auf den AUfbau ankommt.

Selbstverständlich hängt es auch von anderen Faktoren ab. Eigentlich ist das Problem viel komplizierter. Die 4 ALUs interessieren mich eher nicht. Interessanter ist die AGU-Anzahl. Reinher von den Daten sind das womöglich AGUs mit LD/ST-Funktionalitäten, also nicht explizit für Load und Store. Das wird meisten noch sequentialisiert und in eine Queue gestopft. K7/8/10 hatte drei AGUs, welche alles konnten, aber die zugrundeliegende Load und Store-Bandbreite war begrenzt, weswegen dass nicht voll ausgenutzt werden.

Wir wissen derzeit sehr wenig, weswegen ich eher anhand dieser zugrundeliegenden Struktur spekuliere. Eine Chiparchitektur ist meistens sehr gut ausbalanziert. Es wurde nichts dem Zufall überlassen, dementsprechend muss man davon ausgehen, dass die derzeitige Konfiguration so ist, weil es eben nur so geht, bzw. anders weniger Sinn gemacht hätte und deutlich mehr Aufwand bedeutet hätte.

OBrian

2015-10-04, 13:34:42

Warum verrät uns AMD eigentlich schon so detailliert, wie Zen aussehen wird? Das werden sicher einige zum Anlass nehmen, die Serie jetzt schon wieder schlechtzureden...Tun sie ja eigentlich nicht direkt, sondern es ist ein Patch-Code, der nun einfach mal irgendwann auch Tageslicht erblicken muß, wenn daraus mal ein lauffähiges Stück Software werden soll.

Das Schlechtreden schaffen die betreffenden Leute (wir wissen, wer gemeint ist^^) ja auch ohne jegliche Infos...

Worauf ich jedenfalls noch warte, ist eine detaillierte technische Präsentation der Architektur mit Dutzenden Folien und einer langen Q&A-Session hinterher, ohne daß es dabei um die konkreten Chips geht, in denen diese Architektur den CPU-Teil bilden wird. Wahrscheinlich im Rahmen irgendeines Symposiums, kA was da demnächst ansteht.

Wir wissen derzeit sehr wenig, weswegen ich eher anhand dieser zugrundeliegenden Struktur spekuliere. Eine Chiparchitektur ist meistens sehr gut ausbalanziert. Es wurde nichts dem Zufall überlassen, dementsprechend muss man davon ausgehen, dass die derzeitige Konfiguration so ist, weil es eben nur so geht, bzw. anders weniger Sinn gemacht hätte und deutlich mehr Aufwand bedeutet hätte. Und Zen dürfte besonders gut ausbalanciert sein, da sie mit Zen komplett neu anfangen können und auf nichts Rücksicht nehmen müssen: Die Fertigung ist neu, die Plattformanbindung ist neu (irgendein noch nicht näher spezifiziertes "Fabric"), der RAM ist neu (sei es DDR4 oder HBM, letzteres sogar von AMD großteils mitentwickelt und somit sicherlich auf das hin zugeschnitten, was sie langfristig damit vorhaben). Nichts, was bereits besteht und woran sich Zen erstmal noch anpassen und somit einen faulen Kompromiss zwischen alt und neu eingehen müßte. Hier besteht wirklich die Möglichkeit eines fast kompletten Neuanfangs mit nur wenigen groben Eckpunkten, die passen müssen.

iuno

2015-10-04, 13:44:47

Ja, aber es wäre kein Problem für AMD den Kram zum jetzigen Zeitpunkt für Tests u.ä. nur intern zu verwenden, die Patches müssen ja nicht gleich upstream gehen, bis man als Verbraucher Zen kaufen kann, stehen ja noch GCC Releases aus ;)

Übrigens ist in der binutils Mailinglist die Rede von einer öffentlichen Doku...
https://sourceware.org/ml/binutils/2015-03/msg00245.html

Is there _any_ public documentation available for this new processor
model?

Jan
As of now, no!
We are pulling in efforts to make this publicly available soon.

-Ganesh

MORPHiNE

2015-10-05, 11:26:18

Ja, aber es wäre kein Problem für AMD den Kram zum jetzigen Zeitpunkt für Tests u.ä. nur intern zu verwenden, die Patches müssen ja nicht gleich upstream gehen, bis man als Verbraucher Zen kaufen kann, stehen ja noch GCC Releases aus ;)

Distributionen brauchen aber die Vorlaufzeit, entsprechende GCC-Releases einzubinden, zu testen (ggf. Korrekturen in den Upstream fließen zu lassen) und in das fertige Produkt zu packen, was dann idealerweise schon draußen ist, wenn man auch Zen-CPUs kaufen kann. Das kann man gar nicht früh genug machen. Verzögert sich das Release des Compilers, kommt er nicht rein.
Da wäre es schädlich, den entsprechenden Code aus Marketinggründen zurückzuhalten.

Nakai

2015-10-05, 14:25:54

http://forums.anandtech.com/showthread.php?t=2343525

https://de.wikipedia.org/wiki/Apple_A8#/media/File:Cyclone_plus.jpg

Für mich sieht ZEN sehr nach Cyclone aus. Die 6 Decoder seitens Cyclone sind nicht mit den 4 Decodern seitens AMD vergleichbar. Ein X86-Decoder sollte 1-2 MacroOps decodieren können(bei AMD). Dank SMT wird man hier und da nochmal schneller sein. Ich sage Haswell-Niveau. IvyBridge sollte man schlagen können.

MR2

2015-10-05, 19:01:46

Haswell Augenhöhe würde reichen, wenn der Preis und Rest stimmt.
Ich wollte grad schreiben, man hat ja dann 8 Kerner im Gegensatz zu Intel im Consumer-Desktop, aber Intel wohl 2017 auch, wie ich auf der 3DC Startseite lese.:freak:

S940

2015-10-06, 21:26:35

Analyse der vermuteten Zen-Architektur | Planet 3DNow! (http://www.planet3dnow.de/cms/20255-analyse-der-vermuteten-zen-architektur/)

Ravenhearth

2015-10-07, 04:01:36

Haswell ist schon sehr optimistisch. Wenn die 40% auf Excavator stimmen, landet man eher bei Sandy oder Ivy.

Locuza

2015-10-07, 07:40:53

+ 40% auf Excavator ist aber keine genauere Angabe.

HOT

2015-10-07, 08:29:51

Haswell ist schon sehr optimistisch. Wenn die 40% auf Excavator stimmen, landet man eher bei Sandy oder Ivy.
XV ist schon extrem besser als die ersten Iterationen, allein wegen dem L1. Ich wette, dass selbst ein XV mit 4 Modulen, einem ordentlichen I/O-Teil und L3 schon kaum noch vergleichbar mit einem Vishi wäre, aber Zen legt da noch mal richtig dick was drauf.

Und richtig, die 40% sind sowas von ungenau - AMD selbst misst XV ja schon große Leistungssprünge bei.

tm0975

2015-10-07, 08:35:04

Und richtig, die 40% sind sowas von ungenau - AMD selbst misst XV ja schon große Leistungssprünge bei.

pro kern ohne smt und bei taktgleichheit wäre es ok, sofern auch taktraten von 4 ghz erreicht werden. und was carrizo bei 15 watt abliefert, ist schon sehr beeindruckend.

Isen

2015-10-07, 08:56:00

8 Kerner mit +4Ghz bei 95W TDP... glaube ich auch noch nicht so recht... mit OC vielleicht sogar drin, da wohl verlötet statt gekleistert wird, aber dann auch mit +125W TDP

beim womöglich auch erhältlichen 4/8er aber viel eher...

Skysnake

2015-10-07, 09:37:39

Also bezüglich Taktbarkeit würde ich mir keine großen Sorgen machen mit 4GHz. Das sollte bei dem neuen Node nicht das Problem sein.

Tyrann

2015-10-07, 09:51:26

Mr.Y

2015-10-07, 09:58:23

Er meint, dass der nun wieder abgesprungene AMD-Chefentwickler fuer ZEN, Jim Keller, vorher bei Apple die SoCs entwickelt hat (der ja eine doch durchaus gute Architektur hat) und man seine Handschrift wieder erkennt.

Tyrann

2015-10-07, 10:03:51

die Kellersache war mir neu

mboeller

2015-10-07, 13:06:28

Du meinst Apple hat den Cyclone zusammen mit AMD entwickelt und AMD recycelt das daraus gewonnene Wissen jetzt bei ZEN?

upps zu spät

Flusher

2015-10-07, 17:21:31

Haswell ist schon sehr optimistisch. Wenn die 40% auf Excavator stimmen, landet man eher bei Sandy oder Ivy.

Die Angabe ist relativ nutzlos, weil keiner so recht weis wie Excavator im Desktopumfeld (als FX-CPU) performen würde - mit 4 Modulen versteht sich.

AnnoDADDY

2015-10-07, 23:50:33

Ihr müsst aber bedenken, dass es dann acht Kerner gegen vier Kerner steht.

N0Thing

2015-10-07, 23:54:38

Dürfte für Intel nicht so schwer sein, die Anzahl der Kerne in allen Sparten zu verdoppeln, da ein einzelner Kern ohne L3 Cache nur noch eine winzige Fläche einnimmt.

S940

2015-10-08, 00:30:10

Dürfte für Intel nicht so schwer sein, die Anzahl der Kerne in allen Sparten zu verdoppeln, da ein einzelner Kern ohne L3 Cache nur noch eine winzige Fläche einnimmt.

Wenn Zen aber um die Hälfte oder mehr winziger wäre?

N0Thing

2015-10-08, 01:16:17

Ernsthaft? Meinst du wirklich, dass AMD auf der halben Fläche eines Skylake-Kerns für einen Zen-Kern und dabei bei den kolportierten 40% gegenüber Excavator insgesamt landen wird? Und selbst wenn sie es schaffen sollten, was anderes als ein Preisvorteil bei der Herstellung springt dann auch nicht dabei heraus.

Ich würde es AMD wünschen, allein der Glaube fehlt mir.

S940

2015-10-08, 02:16:52

Ernsthaft?

Ja ;)
Meinst du wirklich, dass AMD auf der halben Fläche eines Skylake-Kerns für einen Zen-Kern und dabei bei den kolportierten 40% gegenüber Excavator insgesamt landen wird?
256bit pipelined FPUs sind ziemlich groß ...
Und selbst wenn sie es schaffen sollten, was anderes als ein Preisvorteil bei der Herstellung springt dann auch nicht dabei heraus.

Was AMD dann an den Endkunden weitergeben könnte, wodurch wir dann doch wieder bei Intel-Quad gegen AMD-Octo wären.
Ich würde es AMD wünschen, allein der Glaube fehlt mir.
Mach Dich mal schlau, wie groß ein Jaguar Core in 28nm ist und denke dann an AMDs High-Density-Libs ...

N0Thing

2015-10-08, 02:27:44

Klingt für mich nach viel Wunschdenken und cherry picking. Vor allem die Analogie Jaguar in 28nm zu einer High-Performance CPU auf einem anderen Herstellungsprozess halte ich für sehr gewagt. Bei dir klingt es so, als sei AMD sowohl führend im CPU Design, wie auch bei Herstellungsprozess. Sowohl beim Blick auf die jüngere Vergangenheit wie auf die Gegenwart habe ich einen anderen Eindruck.

Dural

2015-10-08, 09:28:47

Vor allem AMD jetzt schon von 2017 spricht, Intel wird da wohl in der schlussfasse für 10nm sein. :rolleyes:

fondness

2015-10-08, 09:53:15

Die Die-Size spielt fast keine Rolle, Intel hat auf die Chips pervers hohe Margen, das sind winzige Chips die um hunderte Dollar verkauft werden. Das ist aber natürlich auch die Chance für AMD, denn das ist Intels Kerngeschäft, da können sie nicht mal einfach so den Preis senken. Deshalb geht Intel wohl auch den Weg mit 8 Kernen im Mainstream um hier keine Flanke zu öffnen. AMD muss mit Leistung und Stromverbrauch überzeugen, ob man dafür jetzt 100mm² mehr oder weniger benötigt interessiert eigentlich nicht.

Ich rechne bei 512 KB L2 Cache pro Kern und inklusiven Cache Design bei 8 Kernen mit einer L3-Cache-Größe von 16MB, ansonsten wird das ganze ineffizient, denn die Daten des L2 müssen auch im L3 liegen. Das Die dürfte also nicht so klein werden.

HOT

2015-10-08, 10:01:16

Vor allem AMD jetzt schon von 2017 spricht, Intel wird da wohl in der schlussfasse für 10nm sein. :rolleyes:
Das ist und bleibt pures Wunschdenken meiner Ansicht nach. Intel will 10nm in 2017 erst rampen offenbar (eine mögliche Verschiebung um bis zu 1 1/2 Jahren, wie zwischenzeitlich mal kolportiert wurde), da kann man nicht schon von Prozessoren träumen, das ist absurd. 14nm hatte sich um 3/4 Jahr verschoben, wenn man die in Risc produzierten Y rausnimmt über ein Jahr. Falls man überhaupt bei dem 10nm Zwischenschritt bleibt und nicht direkt 7nm macht, wirds sicher 2018.
Man sollte sich daran gewöhnen, 14/16nm wird uns generell sicherlich 4-6 Jahre begleiten.

Was bisher über Zen bekannt ist erinnert offenbar ziemlich an Jaguar im Detail. Bobcat ist eben erwachsen geworden. Die Entwicklung erinnert etwas an ARM. Erst Bobcat, dann Jaguar, dann Zen. Man darf gespannt sein, was man daraus macht. Aber Jaguar-Technik + HD-Libs + 14nm ist schon ein Kracher was die Packdichte angeht. Einzig die L2-Caches brauchen sicher mehr Platz als bei Intel, was etwas ausgleichend wirken dürfte.

S940

2015-10-08, 11:57:26

Klingt für mich nach viel Wunschdenken und cherry picking. Vor allem die Analogie Jaguar in 28nm zu einer High-Performance CPU auf einem anderen Herstellungsprozess halte ich für sehr gewagt.
Na dann schau mal nach wie groß ein Intel-Kern im *kleineren* Prozess ist.

Bei dir klingt es so, als sei AMD sowohl führend im CPU Design,Was die Größe anbelangt stimmt das auch, vergleich mal Intels GPU-Größe mit den AMD GPU-Größen. Wenn Du das hast, dann vergleich mal noch die Leistung der beiden Chips. Falls Du Dich jetzt fragen solltest, wieso ich von GPU rede, dann schlag zu HD-Libs nach.
wie auch bei Herstellungsprozess.
Nö, zum Herstellungsprozess sagte ich doch gar nichts? Allerdings stellt sich da auch die Frage, inwiefern Du das "winzig" auf den Herstellungsprozess bezogst. Die Sichtweise finde ich eher problematisch. Da kleinere Herstellungsprozesse immer teurer sind und aktuell die Preise regelrecht explodieren, da die Hersteller es nicht in den Griff bekommen. Bei 20nm wurde wegen der Kosten über Doppelbelichtungen geklagt, bei 10nm denkt man über Vierfachbelichtungen nach, weils einfach nicht anders geht. Also selbst wenn die Intelkerne bei 10nm klein genug für ein kleines 8core Die werden würden, kann man nicht davon ausgehen, dass Intel einen 8Kerner verramschen würde.
Sowohl beim Blick auf die jüngere Vergangenheit wie auf die Gegenwart habe ich einen anderen Eindruck.Und auf was basiert dieser Eindruck konkret? Auf Bulldozer? Der war großer Mist, riesig und stromhungrig. Was hat Zen damit zu tun? Richtig nichts.
Ein Bulldozer-Modul mit 2 Threads und 2MB L2 ist so groß wie ein Jaguar-Quadmodul mit 2 MB L2. Und natürlich rechnen die 4 Jaguar-Kerne selbst bei deutlich geringerem Takt schneller als die 2 von BD und sparen dabei noch einiges an Energie. Wie mies BD sieht man auch an der IPC die - je nach Code - bei gleichem Takt vergleichbar ist.

Und dabei ist Jaguar noch ein ziemliches Billigdesign mit kleinen Puffern und kurzen Queues, da ist also mit relativ leichten Mitteln noch Einiges an IPC zu holen.

@Hot:
Naja man kanns auch mit Intel vergleichen. BD war im Nachhinein wohl doch AMDs P4 ... Intel schwenkte dann auf die im Mobilbereich "überwinterte" P6-Architektur zurück und bei Bobcat hieß es auch mal, dass die INT-Pipes und ein paar andere Sachen noch vom K10 wären .. von daher back to the roots.

Ein 6core-K10 mit SMT in 32nm wärs wohl 2011 gewesen, aber Hinterher ist man immer schlauer.

AnnoDADDY

2015-10-08, 12:33:06

Vor allem AMD jetzt schon von 2017 spricht, Intel wird da wohl in der schlussfasse für 10nm sein. :rolleyes:

Wo spricht AMD von 2017? Ich dachte mitte/Ende 2016?!

HOT

2015-10-08, 13:31:24

AMD wird die CPU dann anbieten, wenn GloFo 14LPP in Serienproduktion hat (+ 3-6 Monate Vorlaufzeit). Ob das Q3 2016 oder Q1 2017 wird hängt also vor allem davon ab. Ich denke aber auch, dass man Q3 knapp oder Q4 bestimmt schaffen wird mit Summit Ridge. 2017 wirds denke ich nicht werden.

fondness

2015-10-09, 09:54:07

y33H@

2015-10-09, 11:18:16

Was heißt bessere Ergebnisse? Davon ab sind Zen-basierte CPUs was anderes als ein A9 mit iGPU, sprich die Charakteristiken der Prozesse können sich ganz anders auswirken.

Timbaloo

2015-10-09, 11:23:25

Interessant sicher (sehr sogar, wurde Samsung 14nm ja gerne ein Vorsprung vor TSMC 16FF zugesprochen), aber für AMD imho nicht entscheidend. Da wird angesichts der finanziellen Lager der Fokus voll auf der TTM liegen.

Sunrise

2015-10-09, 11:48:40

Vielleicht hier nicht ganz uninteressant, sieht so aus, als würde der TSMC 16nm Prozess zwar mehr Die-Fläche benötigen, aber bessere Ergebnisse liefern wie der 14nm Prozess von Samsung. Das könnte auch den Gerüchten der Zen-Fertigung bei TSMC neuen Auftrieb geben: http://www.computerbase.de/2015-10/apple-a9-ein-neutraler-blick-auf-das-angebliche-chipgate/
Nicht vergessen, dass Samsung zuerst auf LPE (Low-Power Early) produziert hat, LPP kommt erst noch mit offiziellen SoCs von Samsung, bzw. wir wissen nicht, welchen Prozess Apple bei Samsung zur Verfügung gestellt bekommen hat.

LPP hat viel weitreichendere Möglichkeiten und soll auch insgesamt nochmal ordentlich optimiert worden sein, sodass man dort eine Vielzahl an unterschiedlichen Produkten fertigen kann, was Samsung zum Ausbau der Kundschaft (auch ggü. TSMC) benötigt.

Bei TSMC könnte es sich schon um 16FF+ handeln. Es bleibt schwierig, da Vergleiche zu ziehen.

OBrian

2015-10-10, 01:20:16

Bei diesem "Chipgate" wurde doch nur getestet, wie der Stromverbrauch variiert (und zwar mit viel zu kleiner Stichprobe, als daß man verläßliche Aussagen treffen könnte, aber das nur nebenbei), nicht aber die Fähigkeit zum Übertakten. Für AMDs Topdog mit 8 Kernen zählt doch eher letzteres. Die TDP werden sie sich schon passend hinbiegen (Plattformspezifikation ist ja noch nicht raus), vor allem kann man ja auch einige Kerne abschalten, wenn man auf einem oder zweien Höchstleistung braucht, d.h. damit darf so ein Kern praktisch genauso viel verbrauchen wie einer jetzt.

Die Frage ist also, was der Chip an Takt schaffen kann. BD ging praktisch endlos, wenn auch mit zunehmend perverser Abwärme. Die BD-basierten APUs in 28nm gingen aber schon wesentlich weniger gut, d.h. Fertigung limitiert, und die Cats gingen noch viel weniger gut (OCler freuen sich über 2,5 GHz @ 65 W), was wohl hauptsächlich an der Architektur liegt.

Bisher hat AMD rein gar nichts über die Taktziele gesagt. Sprüche wie "wir vereinen das Beste von Cats und BD" klingen doch mehr nach absichtlich sinnentleertem Hinhalte-Gelaber als nach technischer Aussage. Wir hoffen auf um die 4 GHz, aber evtl. sind ja nur max. 3 GHz angepeilt, weiß man ja nicht. Vielleicht gehen auch locker 5 GHz (nicht als OC, sondern als normaler Turbo), machbar wäre es wohl, wenn gewünscht. Aber wünscht AMD das?

In jedem Falle wird AMD die Zen-Architektur überall verwursten, bei CPUs und APUs von ein- bis dreistelligen Wattagen und vom Billigrechner bis zum Server, und sicherlich auch bei der nächsten Konsolengeneration. Da werden unterschiedliche Dinge unterschiedlich stark gefragt sein, und deswegen ist es evtl. auch gar nicht falsch, wenn man zwei unterschiedliche Fertigungsverfahren hat.

S940

2015-10-11, 20:21:43

In jedem Falle wird AMD die Zen-Architektur überall verwursten, bei CPUs und APUs von ein- bis dreistelligen Wattagen und vom Billigrechner bis zum Server, und sicherlich auch bei der nächsten Konsolengeneration. Da werden unterschiedliche Dinge unterschiedlich stark gefragt sein, und deswegen ist es evtl. auch gar nicht falsch, wenn man zwei unterschiedliche Fertigungsverfahren hat.
Wenn AMD Geld wie Heu hätte, würde ich zustimmen .. aber vor den aktuellen Problemen kann ich mir nicht vorstellen, dass sie mit 2 Prozesse gleichzeitig fahren.
Es würde reichen das erste Zen-CPU-Die, also den 8Kerner im leistungsstärksten Prozess zu bringen und ein kleines Quad-/Dual-Die für lowcost bzw. low-power im stromsparenderen Prozess.

Aber das CPU-Die im low-power Prozess .. hmmm .. ok, könnte eventuell noch Sinn machen, wenn sie in Zukunft mit den Interposern auch das gleiche Die für APUs verwenden ... dann vielleicht, warten wirs mal ab.

kdvd

2015-10-11, 20:43:09

S940

2015-10-11, 21:03:51

Gibt es schon irgendwelche Infos welchen Leistungsumfang der Chipsatz für Zen haben soll?!

zb.
- wie schnell wird der UMI Link,
- wieviele PCI 3.0 Lanes von CPU und Chipsatz kommen,
- wieviele native USB 3.0/3.1 Ports wird es geben,
- wieviele max. native SATA 6G Ports u.s.w.

Da gabs nur was zu FM3, aber mittlerweile heißt der Sockel AM4.
Noch ist nicht klar, ob das nur ne Umbenennung ist, oder ob sich AM4 ggü. FM3 z.B. in Anzahl der PCIe-Lanes unterscheiden wird.

kdvd

2015-10-11, 21:18:56

Okay, also gibt es noch keine spruchreifen Eckdaten.

AM4 klingt natürlich besser als FM3, wo der FM ja eher als Budgetlösungen wahrgenommen wird.

Skysnake

2015-10-11, 21:29:32

Man weiß ja noch rein gar nichts zu der CPU an sich. Mir wäre nicht mal bekannt, das man wirklich weiß, wieviele Threads/Cores die CPUs haben werden.

Novum

2015-10-11, 23:36:45

Wird auch interessant, ob AMD auf dem Desktop auf LGA wechselt.

S940

2015-10-11, 23:43:08

Man weiß ja noch rein gar nichts zu der CPU an sich. Mir wäre nicht mal bekannt, das man wirklich weiß, wieviele Threads/Cores die CPUs haben werden.
Na da gabs doch Folien bei Fuad .. 8 Kerne in 2x4 Cluster .. analog zu den Quadclustern der Cat-Cores ... was dann auch zu den Cat-ähnlichen Compilereinträgen passt. Das sommerliche Fuad-Leak hat damit an Glaubwürdigkeit zugelegt.

@kdvd:
Ja ich hoffe deshalb auf ne Mischung die zw. Intels Sockel 115x und 2011 liegt. Dual-Channel DDR4 aber mehr als 16 PCIe Lanes. Wäre ne nette Mischung und auf Low-Costboards muss man ja nicht alle Lanes anschließen. Die Sockel-Mehrkosten sollten sich dagegen im Rahmen halten, die paar Cents sollte es wert sein :)
Aber wie besagt .. .reines Wunschdenken bisher. Außer der Umbenennung gibts keine anderen Indizien ... es ist also seeehr wage.

OBrian

2015-10-11, 23:46:02

S940

2015-10-12, 00:54:22

mich würde am ehesten noch was über den "Uncore"-Bereich interessieren. Die Northbridge hat bisher ziemlich limitiert und wurde bestimmt total umgekrempelt; dieses ominöse "Fabric", von dem undeutlich gesprochen wurde, bedarf einer weiteren Erklärung usw.
Naja das wird halt ein gepimptes HTr sein. Intel koppelt bei ihrem Omnipath mehrere PCIe16 (QPI) Kanäle zusammen (1xPCIe 16 3.0 =1x Omnipath), weshalb die Xeons entsprechend viele PCIe Lanes haben.

AMD wirds sicher ähnlich machen, soviel technische Alternativen gibts einfach nicht. Da wird also massig I/O benötigt ... das ist noch ein Grund, weswegen ich auf einen Sockel AM4 mit viel, viel Lanes hoffe ... AMD muss die Lanes für die Opterons(APUs) mit GMI sowieso auf dem Die vorsehen .. also wieso den Enthusiasten nicht auch noch nen Gefallen in Form von >32 PCIe-Lanes machen? :)

Ob der Desktop-Sockel nun ~1000 oder ~1500 Pins/Pads hat, sollte echt nicht die Riesenkostenrolle spielen.

YfOrU

2015-10-12, 10:56:21

AMD muss die Lanes für die Opterons(APUs) mit GMI sowieso auf dem Die vorsehen .. also wieso den Enthusiasten nicht auch noch nen Gefallen in Form von >32 PCIe-Lanes machen? :)

Die Differenz zu den APUs auf der gleichen Plattform wäre enorm. Bei denen ist die Anzahl an PCIe Lanes rückläufig da hier 8 Lanes (dGPU) vollkommen ausreichen (Carrizo hat insgesamt 16). Für 2*16 (dGPUs) wären also mindestens 36 (eher 40) notwendig. Hinzu kommt das mit HBM Dual GPU Karten deutlich kompakter werden. Die Notwendigkeit für massig PCIe Lanes sehe ich bei AM4 nicht. Würde bedeuten das AMD die gesamte Plattform für ein absolutes Nischensegment (2* Dual GPU mit jeweils x16) aufbläst. 24 Lanes wie auf den alten Plattformskizzen zu FM3 halte ich für realistischer.

Hierbei sollte man auch im Blick haben das die Integrationsdichte bei AM4 (SoCs) höher als bei Intel mit LGA 1151 ist. Es braucht also bereits grundsätzlich mehr Kontaktflächen. Da es im Entry und Mainstream um jeden Cent geht und beispielsweise AM1 zeigt wie günstig einfache Boards ohne FCH sein können passt ein vergleichsweise monströser Sockel meiner Ansicht nach nicht in das Konzept. Günstigere Boards (gegenüber Intel) sind für AMD schlussendlich auch ein Weg die Marge (bei CPUs) höher zu bekommen.

tm0975

2015-10-12, 11:41:09

Günstigere Boards (gegenüber Intel) sind für AMD schlussendlich auch ein Weg die Marge (bei CPUs) höher zu bekommen.
Auf die preise der cpus wird immer geschaut, bei den mainboards wird dann oft jeder preis bezahlt...

YfOrU

2015-10-12, 12:49:26

Die Masse läuft über Komplettsysteme (OEMs) und da sind die Kosten für die gesamte Plattform in jedem Fall relevant.

HOT

2015-10-12, 14:32:43

Carrizo hat 24 Lanes, wie Kaveri. Davon sind aber nur 16 PCIe3. Da der Chipsatz evtl. mit 4 3.0 Lanes angebunden werden soll und die neue Pattform sicherlich auch 4x PCIe3 für M.2 zur Verfügung stellen wird, gibts aber nur 8x für Grafik bei Carrizo (Bristol Ridge). Summit Ridge wird sicherlich deutlich mehr und nur noch 3.0 haben. Carrizo schränkt die Plattform dann nur entsprechend ein, ähnlich wie der I7 5820k.

S940

2015-10-12, 15:26:19

Die Differenz zu den APUs auf der gleichen Plattform wäre enorm. Bei denen ist die Anzahl an PCIe Lanes rückläufig da hier 8 Lanes (dGPU) vollkommen ausreichen (Carrizo hat insgesamt 16). Für 2*16 (dGPUs) wären also mindestens 36 (eher 40) notwendig.
Es gibt Gerüchte über 64 Lanes pro Die ... von daher würde es daran vermutlich nicht scheitern ;)

Hinzu kommt das mit HBM Dual GPU Karten deutlich kompakter werden.
Das ändert aber nichts am PCIe-Lane Bedarf. AMD geht mit Liquid-VR in Richtung eine GPU pro Auge, also 2 GPUs für ein Defaultsetup, unter der Prämisse würden die Dual-GPU-Systeme in Zukunft deutlich zunehmen. Wohl dem, der die passende Plattform dafür hat ...

Die Notwendigkeit für massig PCIe Lanes sehe ich bei AM4 nicht. Würde bedeuten das AMD die gesamte Plattform für ein absolutes Nischensegment (2* Dual GPU mit jeweils x16) aufbläst.
Wie besagt ... Liquid-VR. Die Nische wird wachsen... und selbst wenn - Hättest Du einen Schaden davon, wenn auf Deinem Board 32 Lanes brach lägen? Die Mehrkosten hielten sich wie besagt in Grenzen.

Hierbei sollte man auch im Blick haben das die Integrationsdichte bei AM4 (SoCs) höher als bei Intel mit LGA 1151 ist. Es braucht also bereits grundsätzlich mehr Kontaktflächen. Da es im Entry und Mainstream um jeden Cent geht und beispielsweise AM1 zeigt wie günstig einfache Boards ohne FCH sein können passt ein vergleichsweise monströser Sockel meiner Ansicht nach nicht in das Konzept.
Da sprichst Du nun den richtigen Punkt an, um welches Konzept gehts denn?
Soll AM4 ein billiger AM1-Nachfolger werden, oder die zukünftige High-End-Plattform?

Außerdem - wer sagt denn, dass man für AM4 einen FCH braucht? Im FM3-Leak:
http://www.3dcenter.org/news/erste-informationen-zum-mainboard-chipsatz-fuer-amds-zen-prozessoren

.. heißt es, dass der FM3-Zen eine integrierte Mini-SB hat. Die würde beim AM4-Zen ganz sicher nicht wegfallen, ändern würde sich - wenn überhaupt - nur die Zahl der PCIe-Lanes.
Das hätte noch einen netten Nebeneffekt: Eventuell zusätzliche PCIe-Lanes könnte man auch für zusätzliche Sata-Express-Anschlüsse verwenden. (Wer es nicht kennt:
http://www.elektronik-kompendium.de/sites/com/1603251.htm )
Damit hätte man dann auch ohne zusätzliche SB mehr als 2 Sata-Anschlüsse auf nem "billigen" AM4-Board ohne extra SB. Zusammen mit den 4x USB3 und den Billig-Audio sollte das dann reichen.

AMD hat festgestellt, dass es im low-cost nichts zu Gewinnen gibt, da Intel seine Billigchips mit Verlust in den Channel presst. Ergo ist die Entscheidung klar, man muss ins Hochpreissegment zurück. Damals, als ein K8 400 Euro kostete, waren die Zahlen auch noch ok. Hochpreissegment heißt irgendwo zw. Sockel 115x und 2011. Über den Sinn und Unsinn von QuadChannel-DDR4 kann man streiten, insbesondere, da es wohl auch APUs mit HBM geben wird - aber in Sachen PCIe, was man sowieso schon auf dem Die hat, sollte die Entscheidung umso einfacher sein...

Günstigere Boards (gegenüber Intel) sind für AMD schlussendlich auch ein Weg die Marge (bei CPUs) höher zu bekommen.Günstig ist das eine, Vorteile/Alleinstellungsmerkmale ggü. den Mitbewerben ist das andere.
Aus meiner Sicht wäre ein high-end AM4-Sockel die optimale Plattform, immer noch günstig, da man zu keiner SB gezwungen wird, aber diverse Vorteile dank vieler PCIe-Lanes.

HOT

2015-10-12, 15:43:08

Carrizo hat nur 2 SATA-Ports auf dem Die. Die restlichen müssen von einem Zusatzchip "besorgt" werden. Ich denke sogar, dass AM4 die gar nicht ausführen wird und SR gar keine SATA-Ports auf dem Die hat. Dieser "FCH" wird sicherlich über PCIe angebunden. Es gibt also einen FCH. AM4 wird sicherlich PCIe und Grafik hinausführen und natürlich 2 DDR4-Kanäle. Das wars dann aber auch.
AM4 ist sicherlich kein Sockel 2011, sondern man wird sicher so 1200 Pins veranschlagen (PGA, vergesst die LGA-Träumerei bei AMD. Lieber PGA, dafür aber verlötet).
Erwarten kann man sicherlich (in Klammern für BR)
- 16x(8x) PEG -> Grafik (2 PEGs über Switch)
- 4x -> M.2
- 4x -> SATA(Express)-Bridge ("FCH", sicherlich 2 SATA-Express + 2 SATA und USB3.1)
- 1 4x (2.0) Slot/Switch
- 4 1x (2.0) Slots/Geräte

YfOrU

2015-10-12, 16:43:34

Es gibt Gerüchte über 64 Lanes pro Die ... von daher würde es daran vermutlich nicht scheitern ;)

Bei 8C/16T pro Die ist das unwahrscheinlich. Summit Ridge ist ein Kompromiss um mit einem Design möglichst schnell und wirtschaftlich viele Segmente bedienen zu können.

Wie besagt ... Liquid-VR. Die Nische wird wachsen... und selbst wenn - Hättest Du einen Schaden davon, wenn auf Deinem Board 32 Lanes brach lägen? Die Mehrkosten hielten sich wie besagt in Grenzen.

AM4 wird keine direkte Konkurrenz zu LGA 2011-3. Das kann AMD nicht machen da die APUs auf der gleichen Plattform sitzen. CPUs mit IGP haben einen viel größeren Marktanteil (-> Volumen) und das kann beim Design der Plattform kaum ignoriert werden.

AMD hat festgestellt, dass es im low-cost nichts zu Gewinnen gibt, da Intel seine Billigchips mit Verlust in den Channel presst.

In typischen Office und Multimedia Systemen werden (Core) Pentium und i3/i5 verbaut. Verschenkt wird da sicherlich nichts. Hier sollte man schon klar sehen das AMD mit dem aktuellen (APU) Portfolio nur das Teilsegment bedienen kann welches am unteren Ende angesiedelt ist. Das alleine reicht halt einfach nicht um als Unternehmen kostendeckend operieren zu können. Das eigentliche Problem sind die fehlenden Produkte im Bereich darüber.

Günstig ist das eine, Vorteile/Alleinstellungsmerkmale ggü. den Mitbewerben ist das andere.
Aus meiner Sicht wäre ein high-end AM4-Sockel die optimale Plattform, immer noch günstig, da man zu keiner SB gezwungen wird, aber diverse Vorteile dank vieler PCIe-Lanes.

Gerade für Komplettsysteme ist die integrierte FCH perfekt um die Kosten/Komplexität zu reduzieren denn mehr als zwei SATA Ports sind hier grundsätzlich nicht notwendig.

Carrizo hat nur 2 SATA-Ports auf dem Die. Die restlichen müssen von einem Zusatzchip "besorgt" werden. Ich denke sogar, dass AM4 die gar nicht ausführen wird und SR gar keine SATA-Ports auf dem Die hat.

Summit Ridge ohne integrierte "mini" FCH zu bringen wäre äußerst fragwürdig denn das ist praktisch die Grundvoraussetzung um sich gegenüber Broadwell-DE platzieren zu können. Hinzu kommt das in Zukunft jegliche APU ein SoC sein wird (-> mobile). Das man sich diesen Vorteil (günstige/kompakte Boards ohne FCH) über einen neuen gemeinsamen Sockel am Desktop für Jahre beraubt ist eigentlich kaum vorstellbar.

- 16x(8x) PEG -> Grafik (2 PEGs über Switch)
- 4x -> M.2
- 4x -> SATA(Express)-Bridge ("FCH", sicherlich 2 SATA-Express + 2 SATA und USB3.1)

Sehe ich genauso. Letzteres dürfte wie üblich über die (externe) FCH realisiert werden:

- 1 4x (2.0) Slot/Switch
- 4 1x (2.0) Slots/Geräte

Dural

2015-10-12, 17:40:00

Was? 64 Lanes pro Die?

Träumen kann man ja mal ;) Wir können wohl froh sein wenn wir zwei GPUs mit je zwei vollen 16x reinstecken können.

Tamagothi

2015-10-12, 18:40:29

Da man zwischen 8x und 16x keinen unterschied merkt bezweifle ich auch an so viele Lanes.

Ich tippe eher auf 20 max 24.

HOT

2015-10-12, 19:46:30

Da man zwischen 8x und 16x keinen unterschied merkt bezweifle ich auch an so viele Lanes.

Ich tippe eher auf 20 max 24.
24 hat ja Carrizo/BR schon. SR wird schon 32 Minimum haben.

OBrian

2015-10-12, 22:19:15

Sicherlich, die integrierte FCH der 4-Kern-APU wird gerade soviel bieten, wie für Mainstream-Systeme ausreichend ist. Hochpreisige Systeme könnten entweder Zusatzchips bekommen (per PCIe angebunden) oder es wird im 8-Kerner eine umfangreichere FCH verbaut. Aber wie schon richtig erwähnt ergibt sich die Frage, wie AM4 ausgelegt ist, als leistungsfähiger Sockel für Hochpreis-Systeme oder als möglichst billiger Sockel.

Ich denke, AM1 wird noch länger die Stellung halten, jedenfalls ist langsamer DDR3 auch noch längere Zeit billiger als der billigste DDR4. FM2+ gibt es ja auch noch für einige Zeit. Jedes System mit DDR4 ist dadurch für einige Zeit so teuer, daß es im Mainstream schlicht nicht verbaut werden wird. Man könnte also AM4 durchaus ziemlich hoch ansetzen, ohne großartige Kostensenkungsmaßnahmen. Langfristig muß es natürlich einen Billigsockel geben, aber einen AM1-Nachfolger mit DDR4 (wohl wieder 1-Kanal) kann man ja in einigen Jahren noch nachschieben.

HOT

2015-10-12, 23:04:27

Lt. AMD sollen ja alle CPUs auf AM4 laufen, das unterläuft die AM1-Theorie ein bisschen. Die Cats werden ja durch AM4 Stoney Ridge ersetzt. AM4 ist definitiv ein Mainstream Sockel.

Skysnake

2015-10-12, 23:29:50

Da man zwischen 8x und 16x keinen unterschied merkt bezweifle ich auch an so viele Lanes.

Ich tippe eher auf 20 max 24.
Es gibt nicht nur Gamer-GPUs, die per PCI-E angeschlossen werden.

Die Frage ist doch immer, was kann die CPU und was der Sockel?

Kann gut sein, das AM4 eventuell nicht alles nach außen legt, aber an sich finde ich die Anzahl an PCI-E lanes nicht mal unverschämt hoch.

Klar es ist sehr viel für heutige Verhältnisse, aber das ist ja eine neue Gen, die auch wieder im HPC/Server-Bereich etwas rocken sollte, und da ist jede Lane mehr etwas gutes.

Nakai

2015-10-13, 00:00:41

Es gibt nicht nur Gamer-GPUs, die per PCI-E angeschlossen werden.

Die Frage ist doch immer, was kann die CPU und was der Sockel?

Kann gut sein, das AM4 eventuell nicht alles nach außen legt, aber an sich finde ich die Anzahl an PCI-E lanes nicht mal unverschämt hoch.

Klar es ist sehr viel für heutige Verhältnisse, aber das ist ja eine neue Gen, die auch wieder im HPC/Server-Bereich etwas rocken sollte, und da ist jede Lane mehr etwas gutes.

AM3 war auch kein Highend-/HPC-Sockel. Das war bei AMD eher G34 o.Ä.

Die konnten aber mehr CPUs tragen und dementsprechend wurde mehr nach Außen gelegt.

Skysnake

2015-10-13, 00:25:18

Es waren aber die gleichen CPUs ;)

Deswegen sage ich ja, man muss aufpassen. Sockell =|= CPU

S940

2015-10-13, 13:14:29

Bei 8C/16T pro Die ist das unwahrscheinlich. Summit Ridge ist ein Kompromiss um mit einem Design möglichst schnell und wirtschaftlich viele Segmente bedienen zu können.
Wieso soll das bei 8c/16t unwahrscheinlich sein? Spielst Du auf den Platz auf dem Die an? Da gibts reichlich, wir reden doch von nem 14nm Design. Zum Vergleich: Das K10-Die hatte vier je 2x16bit breite Hypertransportanschlüsse und das war noch zu 65/45nm Zeiten und davon gabs auch schon 6 Kerner ...

AM4 wird keine direkte Konkurrenz zu LGA 2011-3.
Behauptet auch keiner, denn Quad-DDR4 wird der Sockel in jedem Fall nicht haben. Aber man könnte sich mit mehr PCIe zumindest über Intels 115x positionieren.

Das kann AMD nicht machen da die APUs auf der gleichen Plattform sitzen. Und, wo ist da das Problem? Wenn man ne APU mit weniger PCIe-Lanes in den Sockel steckt, dann funktioniert halt der speziell eingefärbte PCIe-Steckplatz Nummer 3 nicht oder nur mit verminderter Lane-Anzahl, gibts bei Sockel 2011 auch schon:

2x PCI Express x16 slots, running at x8 (PCIE_3, PCIE_4)
* The PCIE_4 slot shares bandwidth with the PCIE_1 slot. When the PCIE_4 slot is populated, the PCIE_1 slot will operate at up to x8 mode. * When an i7-5820K CPU is installed, the PCIE_2 slot operates at up to x8 mode and the PCIE_3 operates at up to x4 mode
http://download.gigabyte.eu/FileList/Manual/mb_manual_ga-x99-ud3_e.pdf

CPUs mit IGP haben einen viel größeren Marktanteil (-> Volumen) und das kann beim Design der Plattform kaum ignoriert werden. Würde es auch nicht...

In typischen Office und Multimedia Systemen werden (Core) Pentium und i3/i5 verbaut. Verschenkt wird da sicherlich nichts. Hier sollte man schon klar sehen das AMD mit dem aktuellen (APU) Portfolio nur das Teilsegment bedienen kann welches am unteren Ende angesiedelt ist. Das alleine reicht halt einfach nicht um als Unternehmen kostendeckend operieren zu können. Das eigentliche Problem sind die fehlenden Produkte im Bereich darüber.
Verschenken wird man sicher nichts, richtig, aber so ein Sockel mit ein paar Pins/Pads mehr kostet nicht die Welt. Die Mehrkosten bei 2011 gehen zum Großteil an die ~50 Wuchereuro die Intel für den Chipsatz haben will, der Rest aufs komplizierte Boarddesign mit mehr Lagen, da ie Quad-Channels geroutetet werden wollen.
Auf nen µATX low-cost board kann man auch den oben angesprochenen eingefärbten PCIe-Slot komplett weglassen ... wär auch keine technische Revolution, kleine Boards haben schon immer weniger Steckplätze.

Gerade für Komplettsysteme ist die integrierte FCH perfekt um die Kosten/Komplexität zu reduzieren denn mehr als zwei SATA Ports sind hier grundsätzlich nicht notwendig.
Wie besagt, es wird keiner gezwungen *alle* möglichen Express-Sata-Ports anzubieten. Auf nem billigen Office-Board reichen sicherlich die 2 Sata-Anschlüsse, da stimme ich gerne zu. Das wäre aber wie besagt kein Hindernis für nen Sockel "AM4-MaxxPCIe"

Da man zwischen 8x und 16x keinen unterschied merkt bezweifle ich auch an so viele Lanes.
Was nicht ist, kann ja noch werden, schauen wir mal, was die 14nm GPU-HBM-Generation an Daten braucht und wie sich Liquid-VR verhält ... AM4 ist kein Sockel für jetzt, sondern mind. für die nächsten 3-4 Jahre.

Lt. AMD sollen ja alle CPUs auf AM4 laufen, das unterläuft die AM1-Theorie ein bisschen. Die Cats werden ja durch AM4 Stoney Ridge ersetzt. AM4 ist definitiv ein Mainstream Sockel.
Jupp, es fragt sich halt nur ob unterer oder oberer Mainstream ;)

AM3 war auch kein Highend-/HPC-Sockel. Das war bei AMD eher G34 o.Ä.
Genau "o.Ä." .. da gabs C32, dual channel DDR3 und alle Hypertransportleitungen nach außen durchkontaktiert.
Wieviel Sinn das gegenüber dem Sockel AM3 machte ist die Frage. Jede Extra-Plattform kostet eben extra, bindet Support-Mitarbeiter und erschwert die Bug-Suche. Man erinnere sich nur an die Bug-Liste, wo die Bugs je nach Sockel einzeln aufgeführt sind.
Früher konnte sich AMD das wohl noch leisten, aber in der heutigen Zeit würde ich AM3 und C32 kombinieren. Insbesondere auch wg. der Möglichkeit die PCIe-Anschlüsse flexibel entweder als normale PCIe - oder als CPU-APU-Interconnect (GMI) nutzen zu können. Das ging früher ja nicht, da gabs nur Hypertransport, was keiner außer AMD brauchte (von den paar handvoll HTX-Karten mal abgesehen).

Es waren aber die gleichen CPUs ;)
Ne, die gleichen Dies und bei G34 sogar 2 davon ;)

Wird jetzt spannend werden inwieweit AMD da jetzt weiter macht. Wieder 2 Dies und Quad-Channel, oder vielleicht sogar mehr?

Naja, warten wirs ab.

OBrian

2015-10-13, 18:11:28

Es stellt sich die Frage, ob man überhaupt Mehrsockelsysteme bauen will, also die von früher bekannten 2P/4P. Immer weniger Serverfarmen stellen sich sowas hin, also läßt AMD diesen Marktbereich evtl. absichtlich weg, da zu aufwendig. Entweder verbaut jemand einen Einzelserver, dann reicht aber ein stinknormaler 8-Kerner, weil die Rechenleistung da gar nicht so wichtig ist, ggf. kann man z.B. zwei 8-Kerner in einem Package kombinieren und so noch was dickeres anbieten.

Oder es werden gleich Bladeserver verbaut, wo man auf 4 HE ein gutes Dutzend Blades reinstecken kann, mit einem 8-Kerner (oder gar 16er) pro Blade ist das dann schon eine ganze Menge Rechenkraft. Auf dem Blade selbst ist die Technik genauso einfach wie auf einem 1P-Mainboard, eher noch viel einfacher, da das ja nur eine PCIe-Steckkarte mit Sockel und RAM-Slots ist.

Damit könnte AMD also praktisch die gleiche Technik weiterverwenden und sich so ohne große Mühe schon ein Stück vom Markt sichern. Es gibt dann eben nicht alles von AMD, aber das ist dann eben so. Gibt ja auch keine Kühlschränke oder Autos von AMD.

Skysnake

2015-10-13, 18:57:03

Also 2P Systeme nicht zu bringen wäre dumm. Der Mehraufwand ist ziemlich überschaubar, der Markt aber doch ziemlich groß für 2P Systeme 4P hat an sich komplett 8P ersetzt, und 2P ist 2P+4P früher.

Single Sockel ist wirklich nur Sparmaßnahme, da kannste dann aber auch fast schon ARM oder sonst was verwenden.

OBrian

2015-10-13, 19:46:21

nun ja. Für Blades reicht der normale Consumersockel, der nur PCIe nach außen führt. Für ein 2P-System braucht Du einen anderen Sockel, und auch ganz andere Logik, denn die Sockel untereinander will man ja nicht mit lahmarschigem PCIe verbinden.

Ich sag ja nicht, daß sie es auf keinen Fall wollen, aber sie würden damit ein neues Faß aufmachen, da muß man sich die Marktchancen anschauen und mit den zusätzlichen Investitionen verrechnen. Kann eben gut sein, daß sie es deswegen lassen, oder zumindest erstmal. Mit Rosinenpicken fährt man als Firma mit kaum Marktanteil und dünner Finanzdecke normalerweise ganz gut. Irgendwas muß Intel schließlich auch noch verkaufen dürfen ;)

Skysnake

2015-10-13, 19:53:31

Die PHYs, also die physikalische Verbindung kannste ziemlich sicher für PCI-E und den "neuen" Link verwenden. Was eher wichtig ist, ist wie du die Daten verarbeitest, also Protokolle usw. Das ist aber erstmal ziemlich unabhängig von der physikalischen Übertragung.

Man würde halt PCI-E Lanes opfern für die Verbindung, aber das tut ja nicht wirklich weh, man bekommt ja dann 2 CPUs ins System ;)

Möglich ist da verdammt viel, die Frage ist daher eher, was man will und bereit ist dafür zu tun.

S940

2015-10-13, 20:28:43

Die PHYs, also die physikalische Verbindung kannste ziemlich sicher für PCI-E und den "neuen" Link verwenden. Was eher wichtig ist, ist wie du die Daten verarbeitest, also Protokolle usw. Das ist aber erstmal ziemlich unabhängig von der physikalischen Übertragung.
Jo damit rechne ich eben auch. AMD hatte da auch schon mal was entwickelt, um zw. Hypertransport und PCIe umschalten zu können.

Und ja, 2P braucht man nachwievor, schon allein für die Workstations. 2x Sockel bedeutet ja auch doppelte TDP -> mehr Rechenleistung.

So ein G34-Opteron mit 12 Kernen aufwärts klingt schon gut, aber Taktraten um 2 GHz haut einem die (single-thread) Leistung auch nicht gerade um.

Nakai

2015-10-14, 00:01:55

In anderen Foren streitet man sich, ob zwei AGUs genug sind. Ebenso wird über die LEA-Fähigkeit der ALUs diskutiert. LEA ist eine Adressoperation, welche Adressen generiert. Es ist keine Speicheroperation, welche Daten liest und schreibt. Anscheinend sind beide AGUs in der Lage mit LDs und STs umzugehen.

Ein viel wichtiger Aspekt ist die eigentliche Backend-Anbindung an den Datacache. Da kann Zen 2x128Bit lesen und einmal 128Bit schreiben. Hierzu gibt es meistens eine Queue für Load und Store davor.
Ahja, das ist soviel wie Sandy/Ivy Bridge, K10 und ein Bulldozer-Kern. Nehalem hatte nur 128Bit lesen und 128Bit schreiben.

Load/Store-Performance und Anbindung ist wichtig für HPC-Geschichten, weil eben HPC normalerweise viel mit dem Speicher macht. Für generelle Sachen ist es eher weniger problematisch.

Auch ist wohl eine größere Jaguar-FPU verbaut (eher zwei Jaguar FPUs), welche für bestimmte Sachen nicht gepipelined ist. Jeder der eine Bulldozer-FPU mal angeguckt hat, weiß wie fett das Ding ist. Zen wird diesen Ballast nicht haben, dafür hat man einen geringeren Durchsatz bei bestimmten Sachen.

TL;DR(eigentlich nicht, aber ich wollte es schon immer mal schreiben ;D):
ZEN wird eine passable IPC mit sich bringen(irgendwas zwischen Sandy Bridge und Haswell), spart aber in vielen Bereichen stark ein. Dadurch wird der Kern wohl deutlich kleiner als jeglicher Intel Pendant werden. Recht viel mehr als 10mm² unter 28nm würde ich nicht erwarten. Dafür wird man in bestimmten Situationen, also im HPC-Bereich, eher weniger gut dastehen.
Das will aber AMD wohl gar nicht. Dafür sind die GPUs da, und eben die zukünftigen HPC-APUs.

€:
Was ZEN ist: Eine doppelte Katze, mit einem überarbeitetem Datasubsystem, welcher an Bulldozer angelehnt ist(der AGU-Teil).

€2: Ahja, AMD geht irgendwie den Intel-Weg. Die gesamte Core-Serie die es derzeit gibt, hatte ihren Grundstein damals mit dem Pentrium 3, also dem Pentium M, der damaligen Mobile-Architektur.

mczak

2015-10-14, 01:54:18

Ein viel wichtiger Aspekt ist die eigentliche Backend-Anbindung an den Datacache. Da kann Zen 2x128Bit lesen und einmal 128Bit schreiben. Hierzu gibt es meistens eine Queue für Load und Store davor.
Ahja, das ist soviel wie Sandy/Ivy Bridge.
Das ist richtig (auch die AGU Anzahl ist ja gleich wie bei Sandy Bridge), allerdings muss man schon sehen dass der Rest des Designs deutlich breiter ist als bei Sandy Bridge (und auch K10), und doch locker auf Haswell-Niveau liegt (4 normale ALUs!). Und bei Haswell hat man ja eben aufgerüstet auf 3 AGUs so dass man wirklich 2 Load / 1 Store pro Takt hinkriegt (die sind dann sogar 256bit breit wobei das für Zen nicht notwendig ist da ja die SIMD-Einheiten physikalisch auch nur 128bit breit sind).
Soll die CPU bezüglich IPC "nur" Sandy-Bridge Niveau erreichen ist das aber sicher ausreichend.

Skysnake

2015-10-14, 07:21:36

Jo damit rechne ich eben auch. AMD hatte da auch schon mal was entwickelt, um zw. Hypertransport und PCIe umschalten zu können.

Und ja, 2P braucht man nachwievor, schon allein für die Workstations. 2x Sockel bedeutet ja auch doppelte TDP -> mehr Rechenleistung.

So ein G34-Opteron mit 12 Kernen aufwärts klingt schon gut, aber Taktraten um 2 GHz haut einem die (single-thread) Leistung auch nicht gerade um.
2P brauchste gar nicht so wirklich für die reine Rechenleistung, dafür könnteste ja auch Blade server mit 1/2U Breite usw usf. nehmen. Das ist also nicht wirklich ein Argument.

Viel entscheidender ist, dass du eben den doppelten RAM bekommst in einer Maschine! Das ist das Totschlagargument, für 2, 4 und 8P Server. Am Ende läuft es eigentlich immer darauf hinaus, das man einfach so viel RAM braucht.

S940

2015-10-14, 12:35:49

2P brauchste gar nicht so wirklich für die reine Rechenleistung, dafür könnteste ja auch Blade server mit 1/2U Breite usw usf. nehmen. Das ist also nicht wirklich ein Argument.

Viel entscheidender ist, dass du eben den doppelten RAM bekommst in einer Maschine! Das ist das Totschlagargument, für 2, 4 und 8P Server. Am Ende läuft es eigentlich immer darauf hinaus, das man einfach so viel RAM braucht.

Aja, wenn man keine GPU braucht stimmt das auch. Dachte halt an klassische CAD oder sonstige Workstations, da braucht es auch noch gute Grafikkarten zur CPU-Leistung.

Was wohl teurer wäre: Ein Zen-2P-System mit -mal angenommen- dem Billigsockel AM4 mit viel PCIe, oder ein S2011-System? Quad-Channel hätten dann beide Systeme.

Im Vergleich zu C32 fielen beide Chipsätze weg, d.h. ein Enthusiasten-2P-AM4-Board (also ohne spezielle Serverchips) dürfte gar nicht so teuer werden und könnte im Preisbereich der 2011-Bretter liegen.

Skysnake

2015-10-15, 07:43:55

Naja, CAD ist auch so eine Sache. Das ist ein sehr weites Feld. Ich mache ja auch CAD, mir reicht aber die iGPU eines Skylake locker aus! Da hilft eine SSD für die Speicherung von Simulationsdaten sehr viel mehr.

Ansonsten läuft das Zeug auch Remote auf nem 2P Server mit 24 Cores und eben 128GB RAM. Gerade der RAM ist wirklich öfters wichtig und teils sogar zu wenig für manche die auf der Kiste schon gearbeitet haben.

Eine wirklich fette GPU ist eigentlich nur für Leute wichtig, die die Integration für große Maschinen machen, und dann mit Solidworks oder was weiß ich arbeiten, also wirklich auch 3D Modelle, und zwar wirklich fette!

Wenn man sich aber anschaut, wieviele Server die Ingis wirklich brauchen um ihren Job zu machen, dann ist die Kiste mit fetter GPU zur Visualisierung drin, die Ausnahme. Das wirklich aufwendige sind ja eher Simulationen, ob das ganze Zeug auch die mechanischen Belastungen, EMV usw usf. übersteht. Und ja, man kann das nicht verallgemeinern, aber aus dem was ich abschätzen kann, ist es eigentlich eine Minderheit, die wirklich! darauf angewiesen ist. Sprich so manch einer wird es drin haben, obwohl es an sich gar nicht nötig wäre....

Das ist auch das Problem dann bezüglich "billiger" Platform.

Schau dir doch mal so manchen vorkonfigurierten Server an. Da ist nen RAID-Controller für SAS drin, einfach weil die Leute das wollen. Also nicht weil Sie es brüchten, das würde meist alles auch über das Board gehen, aber Sie haben so eine einheitliche Basis für Treiber/OS usw usf.

Und ja, auch hier darf man nicht wieder verallgemeinern. Es gibt halt solche und solche Kunden. Das ist ja auch das Schöne am Server-Umfeld. Es ist einfach sehr sehr sehr inhomogen, was sehr viele Nieschenherstellern einen Platz an der Sonne beschert.

tm0975

2015-10-15, 09:28:37

http://www.planet3dnow.de/cms/20539-erste-benchmarks-des-seattle-nachfolgers-hierofalcon/

hoffe, es gehört hier her.

http://dresdenboy.blogspot.de/2015/10/amds-arm-based-hierofalcon-soc-sighted.html

Grabhopser

2015-10-16, 10:06:34

Interessant ist auch, dass laut Dresdenboy K12 sein Tabeout auch schon hinter sich hat.

http://dresdenboy.blogspot.de/2015/10/amd-zen-and-k12-arm-tapeouts-confirmed.html

y33H@

2015-10-16, 11:33:04

Relative to process technology we've tapped out multiple products to multiple fabs in FinFET
http://seekingalpha.com/article/3576726-advanced-micro-devices-amd-ceo-lisa-t-su-on-q3-2015-results-earnings-call-transcript?part=single

Das würde für Zen-basierte Chips bei GloFo in 14FF und K12-basierte in 16FF+ bei TSMC sprechen.

fondness

2015-10-16, 11:35:48

Was hätte das für einen Sinn?

Ich finde nach wie vor, dass AMD dem K12 viel zu viel Priorität gibt. Für das ARM-High-Performace-Ding gibt es defacto keinen Markt, der x86 Zen-Core ist essentiell für das überleben des Unternehmens. Das man weiterhin mit beiden parallel fährt überrascht mich zusehends.

Nakai

2015-10-16, 13:52:23

Ja, das stimmt. Womöglich ist Zen und K12 vom Aussehen her ziemlich identisch.

Das Frontend wird man ausgetauscht haben und einige Execution-Units dementsprechend angepasst haben. Statt 4 X86-Decodern eben 6 ARM-Decoder. Damit wäre das Design einem Apple Cyclone sehr identisch. Es sollte definitiv Instruktionsunterschiede zwischen X86 und ARM geben, weswegen eine andere Balance der Ausführungsressourcen notwendig ist.

Naja mal gucken, in den Linux-Kernels ist K12 noch nicht aufgetaucht, so wie es scheint. Ergo wird K12 später als Zen kommen, obwohl beide ähnlich zeitgleich ihren Tapeout hatten.

mfg

fondness

2015-10-16, 13:56:47

Das High-Level-Design wird sich zwischen K12 und Zen sicherlich kaum unterscheiden, aber das ist auch nicht das Problem. Eine andere ISA erfordert fast über den gesamten Core eine völlig andere Implementierung. Jede Wette, dass man vom VHDL/Verilog-Code höchstens 10% übernehmen kann, den Rest darf man weitgehend neu schreiben. Das bindet zweifellos enorm Ressourcen, wo ich nach wie vor nicht sehe, wie diese wieder rein kommen sollen. Klar, man hat dann mit Abstand den schnellsten ARM-Core on the planet, aber wer soll den kaufen?

/Edit: Zumindest läuft bei Zen aktuell noch alles nach Plan:

Lisa T. Su - President and CEO
Yes, Hans so let me talk overall about Zen and our roadmap in Zen, as specifically to your question. So as I said in prepared remarks Zen is on schedule for availability in 2016 and first full year of revenue ramp in 2017. As you know these microprocessor projects are multiyear projects so the architecture of the execution team very much in place, I think we’re pleased with the progress and we will continue to work hard to meet our objectives in that area.

In terms of long-term roadmap we are extremely committed to high performance x86 CPUs. And there should be no confusion on that point. Mark Papermaster is currently directly engaging with the team on that execution and we’ll have more details to come. But overall pleased with the execution and it continues to be our number one priority for the company.

Lisa T. Su - President and CEO
So Harlan let me [indiscernible] it this way. As we stated in the Financial Analyst Day we had a target of 40% IPC performance of Zen over our previous generation. We believe we’re on track for that. Relative to process technology we've tapped out multiple products to multiple fabs in FinFET, and we believe that they are also on track in terms of overall ramp. So we continue to focus on both of those aspects, both the architecture of the process technology but so far so good.

http://seekingalpha.com/article/3576726-advanced-micro-devices-amd-ceo-lisa-t-su-on-q3-2015-results-earnings-call-transcript?page=6

Aber da sind zweifellos noch einige wichtige Milestones zu nehmen, wo noch einiges schief gehen kann.

Nakai

2015-10-16, 14:22:41

Das High-Level-Design wird sich zwischen K12 und Zen sicherlich kaum unterscheiden, aber das ist auch nicht das Problem. Eine andere ISA erfordert fast über den gesamten Core eine völlig andere Implementierung. Jede Wette, dass man vom VHDL/Verilog-Code höchstens 10% übernehmen kann, den Rest darf man weitgehend neu schreiben. Das bindet zweifellos enorm Ressourcen, wo ich nach wie vor nicht sehe, wie diese wieder rein kommen sollen. Klar, man hat dann mit Abstand den schnellsten AMR-Core on the planet, aber wer soll den kaufen?

Ja, das wird definitiv nicht einfach sein. Vor allem bei Ops die sich gravierend unterscheiden. Endianess ist bei ARM, afaik, einstellbar.

ARM kann bis zu drei Operanden haben, X86 max 2 (außer bei AVX; FMA3/4). ARM ist explizite Register-Maschine, also es gibt deutlich mehr Instruktionen. X86 hat hierbei einfachere komplexe Instruktionen, welche als RISC-Microcode decodiert werden. ARM hat Conditional-Flags und Shift-Funktionalitäten innerhalb der Instruktionen, was X86 nicht hat (was man durch Microcode bestimmt erreichen würde), außer man baut es direkt in die Ausführungseinheiten, was schneller wäre. X86 hat allmächtiges MOV und ARM eben unterschiedliche Instruktionen, je nachdem was gemacht wird.
Branch Prediction gibt es wenig Unterschiede, beide benutzen ähnliches Verfahren.

Bei vielen Sachen werden die X86-Decoder das definitiv abfangen können, aber grundlegende Sachen müssen neu gemacht werden. IMO werden nur der zentrale Ausführungsblock und die Decoder stark überarbeitet werden.
Der Rest muss natürlich dementsprechend angepasst werden, aber das sollte am HDL-Code weniger Änderungen provozieren, wenn man es klever gelöst hat.

S940

2015-10-16, 18:43:30

/Edit: Zumindest läuft bei Zen aktuell noch alles nach Plan:
and we believe that they are also on track in terms of overall ramp
http://seekingalpha.com/article/3576726-advanced-micro-devices-amd-ceo-lisa-t-su-on-q3-2015-results-earnings-call-transcript?page=6

Aber da sind zweifellos noch einige wichtige Milestones zu nehmen, wo noch einiges schief gehen kann.
Ja, v.a. die Fabs können das nun vermasseln, vor dem Hintergrund stößt mir das "wir glauben" .. etwas sauer auf ... die sollten schon mehr wissen, was bei GF und TSMC Sache ist.
Oft sagt man auf solchen Marketingveranstaltungen "wir glauben", obwohl man weiss, dass es hinter den Kulissen besch...eiden läuft.

OBrian

2015-10-16, 19:15:46

naja, "auf Kurs" ist doch immer eine Wunschvorstellung bei Dingen, die nie ein Mensch zuvor gemacht hat. Als Kolumbus Amerika entdeckte, sagte er nach 10 Tagen auf See ja auch nicht "ok, wir sind genau auf Kurs, in soundsovielen Tagen werden wir planmäßig Hispaniola anlaufen". Auch bei AMD geht es momentan nur darum, Indien irgendwie zu erreichen, bevor ihnen die Vorräte ausgehen, und wenn es dann ein anderer Kontinent ist, auch egal, Hauptsache es gibt wieder was anderes zu futtern als nur Schiffszwieback in 28nm.

S940

2015-10-17, 21:50:26

Skysnake

2015-10-17, 22:12:24

Naja, das weiste aber auch nie, bis du das Silizium in den Händen hälst und durch die Validierung durchgeprügelt hast.

Wenns dumm läuft haste ja einen im prinzip funktionstüchtigen Chip, der aber in 10^-10 der Fälle irgend einen Fehler produziert. Also im Zweifel nur alle paar Sekunden/Minuten/Stunden. Je nachdem kann das eben schon zu viel sein. Für so etwas eine Lösung zu finden ist oft ziemlich schwierig.

mboeller

2015-10-19, 14:04:22

passt hoffentlich hier rein:

http://www.bitsandchips.it/52-english-news/6183-apple-could-use-custom-x86-soc-made-by-amd

gefunden habe ich es im ZEN-Thread auf semiaccurate.

Topha

2015-10-19, 14:44:19

Ein Apple Design win für eine CPU/APU wäre natürlich super für AMD, schon alleine wegend des Prestiges.

Bzgl der Samsung 14/TSMC 16 Diskussion: Könnte es nicht sein, dass AMD hier tatsächlich vorsichtshalber zweigleisig fährt? Die Geschichte mit den Apple SoCs zeigt ja, dass es durchaus Unterschiede gibt. Vielleicht würde es sich sogar lohnen, wenn sich dann herausstellt, das z.B. die Samsung Chips sich besser auf hohen Taktraten betreiben lassen und die TSMC Chips eher mit niedrigen Spannungen zurecht kommen. Oder das auf einem Prozess der GPU Anteil besser funktioniert, und dann am Ende die Highend/Server Prozessoren mit mehr CPU als Gpu aus einer Fab kommen, und die Mainstream APUs aus einer anderen.

Zen soll ja durchaus von unten bis oben alles abdecken.

Weiß jemand wie das bei Intel ist? Kommen da die mobilen ULV-CPUs aus derselben Fab wie die Desktop Chips?

Dural

2015-10-19, 15:52:11

fondness

2015-10-19, 16:05:50

AMD braucht schnelle ARM Kerne für ihren Custom Bereich. Die 2-Weg Entscheidung ist schon richtig.

Auch im Custom-Bereich sehe ich aktuell nicht viele ARM-Design-Wins. Der Custom-Bereich von AMD ist vor allem wegen der x86-Cores so interessant.

Auch sage ich ja nicht, dass man auf ARM verzichten sollte, aber den Kern zugunsten von Zen um ein Jahr zu verschieben wäre womöglich schon sinnvoll. Stattdessen werden beide offenbar parallel gefertigt.

Dural

2015-10-19, 16:52:40

AMD hat doch zwei ARM-Design-Wins schon bekannt gegeben?!

S940

2015-10-19, 17:33:16

Auch sage ich ja nicht, dass man auf ARM verzichten sollte, aber den Kern zugunsten von Zen um ein Jahr zu verschieben wäre womöglich schon sinnvoll. Stattdessen werden beide offenbar parallel gefertigt.Na der K12 wurde doch schon verschoben, von urspürunglich 2016 auf 2017:
http://www.anandtech.com/show/9232/amds-k12-arm-cpu-now-in-2017

Zu Apple:
Passen würde das sicherlich, Apple hat ja auch alternative Programmiermodelle, die die GPU nutzen. Ein OS samt Apps mit integriertem GPGPU-Support wäre natürlich nahezu perfekt ...

ndrs

2015-10-19, 18:00:08

Weiß jemand wie das bei Intel ist? Kommen da die mobilen ULV-CPUs aus derselben Fab wie die Desktop Chips?
Da nutzt Intel jeweils verschiedene Fertigungsprozesse. Frag mich aber jetzt nicht nach Namen...

Frosty

2015-10-19, 19:16:34

wird es eigentlich noch dieses jahr eventuell excavator-basierte apu's bzw. athlon x4 cpu's für den sockel fm2+ geben oder kommen die erst mit dem sockel am4?:ucoffee:

OBrian

2015-10-19, 23:01:56

Sah in der Roadmap nicht so aus, als wären die geplant. FM2+ wird wohl mit Kaveri bzw. Godavari auslaufen. Carizzo mit integrierter Southbridge wird sicherlich einen anderen Sockel benötigen, unabhängig vom verwendeten RAM, würde also nur mit größerem Aufwand in ein FM2+-Package gequetscht werden können.

Da DDR4 sowieso noch eine Weile etwas teurer sein wird als DDR3, was ja für die OEMs das allentscheidende Kriterium darstellt, ist es wohl auch ganz gut, wenn es den besseren Carizzo (bzw. dann als Bristol Ridge) nur für AM4 gibt, sonst würde man keine nennenswerten Umsätze mit AM4 generieren können (was dann bedeuten würde, daß es nur ein Asus RoG Uber-1337-Board für 300 € gäbe, und das nicht lieferbar).

Frosty

2015-10-19, 23:06:23

OBrian

2015-10-19, 23:58:20

H1 wohl eher, denn AM4 kommt bestimmt früher als Zen. Da kann man schon mal das Board kaufen und später auf Zen aufrüsten.

tm0975

2015-10-20, 00:13:07

H1 wohl eher, denn AM4 kommt bestimmt früher als Zen. Da kann man schon mal das Board kaufen und später auf Zen aufrüsten.

das ist mein plan. dank windows 10 kann man ja bei jedem mainboard ne neue lizenz kaufen....

HOT

2015-10-20, 00:23:06

das ist mein plan. dank windows 10 kann man ja bei jedem mainboard ne neue lizenz kaufen....
Ist doch vom Tisch, die alten Keys lassen sich bald in Win10 aktivieren, dann ist Windows über den Key aktiviert und nicht über Hardware. Das war sowieso nur ne Krücke um das Upgrade bis zum Release von Threshold2 zu überbrücken.

Frosty

2015-10-20, 00:59:27

H1 wohl eher, denn AM4 kommt bestimmt früher als Zen. Da kann man schon mal das Board kaufen und später auf Zen aufrüsten.

stimmt, das werde ich wohl auch so machen. ein neuer athlon x4 auf excavator basis wäre nett zur überbrückung, bis dann ein potenzieller zen sixcore bzw. octacore geholt wird.

Dural

2015-10-20, 11:56:36

Sofern es keinen AM4+ für Zen gibt ;)

Alessandro

2015-10-20, 13:46:06

Mal etwas OT, weiß einer wann es den 870K zu kaufen gibt?

R.I.P.

2015-10-20, 22:38:07

Sofern es keinen AM4+ für Zen gibt ;)

AMD muss sich doch nicht alles bei Intel abgucken ;D

iuno

2015-10-20, 23:05:25

Sofern es keinen AM4+ für Zen gibt ;)
Bristol, Summit und Raven Ridge sollten doch alle auf den selben Sockel oder? Würde ja auch keinen Sinn ergeben, das noch zu ändern.

Unicous

2015-10-23, 08:01:40

Passt nicht 100% hier rein aber: Was ist das?:eek:

PRINTED CIRCUIT BOARD ASSEMBLY-AMD DTV HDMI/DVI FPGA IOBOARD P/N .102-B49101-00 (FOC)

PRINTED CIRCUIT BOARD ASSEMBLY-AMD MAGNUM FPGA PROTOTYPEBOARD FOR DTV P/N .102-B25432-00 (FOC)

Hat AMD einen SoC (ARM?) für Smart-TVs gebaut? Oder wofür soll DTV stehen?

Marodeur3D

2015-10-23, 08:50:10

DTV könnte tatsächlich für Digital Television stehen. Vielleicht ein Hinweis auf eines der beiden Semi-Custom Designs, welche Anfang des Jahres kurz genannt wurden.

Überhaupt habe ich hier den Eindruck, dass die meisten den Begriff Semi-Custum viel zu eng sehen. Die Möglichkeit. dass Apple da Kunde wird, wird gleich mit einem Einsatz in nächsten oder übernächsten MacBook gleichgesetzt, obwohl es auch ein völlig anderer Bereich sein kann. Zum Beispiel die nächste Generation von AppleTV oder etwas völlig anderes.

iuno

2015-10-23, 08:59:03

Koennte schon fuer Smart-TV, Receiver oder Settop-Boxen sein, warum auch nicht? So abwegig finde ich das nicht, allerdings passt der Zusatz "DVI" in dem Bereich nicht wirklich.

tm0975

2015-10-23, 11:32:42

amd tut gut daran, das ganze know how endlcih mal zu geld zu machen und den wettbewerb zu intensivieren.

Nakai

2015-11-02, 13:48:00

Passt nicht 100% hier rein aber: Was ist das?:eek:

Hat AMD einen SoC (ARM?) für Smart-TVs gebaut? Oder wofür soll DTV stehen?

Es klingt auf jeden Fall nach Video/ImageIO für TV, auch wegen dem FPGA.
Apropo FPGA:
http://www.itworld.com/article/2968174/hardware/is-amd-eyeing-the-fpga-as-well.html

Grundsätzlich sind das zwei verschiedene Boards.

Das erste wird ein VideoIO Board sein, welches schnelle Image Processing mittels dem FPGA durchführt. Hierbei werden öfter FPGAs verwendet.

Das zweite "Magnum"-Board ist viel interessanter. Grundsätzlich verbaut man keinen FPGA, wenn es nicht nötig ist. Die Dinger sind teuer und kosten Platz. Also für was wird der FPGA benötigt? Auch Image Processing?
Ich schiele erstmal direkt auf Nintendo und dem Konsolen-Designwin.

HOT

2015-11-02, 15:31:26

http://www.bluechiptechnology.co.uk/Category/3.5-inch-Single-Board-Computer

Das ist irgendein 32/28nm Krempel. Die sind natürlich PGA.

Unicous

2015-11-02, 15:54:59

http://www.bluechiptechnology.co.uk/Category/3.5-inch-Single-Board-Computer

Das ist irgendein 32/28nm Krempel. Die sind natürlich PGA.

Dir ist schon klar, dass die Dinger alle Magnum heißen, oder? Nur weil jemand seine Produkte Magnum nennt muss das nicht gleich einen Zusammenhang ergeben.

According to our sources, AMD's partner for the x86+FPGA SoC is Arteris, a member of the HSA Foundation. Arteris is specialized in Networking areas, so the new AMD SoC could be dedicated to Enterprise (Cloud?) market.

http://www.bitsandchips.it/english/52-english-news/6237-arteris-is-the-amd-partner-for-the-x86-fpga-soc

HOT

2015-11-02, 16:31:56

Wie auch immer, das Teil ist mit tödlicher Sicherheit 28nm.

Unicous

2015-11-02, 17:04:36

Wie auch immer, das Teil ist mit tödlicher Sicherheit 28nm.

Ja, denn in der Vergangenheit hast du dich ja immer mit deinen hellseherischen Fähigkeiten hervorgetan.:wink:

Der Prozess ist im Übrigen vollkommen nebensächlich, keine Ahnung warum du dich darauf so fixierst.:confused:

HOT

2015-11-03, 16:56:37

Hm jetzt gibts auch noch Radeon Software, AMD fixiert sich extrem auf die Marke, weniger auf den Firmennamen. Ob Zen-CPUs demnächst Radeon FXxxx Prozessor heißen? Das wär doch mal cool :D.

OBrian

2015-11-04, 15:49:29

nö, die Radeon Software ist ja für alles rund um die GPU. Und eben inzwischen ein Haufen mehr Krempel als nur der Treiber, den die Leute mit "Catalyst" assoziieren. Der Begriff ist eh überholt, ist er doch eine verbale Reaktion auf den Detonator von Nvidia gedacht gewesen, was wiederum ein Wortspiel auf die TNT-Karten war. Irgendwann kann man auch mal so alte Zöpfe abschneiden.

Die CPU braucht ja eigentlich gar keine Software. Kann sein, daß es eine brauchbare CPU-Übertaktungssteuerung noch in die Radeon Software schafft, aber das wär's ja dann auch.

Unicous

2015-11-05, 23:44:14

Bin mir nicht sicher, dass das eine gute Nachricht ist.:rolleyes:

GLOBALFOUNDRIES Achieves 14nm FinFET Technology Success for Next-Generation AMD Products (http://globalfoundries.com/newsroom/press-releases/2015/11/05/globalfoundries-achieves-14nm-finfet-technology-success-for-next-generation-amd-products)

GLOBALFOUNDRIES today announced it has demonstrated silicon success on the first AMD (NASDAQ: AMD) products using GLOBALFOUNDRIES’ most advanced 14nm FinFET process technology. As a result of this milestone, GLOBALFOUNDRIES’ silicon-proven technology is planned to be integrated into multiple AMD products that address the growing need for high-performance, power-efficient compute and graphics technologies across a broad set of applications, from personal computers to data centers to immersive computing devices.

AMD has taped out multiple products using GLOBALFOUNDRIES’ 14nm Low Power Plus (14LPP) process technology and is currently conducting validation work on 14LPP production samples. Today’s announcement represents another significant milestone towards reaching full production readiness of GLOBALFOUNDRIES’ 14LPP process technology, which will reach high-volume production in 2016.

Nakai

2015-11-06, 00:34:56

Oha, also gleich mehrere Produkte. Jetzt bin ich gespannt.
Darunter könnte ja alles fallen. GPUs, CPUs, irgendwelche kundespezifische ASICs, etc. Und was war nochmal mit TSMC?

R.I.P.

2015-11-06, 07:35:47

Oha, also gleich mehrere Produkte. Jetzt bin ich gespannt.
Darunter könnte ja alles fallen. GPUs, CPUs, irgendwelche kundespezifische ASICs, etc. Und was war nochmal mit TSMC?
Nehmen wir mal an, dass Nintendos neue Konsole von Amd gefertigt wird und Mitte 2016 auf den Markt kommt. Es gab Tapeouts im Septemper, Oktober und jetzt, richtig? September könnte die Nintendo Apu gewesen sein,Oktober die Gpus (laut Gerüchten) und da die Gerüchte von Serverpartner und Apple sprechen, die von Zen begeistert sind, müsste Zen ja schon getaped out worden sein? Also jetzt Gpu topdog?
Es könnte ja auch ein shrink der anderen Konsolen sein...

tm0975

2015-11-06, 08:32:47

Darunter könnte ja alles fallen. GPUs, CPUs...

steht doch direkt da: "graphics technologies"
wahrscheinlich dürfen sie die pr jetzt machen, da eh bekannt ist seit dem letzten amd-call, dass es tape outs bei amb in 14 nm gab. laut lisa kommt jetzt in jedem Quartal mind. ein neues Produkt in 14/16 nm.

2016
q1 kommt ja am4, aber wahrscheinlich noch mit 28 nm apus. dann müßten erste grakas in 14 kommen.
q2 graka
q3 Server cpus
q4 Desktop cpus
2017
hj1 mobile soc
hj2 14nm hpc apu

reaperrr

2015-11-06, 12:44:24

wahrscheinlich dürfen sie die pr jetzt machen, da eh bekannt ist seit dem letzten amd-call, dass es tape outs bei amb in 14 nm gab. laut lisa kommt jetzt in jedem Quartal mind. ein neues Produkt in 14/16 nm.

2016
q1 kommt ja am4, aber wahrscheinlich noch mit 28 nm apus. dann müßten erste grakas in 14 kommen.
q2 graka
q3 Server cpus
q4 Desktop cpus
2017
hj1 mobile soc
hj2 14nm hpc apu
Gerüchten zufolge ist Bristol Ridge nicht einfach nur ein Richland/Godavari-artiger Refresh von Carrizo, sondern ein 16(?)nm Shrink. Ich glaube selbst noch nicht ganz dran, aber dann wäre Q1 auch ohne Grafik-Chip machbar.

iuno

2015-11-06, 12:52:49

Finde Bristol Ridge sowieso seltsam. Warum noch "Excavator Gen. 2" entwickeln/bringen, wenn etwa im selben Zeitraum schon Zen fertig werden soll? Klar, Zen gibt es zunaechst nur als CPU, nicht als APU, aber dann haette feur diese Zwischenzeit wohl auch "Excavator Gen.1" gereicht. Moeglicherweise ist das noch ein Testlauf für die neue Fertigung?
btw: der erste namentlich bekannte Bristol Ridge Ableger ist der FX-9830P (http://www.computerbase.de/2015-11/amd-fx-9830p-erstes-soc-der-familie-bristol-ridge-benannt/)

Unicous

2015-11-06, 13:12:21

@reaperrr

Ich wüsste nicht, wo die Gerüchte zu 16nm herkommen sollten. Das wäre Geldverschwendung und das kann AMD sich momentan nicht leisten.

@iuno
Zen kommt voraussichtlich frühestens Q4'16, wahrscheinlich erst Q1'17.

Der CPU-Teil wurde erst vor ein paar Monaten finalisiert, zu der Zeit konnte man also noch nicht wirklich auf APU-Seite damit arbeiten. Bristol Ridge ist ein weiterer Lückenbüßer um ein Jahr auf Desktop-Seite zu überbrücken, bis die Zen-APU bereit ist. Ich schätze Bristol Ridge wird im Q1/Q2 released und vllt. sogar als Hybrid für FM2+ und AM4.

Ob Excavator Gen 2. irgendeine Bewandtnis hat, wird sich noch zeigen. Auch bei den Katzen hat AMD gerne mal geschummelt und speed bumps als Neuerung verkauft.

Edit:

Die Frage ist übrigens, was mit Stoney Ridge ist. Das soll nämlich ein neues Design sein, laut Thevenin.

The real Stoney is a native design, significantly smaller than Carrizo.

There will be parts called and configured as Stoney, which are really just cut down Carrizos.

So a bit both, depending on SKU.
http://semiaccurate.com/forums/showthread.php?p=247396#post247396

Höchstwahrscheinlich bleibt es bei 28nm, es würde sich aber als Testvehikel für einen FinFET-Prozess anbieten.

iuno

2015-11-06, 13:49:29

Ernsthaft? Nachdem schon niemand Mullins verbaut hat, obwohl mindestens auf Atom-Niveau?

Und auch wieder etwas mehr Chaos...
es wird also zwei Reihen geben, die Stoney Ridge heißen, die jeweilige Nachfolge für Carrizo-L und Mullins (nenne hier mal "Stoney-L")
Die Frage ist auch, ob er bei "cut down Carrizos" auch Carrizo-L einschließt.

Carrizo (Excavator) != Carrizo-L (Puma)
Stoney (Carrizo-L Nachfolger) != "Stoney-L" (Mullins Nachfolger)
Stoney also eine kleine APU entweder mit Excavator oder Puma
"Stoney-L" noch kleinere APU mit neuer Katze?

Unicous

2015-11-06, 14:14:34

Nein, nein.

Es gibt ein natives, also neues Design mit einem Excavator-Modul (2 Kerne/Cores) und 3 GCN-CUs -> 5 "Compute Cores" und dann gibt es noch "Carrizo"-Salvage Parts die auch zur Stoney Ridge Plattform gezählt werden. Wie die aussehen, hat Thevenin nicht verraten, aber ich kann mir nicht vorstellen, dass man einen "echten" Carrizo Die auf ein Modul und 3 GCN CUs verkrüppelt, also könnte es auch SKUs mit 1 Modul + 2 GCN CUs geben, wie es ja z.B. schon beim AMD Pro A6-8500P der Fall ist.

reaperrr

2015-11-06, 14:19:05

Ernsthaft? Nachdem schon niemand Mullins verbaut hat, obwohl mindestens auf Atom-Niveau?
Das ist es ja gerade, deswegen hat AMD die Weiterentwicklung der Katzen eingestellt und verwendet nun eben Excavator.

Carrizo (Excavator) != Carrizo-L (Puma)
Stoney (Carrizo-L Nachfolger) != "Stoney-L" (Mullins Nachfolger)
Stoney also eine kleine APU entweder mit Excavator oder Puma
"Stoney-L" noch kleinere APU mit neuer Katze?
Nein. Die Katzen sind tot.

Stoney Ridge ersetzt den kompletten Low-Cost- und TDP-Bereich von 6-15W, also Mullins und die meisten Carrizo-L-Modelle (die schnellsten C-L-Modelle werden wohl eher durch 15-20W-Carrizo-Modelle ersetzt).
Dass manche 'Stoney' lediglich teil-deaktivierte Carrizos sind macht nicht wirklich was, da die Spezifikationen deckungsgleich sein werden (1 Excavator Modul, 3 GCN1.2 CUs, 64 bit SI, DDR4(L) Unterstützung).

Hauptvorteil für AMD dürfte sein, dass sie sich die Entwicklungskosten für die Cat-Kerne in Zukunft sparen, und Stoney dank etwas höherer IPC und bei gleicher TDP merklich höheren Taktraten in Single- und Dual-threaded Anwendungen schneller als die bereits konkurrenzfähigen Beema/Carrizo-L und Mullins sein dürfte. Die Grafikeinheit dürfte dank zusätzlicher CU und DCC sowie DDR4(L) auch deutlich gegenüber C-L/Mullins zulegen. Und schließlich ist ein XV-Modul dank HDL wohl kleiner als 4 Puma-Kerne, wodurch die größere GPU kostenmäßig ungefähr ausgeglichen wird.

Edit: Unicous war schneller, aber ich will deshalb nicht alles löschen...

iuno

2015-11-06, 14:23:50

Ah jetzt ist es klar und ergibt auch ein sinnvolles Gesamtbild ;)
bei "native Design" dachte ich gleich an andere Kerne, nicht an eine kleinere Ausbaustufe mit Excavator.

Unicous

2015-11-06, 14:37:48

Die Katzen sind auch architektonisch limitiert auf Low Power.
Stattdessen nimmt man eben ein auf Low Power getrimmten "5/12 Carrizo" der den neu eingeführten Schnickschnack an Board hat, vllt. hier und da noch ein paar Tweaks mitbringt, und auch einen ordentlich Turbo hat, anstatt nur mit im Bestfall 600 Mhz könnte man wie bei Carrizo vllt. sogar einen Turbo mit einem Delta von 1,4 GHz oder gar mehr nutzen.

Wenn es ordentlich konzipiert ist, kann man da im Low Cost Bereich vllt. ein paar Blumentöpfe gewinnen. Aus dem Tablet Bereich werden sie sich mE erstmal zurückziehen und vllt. 2017 schauen, was sie mit den ARM designs reißen können.

Nakai

2015-11-06, 15:11:55

Stoney Ridge wird wohl auch deutlich stärker beschnitten sein, als weniger Kerne und kleineres SI.
Es macht Sinn anderen IO-Kram auch zu beschneiden, wie PCIe3.0, USB, Display Interfaces, etc.

Falls es ein 14/16FF-Design ist, dann wird das Ding unter 100mm² landen.
Ansonsten leicht über 100mm².

Der Nutzen wird wohl eher im Embedded Bereich zu suchen sein.

mczak

2015-11-06, 15:30:51

Interessanterweise ist Stoney kein reiner Cut-Down. Der beherrscht nämlich neu ETC2 Texturen (das ist wohl so ähnlich wie bei intel's Bay Trail GPU, die war ja Gen 7 Graphik konnte aber im Gegensatz zu den Ivy Bridge Gen7 Chips auch ETC2).

Unicous

2015-11-06, 15:41:39

MI wird laut Thevenin nur 64-Bit breit sein, ob sie I/O wesentlich beschneiden, wage ich zu bezweifeln, maximal könnten sie die SKUs je nach Anwendungsgebiet beschneiden, das Ding wird ja sicher auch im Embedded-Bereich genutzt.

S940

2015-11-09, 01:25:35

Ob Excavator Gen 2. irgendeine Bewandtnis hat, wird sich noch zeigen. Auch bei den Katzen hat AMD gerne mal geschummelt und speed bumps als Neuerung verkauft.

So siehts aus. Früher hat man ne Rev. A getestet, ne Rev.B verkauft und etwas später noch ne Rev. C hinterhergeschoben.

Heutzutage verkauft man ne buggy Rev.A (fehlerhafte Funktionen werden abgeschaltet) und etwas später wird die debuggte Rev.B dann auch noch mit neuem Codenamen versehen.

Zur Ehrenrettung muss man noch anmerken, dass das mit den synth. Designs auch einfacher geht. Wirklich dicke Bugs, das gar nichts funktioniert, gibts nicht. Ist halt nicht optimal, aber es funktioniert halbwegs, perfekt für Bananenprodu.. äh ich mein natürlich time to market ;)

Kurz: Gen2= Reine Modellpflege.

Stoney in 14nm würde schon Sinn machen, AMD ist ein gebranntes Kind, auch bei 32nm gabs ja - lang lang ists her - ne Llano APU. Blöderweise war die aber vergleichsweise groß .. also das war eher ne schlechte Testidee :freak:
Wollen wir mal hoffen, dass Stoneys Fab-Ergebnisse der Grund für die letzten Erfolgsmeldung von GF/AMD war.

Unicous

2015-11-22, 16:31:20

Successfully implemented Zen(znver1) hybrid branch prediction algorithm. Algorithm works by keeping smith counter to choose between stable quantum bogosort and PigeonRank algorithms.

https://www.linkedin.com/in/steve-havlir-714b337

Not sure if serious... or bogosort.

;D

Nakai

2015-11-22, 18:10:29

Pigeon Rank...;D

Haha, die bei AMD haben wohl gemerkt, dass über LinkedIn öfter ein paar Beans gespillt werden. ;D

Aber es sagt etwas aus...nämlich dass die BranchPrediction überarbeitet wurde, was schonmal gut ist. Ein Hybrid Predictor kann sehr viel sein.

OBrian

2015-11-23, 03:26:09

Warum, wenn der zweite Satz Verarsche ist, wieso sollte der erste dann zutreffen? Haben solchen Leute wirklich ein Linkedin-Profil nötig, um einen neuen Arbeitgeber zu finden? Ich schätze, der könnte auch schreiben "habe benutztes Klopapier nach Geruch sortiert" und hat trotzdem jeden Tag fünf Jobangebote auf dem Tisch.

Sicherlich ist die Branch Prediction bei AMD überarbeitungswürdig, insofern ist zu hoffen, daß sie da Fortschritte machen, und wohl auch anzunehmen (nur logisch, wenn man den ganzen Core "from scratch" neu entwirft). Aber für eine ernstzunehmende Aussage dazu halte ich diesen "Text" nicht.

Ich würde auch sagen, wir können spätestens ab sofort aufhören, linkedin-Profile als Quellen zur Zen-Entwicklung ernstzunehmen. Sie ham's gemerkt o_O

Unicous

2015-11-23, 19:37:50

Bloß weil sich ein AMD-Mitarbeiter bei Linkedin einen Scherz erlaubt, heißt das nicht im Umkehrschluss, dass die Seite nicht mehr als Quelle taugt.:rolleyes:

Es wird immer Leute geben, die unbedacht Informationen publik machen. Entweder weil sie ein wenig angeben wollen oder einfach unbedarft ihre Arbeit auflisten.

Zurück zum Thema.

Matthias Waldhauer/dresdenboy hat einen Artikel aufgetan, in dem behauptet wird, dass K12 wie auch Zen SMT nutzen wird. Er hat sich das auch noch von dem Autor bestätigen lassen.

http://dresdenboy.blogspot.de/2015/11/amd-k12-looks-to-be-at-least-4-wide.html

Therefore I asked the author to make sure that I got it right. He confirmed, that according to ARM officials, who are aware of the works of their architectural licensees, AMD is using at least a 4-wide design for their K12 core.

Originalquelle:http://ascii.jp/elem/000/001/006/1006883/

Hübie

2015-11-23, 20:26:20

Also bei Zen würde ich jetzt nix anderes erwarten, aber ist K12 nicht eigentlich ein Arm-Design. Sprich: Ist es dann nicht eher deren Aufgabe? Oder darf man als Lizenznehmer wohl so weit eingreifen? SMT ist ja nicht mal eben oben drauf gesetzt...
Danke für den Link. :up:

Unicous

2015-11-23, 20:30:37

AMD hat eine Lizenz für custom cores, sehe da keine Probleme an sich. Zwar sagte ARM selbst einmal, dass SMT keinen Sinn ergibt, aber zu der Zeit gab es auch noch keine so großen Ambitionen ins Servergeschäft einzusteigen.

Hübie

2015-11-23, 20:31:33

Dafür brauchts ja schon mal ooO, was damals vielleicht noch nicht drin war?

Unicous

2015-11-23, 20:40:36

Die Geschichte ist wohl schon fast 10 Jahre alt. Zu der Zeit gab es auch nur ARM-Chips mit einem Kern.;)

Ich glaube bei ARMv8 gibt es auch explizite Optimierungsmöglichkeiten für SMT-designs von daher ist die Sache auch überholt.;)

Locuza

2015-11-23, 20:46:33

Pro Kern bringt SMT bei In-Order mehr, als bei OoO-Designs.
Soweit ich mich erinnere ging es um Konflikte bei SMT, dann der erhöhte Energieverbrauch und das es sich insgesamt nicht lohnt.
Aber nicht selten hat das natürlich auch etwas von "PR" an sich.
Bulldozer hat mit CMT damals auch die beste Form gewählt und SMT wurde als schlechteste dargestellt und jetzt setzt man auch auf SMT.
Ist schließlich immer abhängig von der konkreten Implementierung und wie man es betrachtet.

Hübie

2015-11-23, 20:50:39

Interessant wird jetzt ja eigentlich wie tief SMT integriert ist (afaik kann Skylake schon 63 Ops dispatchen und einreihen) und natürlich wie konsequent man das einsetzt.
Bei Intel dient es ja nur noch als Produktdifferenzierung, da es mit Sicherheit nicht mehr an Yields oder so hängt.

Kartenlehrling

2015-11-26, 00:31:10

Das dauert mir alles wieder viel zu lange, ich habe schon 5 jahre auf auf Coprocessor-Unterstutzung gewarte, wie toll hätte man die Intel iGPU oder AMDs APU dafür nehmen können.
Man ich sehe gerade es sind auch schon wieder 2 Jahre her wo uns AMD es vorgefüht hat und wir können nun noch 2 Jahre warten.

http://www.extremetech.com/wp-content/uploads/2014/07/GrassFX-640x262.jpg
http://www.extremetech.com/wp-content/uploads/2015/02/GPU-Coprocessor.jpg

robbitop

2015-11-26, 09:17:10

Dafür brauchts ja schon mal ooO, was damals vielleicht noch nicht drin war?
Habe ich dich richtig verstanden, dass du damit sagen willst, dass SMT out of order execution benötigt? Dem ist nicht so. Gibt so einige µ-Archs mit in order Execution, die SMT nutzen. (Silverthrone, Power 6 und IIRC hat MIPS auch mal embedded Kerne mit SMT genutzt)

SMT bringt immer dann viel, wenn die Ausführungsressourcen nicht voll ausgenutzt werden können. OOO erhöht den Ausnutzungsgrad der Ausführungsressourcen.
Es bringt auch bei OOO viel, wenn sehr viel Ausführungsressourcen vorhanden sind (Power 8 mit 4x SMT bspw).

Hübie

2015-11-26, 09:58:19

Nicht benötigt, aber da kann man es sinnvoller einsetzen ;) War in der Tat nicht sehr glücklich formuliert.

Edit: Bei in order kann es dir am Ende durch Sync wieder die Performance die man gewonnen hat versauen. Aber das hängt dann auch von den Pipe-stages ab.

robbitop

2015-11-27, 10:01:37

Bei bisher mir bekannten In Order Designs (vor allem beim Silverthrone) skalierte SMT IIRC deutlich besser als bei den OOO Designs.

Hübie

2015-11-27, 10:30:48

Ist mir neu. Hast du da mal n Link? :|

robbitop

2015-11-27, 11:57:22

It Does Multiple Threads Though: The Case for SMT
Despite being 2-issue, it's not always easy to execute two instructions from a single thread in parallel due to data dependencies between the two. Intel's solution to this problem was to enable SMT (Simultaneous Multi-Threading) on Atom (not all models unfortunately) to allow the concurrent execution of up to two threads. Welcome the return of Hyper Threading.

Remember the rule of thumb for power/performance tradeoffs? Intel's decision to enable SMT on Atom was the perfect example of just that. SMT increased power consumption by less than 20% on Atom, however it also yielded a 30 - 50% increase in performance on the in-order core. The decision couldn't be easier.

The Atom has a 32-entry instruction scheduling queue, but when running with SMT enabled each thread has its own 16-entry queue. The scheduler doesn't have to switch between threads each clock, it can do so intelligently, the only limitation is that it can only dispatch 2 ops per clock (since it is a 2-wide machine). If one thread is waiting on data to complete an instruction, on the next clock tick the scheduler can choose to dispatch an op from a separate thread that will hopefully be able to execute.

Making Atom multithreaded made perfect sense from a logical standpoint. The downside to an in-order core is that if there is an instruction that is waiting on data to begin execution the rest of the pipeline stalls while that dependency is resolved. The chances that you'll have two independent instructions from two independent threads both with misses in cache is highly unlikely.

http://www.anandtech.com/show/2493/10

Agner Fog schreibt dazu

The Intel Atom is a small low-power processor which is used in small netbook computers and embedded applications. It has two cores capable of running two threads each. The execution units of the Atom are much smaller than the i7. It sounds like a weird idea to share the already meager execution units between two threads. The rationale is that the Atom lacks the out-of-order capabilities of the bigger processors. When the execution unit is waiting for an uncached memory operand or some other long-latency event, it would have nothing else to do in the meantime unless there was a second thread it could work on.
http://www.agner.org/optimize/blog/read.php?i=6

Hier habe ich Benchmarks gefunden.

Cinebench mit 1 Thread und 2 Threads:
http://www.tomshardware.com/reviews/intel-atom-cpu,1947-8.html

53 % Skalierung.

Bei Xenos (X360 3x in order Cores mit SMT) und Power 6 (hoch getaktete In Order Kerne mit SMT) hat sich IBM offenbar ähnliches gedacht. In Order mit SMT schien also für die jeweiligen Anwendungsbereiche Sinn zu machen.

Ist für mich wie bereits genannt nicht überraschend, weil SMT die Auslastung von nicht genutzten Ausführungsressourcen erhöht. Der Auslastungsgrad ist mit In Order in vielen Applikation geringer.

HOT

2015-11-27, 12:01:34

Ist ja auch irgendwie logisch - OoO gibt es um das Backend besser auszulasten und SMT hat ja das gleiche Ziel.

robbitop

2015-11-27, 12:04:02

Eben ;)

OBrian

2015-11-27, 15:09:22

man kann/sollte aber doch auf OoO hoffen, denn für einen Thread ist das das einzige, was hilft, SMT greift dann ja nicht. Zudem werden bei jedem Detail, was man zu Zen und K12 hört, die Gemeinsamkeiten deutlicher, von Unterschieden wurde bisher nichts gesagt (außer der anderen ISA natürlich, womit zwangsläufig z.B. der Zen-Decoder fetter wird usw.). Spricht also immer mehr dafür, daß die sehr, sehr ähnlich sind.

Für noch einen IPC-schwachen, sparsamen ARM-Kern besteht ja auch kein Bedarf, davon gibt es ja genug im Markt. K12 wird wohl eher ein Monster.

robbitop

2015-11-27, 16:07:14

Das stand doch aber gar nicht zur Diskussion. Natürlich ist OOO sinnvoll. Es ging nur darum, ob SMT bei in order Kernen sinnvoll ist. Und ja das ist es.

Novum

2015-11-27, 18:13:16

SMT ist allein schon wegen den hohen Speicherlatenzen sinnvoll. Das ist sogar wahrscheinlich der groesste Anteil der Performance-Steigerung.

robbitop

2015-11-28, 13:17:46

Speicherlatenzen sind nirgends ideal. Caches kompensieren es einigermaßen.

S940

2015-11-28, 20:36:33

Speicherlatenzen sind nirgends ideal. Caches kompensieren es einigermaßen.
Er meinte wohl eher den Umstand, dass die Speicherlatenz von SMT-Thread1, SMT-Thread2 Einsatzzeit verschafft, eben weil Thread1 auf Daten wartet und die Rechenwerke somit ohne weiteren SMT-Thread still stünden.

Bei einer angenommenen theoretischen Speicherlatenz von 0 hätte SMT vermutlich - bei einem tiefen,schmalen OoO-Design - wenig bis gar keinen Effekt mehr.

Zero-11

2015-11-29, 05:08:29

Novum

2015-11-29, 07:35:59

Ohne Mantle gaebe es weder Vulkan noch DX12. Wuesste nicht was daran ein leeres Versprechen war. HSA existiert ebenso, es wird nur leider keiner benutzen solange die Leute noch dedizierte GPUs kaufen. Die Vorteile sind nicht von der Hand zu weisen.

Speicherlatenzen sind nirgends ideal. Caches kompensieren es einigermaßen.
Ich verstehe den Kommentar nicht, das bestaerkt meine Aussage doch nur? Muss der eine Thread auf den Speicher warten kann der andere so lange laufen.

Zero-11

2015-11-29, 08:07:02

Ohne Mantle gaebe es weder Vulkan noch DX12. Wuesste nicht was daran ein leeres Versprechen war. HSA existiert ebenso, es wird nur leider keiner benutzen solange die Leute noch dedizierte GPUs kaufen. Die Vorteile sind nicht von der Hand zu weisen.

Ich habe nicht von Vulkan oder DX12 gesprochen sondern von Mantle welches immer abstürtzt, was daraus hervorgegangen ist spielt hier keine Rolle. DX12 ist Spyware 10 only und Vulkan ja keine Ahnung wo bleibt es denn?

dedizierte Grakas :freak: die APU soll Physik und solche Sachen erledigen während die dedizierte GPU für Grafik zuständig ist

Hübie

2015-11-29, 11:25:13

http://www.anandtech.com/show/2493/10

Agner Fog schreibt dazu

http://www.agner.org/optimize/blog/read.php?i=6

Hier habe ich Benchmarks gefunden.

Cinebench mit 1 Thread und 2 Threads:
http://www.tomshardware.com/reviews/intel-atom-cpu,1947-8.html

53 % Skalierung.

Bei Xenos (X360 3x in order Cores mit SMT) und Power 6 (hoch getaktete In Order Kerne mit SMT) hat sich IBM offenbar ähnliches gedacht. In Order mit SMT schien also für die jeweiligen Anwendungsbereiche Sinn zu machen.

Ist für mich wie bereits genannt nicht überraschend, weil SMT die Auslastung von nicht genutzten Ausführungsressourcen erhöht. Der Auslastungsgrad ist mit In Order in vielen Applikation geringer.

Vielen Dank :up: Wieder was gelernt. Ich bin ehrlich gesagt überrascht. Aber jetzt ergibt es mehr Sinn. Hatte mich abseits von Arm zugegebenermaßen nicht mit in order Architekturen befasst. War wohl etwas voreilig von mir geschlussfolgert.

Skysnake

2015-11-29, 12:03:11

SMT sollte an sich aber auch Probleme machen können, je nachdem wie man es implementiert. Bei nem Pipelineflush wegen ner Missprediction muss man nämlich schauen, wie man das macht. Einfach flushen und alles neu absetzen, oder kann man partiell flushen?

Auf jeden Fall keine einfache Entscheidung. Viel Aufwand, oder Threads die sich stark beeinflussen.

Btw. das müsste ich mir mal anschauen auf der Arbeit :ugly: Weiß vielleicht jemand, ob sich das jemand schon mal im Detail angeschaut hat, wie Intel das implementiert?

Novum

2015-11-30, 14:52:53

Ich gehe davon aus, dass jeder Thread seinen eigenen reorder buffer und sonstigen state hat. Kann sein, das gewisse Sachen im Core auch einen komplette Flush ausloesen, aber wahrscheinlich eher selten.

HOT

2015-11-30, 16:46:48

Ich habe nicht von Vulkan oder DX12 gesprochen sondern von Mantle welches immer abstürtzt, was daraus hervorgegangen ist spielt hier keine Rolle. DX12 ist Spyware 10 only und Vulkan ja keine Ahnung wo bleibt es denn?

dedizierte Grakas :freak: die APU soll Physik und solche Sachen erledigen während die dedizierte GPU für Grafik zuständig ist
Was soll das getrolle? Mantle stürzt nicht ab, ist der Pfad zu beiden neuen APIs und HSA hat vor allem im ARM-Segment nun wirklich durchschlagenden Erfolg. Sind doch alle wichtigen Branchenvertreter mit von der Partie.

Zero-11

2015-12-02, 07:15:55

Was soll das getrolle? Mantle stürzt nicht ab, ist der Pfad zu beiden neuen APIs und HSA hat vor allem im ARM-Segment nun wirklich durchschlagenden Erfolg. Sind doch alle wichtigen Branchenvertreter mit von der Partie.

Der DirectX 10 Pfad vom Spiel läuft ohne zum Desktop zurück zu fallen und eine Mantle fehlermeldung rauszugeben. Keine Ahnung weshalb man wegen einem technischen Detail gleich persönlich werden muss. :freak:

Godmode

2015-12-08, 12:15:26

Wie sehen den eure Prognosen zu Zen aus? Glaubt ihr dass AMD endlich wieder im CPU Markt richtig mitmischen kann? Ich würde mich freuen wieder mal einen AMD Prozessor verbauen zu können, nach gefühlten 10 Jahren Intel.

iuno

2015-12-08, 12:27:50

MMn kann Zen eigentlich gar nicht schlechter werden als Haswell, von dem her was man bisher weiss (Compiler Infos, Excavator, 14 nm).
Ob AMD wieder "richtig mitmischen" koennen wird, ist aber keine vordergruendig technische Frage. Das kommt imho ganz darauf an, wie die Produkte von Geraeteerstellern angenommen, wie teuer die Prozessoren und wie gut die Plattform fuer Privatanwender werden.
Es ist nur schade, dass es noch so lange dauert, erst recht mit den APUs.
Wenn Zen dann mind. Haswell erreicht (imho realistisch) und es einen 8 Kerner samt Plattform "erschwinglich" gibt, kaufe ich mir einen.

HOT

2015-12-08, 13:44:29

Ob AMD richtig mitmischen kann hängt wohl nicht nur von der Leistung des SummitRidge ab, sondern auch davon, wieviel AMD liefern kann. Das war in der Vergangenheit immer der größte Pferdefuss bei AMDs CPUs. Siehe K8: AMD hatte den Erfolg, alle OEMs wollten das Ding haben, aber AMD hat einfach nicht genug Kapazität gehabt um die gigantische Nachfrage auch nur annähernd zu decken. Also gingen die lukrativen Riesenbestellungen seitens Dell usw. wieder ausschließlich an Intel. Wenn AMD diesmal liefern kann und die Fab8 genug Output hinbekommt, könnte das AMD sehr helfen. GloFo stellt anscheinend aber gleich beide NY-Großfabs auf 14nm um und baut eine noch größere nebenan.

Hübie

2015-12-08, 14:52:55

Hat Intel damals nicht noch Druck gemacht? Glaube es war nicht nur die Kapazität, aber da müsste ich jetzt noch einmal nachlesen.

Und was auf dem Papier steht sagt erst mal gar nix, da AMD nach Rohdaten ständig Sieger sein müsste. Verkackt man z.B. das mü-Op Dispatching oder Cache Hierarchie oder weiß der Geier was, bringt ne fette Anbindung etc wieder nix.
Nichtsdestotrotz bin ich natürlich optimistisch gestimmt, denn die Lage am Markt ist unhaltbar. Da kostet ein beschissener Vierkerner mit Board locker 600 Eier. Vergleicht doch mal die Board-Preise.

z3ck3

2015-12-10, 07:04:07

Gibt es eigentlich irgendwo eine Info ob es AM4 auch als Dualsockel bzw. Multiprozessorsystem geben wird, also Highend/Performance Zen Prozessoren so etwas wie einen QPI haben?

Hübie

2015-12-11, 07:28:01

Muss ja. Wurde klipp und klar gesagt, dass man die Marktanteile im Serversegment ausbauen will und man hat ja auch ein Pendant zu NVLink entwickelt, dessen Name mir gerade nicht einfallen will :freak: Dazu kommt dass HT für Äonen dem QPI überlegen ist bzw. lange Zeit war.
Im Server zählt ja Perf / W umso mehr also können wir da echt mal gespannt sein. Was aktuell auf dem Markt abgeht ist unhaltbar für uns Endkunden. Ich gehe gerade die Whitepaper zu Skylake durch und seit Sandy hat sich nicht soviel geändert um die Preissteigerungen zu rechtfertigen. Vor allem die Mainboards sind schweineteuer.

tm0975

2015-12-11, 08:31:47

Vor allem die Mainboards sind schweineteuer.

und wenn man bei preis-leistungsvergleichen anmerkt, dass zur cpu auch noch ein "gewisser mainboard(auf)preis" hinzugerechnet werden muß damit es objkektiv vergleichbar ist, will davon niemand was wissen. gleiches mittlerweile bei grafikkarten. wenn man bei leistungsfähigen grafikkarten die monitoraufpreise für gsync dazuaddieren würde, was man mmn müßte, käme auch ein ganz anderes bild heraus.

z3ck3

2015-12-11, 08:32:40

fondness

2015-12-15, 13:22:06

AMD deutet erstmal Nachfolger von Zen an:

John Pitzer :
When you think about your datacenter efforts how important is Zen next year?

Lisa Su, President & CEO of AMD :
I think Zen is the first of a multi-year strategy so you know again you ask me what are my thoughts around the company I think AMD at our core we are a high performance computing company and so you know Zen is a from scratch architectural design, for those of us who do those you know it takes a lot of work. It’s a multi-year effort but I think it’s a multi-year effort that we can see coming to fruition. And so what datacenter customers want from us is one we want you to be competitive and two we want a long term roadmap. And so we’ve really talked about Zen+, Zen follow ons, as you know a three to five year view of what’s needed to be successful in the datacenter.

http://ir.amd.com/phoenix.zhtml?c=74093&p=irol-eventDetails&EventId=5212120

HOT

2015-12-15, 14:44:25

Die Frage ist ja nicht ob sowas technisch überhaupt möglich wäre, sondern ob AMD, im Gegensatz zu Intel, dieses auch für Consumer erschwinglich macht und ob auch unlocked CPUs (K) auf entsprechenden Boards laufen. Bisher hat AMD, wie auch Intel, deren Multiprozessor taugliche CPUs vergolden lassen und einen anderen Sockel als für die Consumer CPUs vorgesehen.

Die letzte CPU bei der so etwas ansatzweise möglich war, war soweit ich weiß der Athlon XP (mit Mod (http://www.hardwarezone.com/articles/view.php?id=393&pg=1)).
Ich bin mir ziemlich sicher, dass es bei den Marktanteilen nur eine Multi-Sprerre (aber nicht Referenztakt) und keine Einschränkungen bei den Features geben wird. AMD wird sicherlich bis auf Ultra-Low-End immer SMT und fast immer vollen Cache bieten, nicht so wie Intel, wo Salvage die Regel ist. AMD wird sicherlich wieder nur volle Kerne salvagen und/oder spezielle sehr günstige Salvage-Varianten mit weniger L3 anbieten.

Lukaner

2015-12-15, 16:39:31

Hat Intel damals nicht noch Druck gemacht? Glaube es war nicht nur die Kapazität, aber da müsste ich jetzt noch einmal nachlesen.

ich denke, du meinst das:
Intel-6mrd-an-Dell (http://winfuture.de/news,51156.html)

zum Thema:
Ich denke schon, dass Zen mit den Pre-Skylake-Intels mithalten kann - die Frage ist aber, ob die Produkte auch von den Konsumenten angenommen werden.

Korvaun

2015-12-15, 17:44:11

zum Thema:
Ich denke schon, dass Zen mit den Pre-Skylake-Intels mithalten kann - die Frage ist aber, ob die Produkte auch von den Konsumenten angenommen werden.

Wenn AMD gegen Ende 2016 die Leistung von pre-Skylake-Kernen erreicht ist das nicht besonders toll für den "normalen Konsumenten". Der hat bis dahin entweder schon längst einen ensprechend leistungsfähigen Intel-PC oder er hat ne PS4/XONE ;)

Selbst über den Preis lassen sich dann 4 Kerne nicht mehr großartig verkaufen, nur noch das übliche Konsumenten-Neugeschäft (MediaMarkt/Dell/etc...), da sollte aber eigentlich eine wirklich neue APU-Generation besser für geeignet sein.

Bleibt mMn nur ein Weg für AMD: Keine integrierte GPU und mindestens 6 Kerne Standard, besser gleich 8. Das zu nem guten Preis bei ordentlicher single-core-Leistung wäre interessant. Wem als "Normal-Konsument" ne lowcost GPU reicht der kann auch gleich zu ner APU greifen.

iuno

2015-12-15, 18:04:41

Wen juckts ob Zen auf Haswell oder Skylake Niveau ist. Solange Intel Mondpreise für mehr als 4 Kerne verlangt, ist das völlig egal. Aktuell sind ja nichtmal deren 4 Kerner "bezahlbar".
Die ersten Zen-Produkte, Summit Ridge, 8C, werden keine GPU haben.
Raven Ridge (APUs) kommen erst 2017.

z3ck3

2015-12-16, 17:08:46

Die Mondpreise wird AMD aber sicherlich nicht mit Kampfansagen unterbieten. Da würde Intel ratz fatz mitgehen und AMD würde sich somit selbst den Gewinn verhageln. Mehr als 10% unter den Preisen von Intel bei einem Subjektiv gleichwertigen Produkt würde ich nicht erwarten.

OBrian

2015-12-17, 00:49:39

Ich hoffe sogar, daß Summit Ridge richtig arschteuer wird (und zwar nicht nur nach Liste, sondern auch im Markt, wo der Preis sich ja durch die Nachfrage bildet), denn das würde bedeuten, daß er richtig stark ist. Hab echt keinen Bock, daß AMD das Topmodell einer neuen Architektur für 200 € verkloppen muß, dann hängen wir nämlich wieder 5 Jahre ohne nennenswerten CPU-Performance-Zuwachs rum. Wer tritt Intel denn sonst in den Hintern wenn AMD es nicht tut?

Außerdem hab ich BD übersprungen (und DDR3 auch^^) und daher soviel PC-Upgrade-Geld angesammelt, daß mir das egal ist. 2016 wird was ausgegeben.

Dural

2015-12-17, 10:29:49

AMDs Problem waren eigentlich nie die CPUs für sich (mit wenigen Ausnahmen) sondern die Plattform für sich, und natürlich den Herstellungsprozess.

Und ich hoffe das AMD da was richtig gutes bringt.

Palpatin

2015-12-18, 10:28:49

Ein 8 Kerner mit der pro Kernleistung eines in etwa auf 4GHZ taktenden Haswell zu nem Preis von unter 500€ und ca 15-20% OC Potential wäre in etwa das was ich mir von Zen imo wünschen würde.

robbitop

2015-12-18, 12:21:27

Ich denke, dass man in etwa das anpeilen wird. Würde mich aber auch nicht überraschen, wenn man 10...15% hinter Haswell liegen würde und nur auf 3,x GHz käme. Immerhin muss AMD jetzt generische Prozesse nutzen und HDLibs. Beides kostet Taktspielraum. Hinzu kommt, dass der Fokus auch auf Low Power liegen wird. Eine Taktrakete erwarte ich - insbesondere bei 8C - nicht.

Ich würde also auf 3,5 GHz und Ivy-E Level tippen.

fondness

2015-12-18, 12:22:31

Der 8C hat nur 95W TDP, alleine schon das sollte zeigen, wo die Reise hin geht.

robbitop

2015-12-18, 12:26:50

Nach oben hin können dann die OCler ausnutzen. :)

BlacKi

2015-12-18, 12:33:08

Ein 8 Kerner mit der pro Kernleistung eines in etwa auf 4GHZ taktenden Haswell zu nem Preis von unter 500€ und ca 15-20% OC Potential wäre in etwa das was ich mir von Zen imo wünschen würde.

angenommen ipc ist gleich mit haswell e, (was ich nicht so einschätze) dann wird das ding wohl mit 125wtdp nichtmal 3ghz auf allen kernen haben. bei 140w tdp sind maximal 3,3ghz x8 drinn. so schätze ich das ein.

wenn die 4,6ghz wirklich stabil laufen sollten wird das ding locker 225w oder mehr ziehen.

4ghz mit 140w sind nicht realisitisch.

Knuddelbearli

2015-12-18, 12:33:52

Was sich manche hier wieder vorstellen ...

robbitop

2015-12-18, 12:36:24

Man sollte bedenken, dass CPU Designs nur beschränkt skallierbar sind. Die Zens sollen auch in LP-Geräten (ggf. sogar ULP) verbaut werden. Dann kann man sich grob ausmalen, wie sie nach oben hinsichtlich Takt skallierbar sind.

fondness

2015-12-18, 12:38:06

Richtig, und Intel hat sehr sehr lange benötigt um eine solche Skalierung hinzubekommen. Und das ist alles andere ist einfach und selbst dort sieht man wie die taktbarkeit nach oben hin abnimmt.

Thunder99

2015-12-18, 12:39:56

robbitop

2015-12-18, 12:42:33

Intels E-Serie mit >4 C ist vom Takt auch deutlich hinter der Mainstream Serie.

Palpatin

2015-12-18, 12:56:11

angenommen ipc ist gleich mit haswell e, (was ich nicht so einschätze) dann wird das ding wohl mit 125wtdp nichtmal 3ghz auf allen kernen haben. bei 140w tdp sind maximal 3,3ghz x8 drinn. so schätze ich das ein.

wenn die 4,6ghz wirklich stabil laufen sollten wird das ding locker 225w oder mehr ziehen.

4ghz mit 140w sind nicht realisitisch.
Wie kommst darauf das der Verbrauch so hoch sein soll. Haswell ist 22nm. Zen kommt in 14nm. Wenn der Prozess rockt wird da einiges gehen.

robbitop

2015-12-18, 12:59:59

Samsungs/GFs "14nm" ist ein 20 nm Prozess mit Finfet. Wäre also 20 nm FF vs 22 nm FF. Intel hat weiterhin den Vorteil, ihre Prozesse vollständig an ihre Designs anpassen zu können.
Ich sehe da hinsichtlich Performance des Prozesses eher in etwa Parität. Beim Design würde es mich wundern, wenn Intel da nicht vorn (wenn auch weniger als sonst) liegt. Die haben einfach zu viel RnD relativ zu AMD.

Auch Intels Broadwell-E wird mit 3,5 GHz bei 140 W sein:
http://wccftech.com/intel-broadwell-e-specifications-leaked-core-i7-6950x-flagship-processor-10-cores-20-threads-core-i7-6900k-core-i7-6850k-core-i7-6800k-detailed/

N0Thing

2015-12-18, 13:08:49

Zumal 22nm, 20nm und 14nm auch nur Schall und Rauch sind. Ist ja nicht so, als ob wirklich alle Strukturen im Chip in der Größe produziert werden würden.

fondness

2015-12-18, 13:08:54

Wieso planen die nicht einen 4C+HT mit 95W TDP und 8C+HT mit 125W+ TDP. Damit könnte AMD Intel auf breiter Front unter Druck setzen.
Was bringt mir ein 8C der (ohne OC) immer hinter einem 4C bleibt (Spekulation!)? Als Spieler genau 0 da bis heute nur selten mehr als 4 Threads genutzt werden

Das ist eben ein Kompromiss, da AMD nur eine Plattform AM4 für alle Chips von 15-95W verwenden wird. Würde man die ganze Plattform für 125W+ spezifizieren, würde das alle Boards unnötig verteuern nur wegen ein paar High-End-CPUs. Auch würde man dann Effizienz bei den kleinen Chips mit 15W verlieren, wenn man die SpaWas so flexibel auslegen müsste.

anddill

2015-12-18, 13:20:00

robbitop

2015-12-18, 14:10:23

Wollte AMD nicht auch mittelfristig FIVRs auf das Package/die integrieren? Aber wohl nicht auf der AM4 Plattform, oder?

Thunder99

2015-12-18, 16:26:58

Dann hoffe ich mal daß es auch OC-Boards mit richtig teuren SpaWas gibt (sofern der Sockel das hergibt ohne abzubrennen). Dann kann man den 8-Kerner draufschnallen, HT abschalten und das Ding auf 150W prügeln. Das sollte dann wieder ein Weile reichen.
Ja das hoffe ich dann auch :)

Aber es soll ja egal sein ob 22/20/16/14 nm. Hauptsache es erreicht sein Ziel mit Perf/W. Wird der Chip halt etwas größer als bei Intel, aber dann evt auch mit weniger Probleme bei der Strukturbreite ink. Ausbeute?

y33H@

2015-12-18, 20:57:34

Wollte AMD nicht auch mittelfristig FIVRs auf das Package/die integrieren? Aber wohl nicht auf der AM4 Plattform, oder?Ja, war mal für 2015 angesetzt: http://www.golem.de/news/tablet-amd-plant-prozessoren-mit-integriertem-spannungsregler-1404-106186.html

iuno

2015-12-18, 23:02:05

Samsungs/GFs "14nm" ist ein 20 nm Prozess mit Finfet. Wäre also 20 nm FF vs 22 nm FF. Intel hat weiterhin den Vorteil, ihre Prozesse vollständig an ihre Designs anpassen zu können.
Ich sehe da hinsichtlich Performance des Prozesses eher in etwa Parität.
Du meinst zw. Intels 22 und Samsungs 14 FF?
Ja, 14 FF ist eigentlich 20 FF aber wie war es denn bei Intel? Hat man es da ueberhaupt von den wirklichen Strukturgroessen her seit 32 nm ueber 22 (FF) auf 14 relativ gesehen weiter nach unten geschafft als der Schritt von GF 28nm auf 14FF? Die 'bescheissen' doch da alle mit den Angaben.

Der 8C hat nur 95W TDP
Ist das sicher? Woher kommt die Info?

Das ist eben ein Kompromiss, da AMD nur eine Plattform AM4 für alle Chips von 15-95W verwenden wird. Würde man die ganze Plattform für 125W+ spezifizieren, würde das alle Boards unnötig verteuern nur wegen ein paar High-End-CPUs
Das ist irgendwie kein Argument. Auch wenn es nur eine Plattform gibt, kann (und wird, imho) es doch trotzdem Mainboards in verschiedenen Leistungs- und Preisklassen geben. Wenn ich so sehe, was einzelne Hersteller auch jetzt so alles im Programm haben, wird mir ja fast schon schlecht. Es gibt zig Varianten mit dem selben Chipsatz, alle DDR4, alle denselben Formfaktor, alle vom selben Hersteller. Nur heissen die dann mal PRO, mal DELUXE, mal Sabertooth und mal Premium oder sonst was.
In der o.g. Konfiguration hat ASRock 15, Asus 13 und Gigabyte 12 Boards im Angebot (https://geizhals.de/?cat=mbp4_1151&sort=p&xf=4400_1~317_Z170~493_4x+DDR4+DIMM). Preisspanne 100-400 €. Warum soll das bei AMD dann nicht z.B. jeweils wenigstens 3 Boards geben koennen, wenn die Platform fuer die Zielgruppe taugt?

BlacKi

2015-12-18, 23:55:14

Das ist irgendwie kein Argument. Auch wenn es nur eine Plattform gibt, kann (und wird, imho) es doch trotzdem Mainboards in verschiedenen Leistungs- und Preisklassen geben. Wenn ich so sehe, was einzelne Hersteller auch jetzt so alles im Programm haben, wird mir ja fast schon schlecht. Es gibt zig Varianten mit dem selben Chipsatz, alle DDR4, alle denselben Formfaktor, alle vom selben Hersteller. Nur heissen die dann mal PRO, mal DELUXE, mal Sabertooth und mal Premium oder sonst was.
aber eine 15w cpu ist und bleibt schwachsinnig auf einem formula board. zwischen 35 und paar und 90 watt.

was du verlangst sind unterschiede zwischen 15w und 125+. das könnte man vl abdecken, aber sollte man nicht.

bei intel sind es 3 verschiedene sockel bei amd sollen es wohl 2 verschiedene bleiben.

Locuza

2015-12-19, 00:13:24

Ja, war mal für 2015 angesetzt: http://www.golem.de/news/tablet-amd-plant-prozessoren-mit-integriertem-spannungsregler-1404-106186.html
http://images.anandtech.com/doci/8742/Carrizo%20Efficiency.png

Das ist jetzt wirklich keine konkrete Roadmap, was die Zeit angeht.
Alles was Lila war hat auch nur darüber die Aussage getroffen, dass sich die jeweiligen Technologien in Entwicklung befinden und nicht schon auf dem Markt.

Du meinst zw. Intels 22 und Samsungs 14 FF?
Ja, 14 FF ist eigentlich 20 FF aber wie war es denn bei Intel? Hat man es da ueberhaupt von den wirklichen Strukturgroessen her seit 32 nm ueber 22 (FF) auf 14 relativ gesehen weiter nach unten geschafft als der Schritt von GF 28nm auf 14FF? Die 'bescheissen' doch da alle mit den Angaben.
Das scaling bei Intel von 22nm --> 14nm erscheint historisch gesehen sehr gut:
http://www.extremetech.com/wp-content/uploads/2013/11/14nm-2.png

Ein kleiner Überblick von den Fertigern im Vergleich:
http://pc.watch.impress.co.jp/img/pcw/docs/670/675/6.jpg

Die 14nm Angaben bei Samsung sind für LPE und die 16nm für FF.
Beide haben aber kleinere Tweaks und Nachfolger in Entwicklung bzw. schon die alten Prozesse "ersetzt".
Keine Ahnung, ob sich an den Parametern etwas geändert hat.

Ist das sicher? Woher kommt die Info?
Benchlife:
http://benchlife.info/amd-apu-platform-will-add-zen-cpu-architecture-in-2017-06182015/

Bzw. hier die Folie mit bis zu 95W TPD:
https://benchlife.info/wp-content/uploads/2015/06/amd-client-micro-pga-socket-roadmap.jpg

robbitop

2015-12-19, 08:20:44

Du meinst zw. Intels 22 und Samsungs 14 FF?
Ja, 14 FF ist eigentlich 20 FF aber wie war es denn bei Intel? Hat man es da ueberhaupt von den wirklichen Strukturgroessen her seit 32 nm ueber 22 (FF) auf 14 relativ gesehen weiter nach unten geschafft als der Schritt von GF 28nm auf 14FF? Die 'bescheissen' doch da alle mit den Angaben.

Da die Strukturgröße bei CPUs bis auf den Preis idR nie limitiert, halte ich es erstmal für zweitrangig. Es ging mir um die Performance des Prozesses. Und da war Intel bis dato immer ganz vorn. Wundert auch nicht, da sie der technologische Führer in dem Bereich sind und außerdem ihre Prozesse an die Designs anpassen können.

Intel hatte tatsächlich einen Shrink zwischen 22 nm und 14 nm. Samsung hingegen nicht zwischen 20 nm und 14 nm (=20nm FF).

Insofern liegt es auf der Hand, dass Samsungs 14FF Prozess in Sachen Performance (Leistungsaufnahme, Takt etc) nicht mit Intels 14 nm Prozess zu vergleichen ist, sondern (bis auf die Größe!) eher mit Intels 22 nm.

iuno

2015-12-19, 17:08:32

Intel hatte tatsächlich einen Shrink zwischen 22 nm und 14 nm. Samsung hingegen nicht zwischen 20 nm und 14 nm (=20nm FF).

Insofern liegt es auf der Hand, dass Samsungs 14FF Prozess in Sachen Performance (Leistungsaufnahme, Takt etc) nicht mit Intels 14 nm Prozess zu vergleichen ist, sondern (bis auf die Größe!) eher mit Intels 22 nm.
Das widerspricht aber dem obigen Bild
http://pc.watch.impress.co.jp/img/pcw/docs/670/675/6.jpg
Demnach ist zwar TSMCs 16FF ggü. 20nm wirklich genau gleich groß geblieben und erst mit 16FF+ noch etwas geschrumpft, Samsung dagegen hat aber immerhin schon bei LPE en gate pitch verringert und aktuell wäre dann ja LPP

HOT

2015-12-20, 10:41:46

LPP verringert noch mal, leider find ich die Quelle nicht mehr. Samsung LPP ist annähernd gleichauf mit dem Intel-Prozess in der Hinsicht.

AffenJack

2015-12-20, 11:58:23

Nein, man ist noch weit von Intel entfernt. LPP verringert nur den metal pitch etwas. Allerdings sind die Werte von Goto die werte von LPP. Bei LPE sinds 84nm statt 78nm gate pitch.
Siehe Text hier:
http://www.golem.de/news/fertigungstechnik-der-14-nanometer-schwindel-1502-112524.html

fondness

2015-12-20, 13:30:58

Allerdings sollte man auch nicht vergessen, dass es lange Zeit umgekehrt war und Intel die größere Strukturbreite benötigte. Jetzt ist Intel mal vorne und macht gleich haufenweise Werbung deswegen.

Nicht ohne Grund war "The Intel Nanometre" lange ein running gag in der Industrie. Auch Intels 14nm Prozess ist eigentlich ein 16.55 nm Prozess. Außerdem sagt die Strukturbreite eigentlich gar nichts über die wesentlichen Paramater einen Fertigungsprozesses aus.

iuno

2015-12-28, 02:01:25

Hatten wir das eigentlich schon hier? Nicht dass ich wuesste, also los :freak:
Quelle: http://seekingalpha.com/article/3741456-advanced-micro-devices-amd-at-raymond-james-technology-investors-conference-transcript?part=single
[...] I’ve seen the success in past years where we had with the Opteron device going back few years that I’m sure you are very familiar with. We captured 25% plus market share. And then the market share eroded steadily over time and today really there’s nothing to speak about. It’s under 1%. So, effectively it’s nothing.

Zen was a clean sheet design that started few years ago. We are in the final figure of executing and the milestone that you want hear us talk about is Zen tapping out, which should be over the next several months. And then putting samples in the hands of our customer and then starting portfolio of revenue in 2017.

And by the way, because we have this reuse approach for cores, you will see us with Zen cores in the high-end desktop first and then the server from our overall products standpoint. But the key is tapping out in the next several months, samples and customers for the validation of the product over the 2016 time frame and then the revenue ramp happening in 2016.

Demnach habe es zu dem Zeitpunkt (die Konferenz war von 7.-9. Dezember) noch kein tapeout fuer Zen gegeben. Trotzdem spricht er wieder von "mehreren" FF tapeouts, die schon vollzogen sind. Demnach sind alle bisherigen Chips GPUs oder doch noch ein Pilotchip mit einer aelteren µarch (ich wuerde mir ja immer noch Bristol Ridge in FF wuenschen :P ).
Im gleichen Interview spricht er auch von 12-14 Monaten vom Tape-out bis in den Handel. Wenn man das mit der Aussage "Zen wird erst in den naechsten Monaten sein tapeout haben" verbindet, hinterlaesst das natuerlich einen sehr bitteren Geschmack. Zu den Terminen soll jedoch im earnings call fuer Januar noch was gesagt werden.

We have taped out multiple products just in the last few months on FinFET and we will have volume production in FinFET products in 2016 at more foundry partners
Hier spricht er auch an, dass es mehrere foundries gibt (ist ja nun nichts neues mehr).

Auch teilt er mit, dass mit Zen zunaechst der (high-end) Desktop Markt beliefert werden soll und erst danach der Servermarkt :confused:

[...] and our customers [...] would want at least some amount of competition that’s pays because today the pricing and the margins that are commanded by the competitor against our customers are pretty high, right. And for us, is significant higher than where we are sitting today and about 30% gross margin at the corporate level.
Der Hinweis mit den "diktierten" Preisen und hohen Margen koennte darauf hindeuten, dass AMD die Produkte (deutlich?) guenstiger als Intel platzieren will, allerdings versprechen sie sich selbst ja auch hoehere Margen.

Unicous

2015-12-28, 03:08:40

Es wurde schon an anderer Stelle besprochen.

HOT

2015-12-29, 10:02:19

Hübie

2015-12-29, 12:44:09

Wenn man 2017 verdient hätte man demnach 2016 kostendeckend gehandelt, wenn man im Fachjargon bleibt. Sprich R&D holt man 2016 vollständig herein und hat nur noch operative Kosten zu decken (Gemeinkosten der Herstellung etc.). Das ist jedoch viel zu schwammig formuliert um etwas darauf festzutackern. Ich hoffe einfach dass AMD sein Zeitplan hat und das dieser eingehalten wird. Sonst wird die Strategie wieder inkonsistent.

iuno

2015-12-29, 13:26:40

Da ist von "Tapping" die Rede, nicht von tape out. Das ist was völlig anderes. Er spricht von der Auslieferung der Samples des finalen Siliziums an die Großkunden. Wenn es bisher kein tape out von Zen geben würde, könnten die sich bei AMD erschießen... Auslieferung, wenn alles gut geht, ist meist 1 bis 1 1/2 Jahre nach dem ersten tape out.
Und er rechnet damit in 2017 erstmals mit Zen zu verdienen. Das bedeutet, die Verkäufe in 2016 werden ziemlich gering ausfallen, wahrscheinlich nur Retail-Markt. Die OEMs kommen in großen Stil erst 2017. Die interessieren sich wahrscheinlich sowieso eher für Raven Ridge.

Und wofuer soll "tapping out" denn sonst stehen? Das ist ein Transkript, darin gibt es noch mehr Fehler.
Er sagt explizit (zwei Mal!) "tapping out" und danach die Auslieferung von Samples, was du sagst (=Auslieferung an Grosskunden) kann also gar nicht stimmen.
Dass Zen sich erst 2017 in der Bilanz bemerkbar machen soll, war ja schon bekannt. Nach diesem Interview rechne ich ehrlich gesagt nicht mehr damit, kommendes Jahr noch an eine CPU zu kommen.

Wenn man 2017 verdient hätte man demnach 2016 kostendeckend gehandelt, wenn man im Fachjargon bleibt. Sprich R&D holt man 2016 vollständig herein und hat nur noch operative Kosten zu decken (Gemeinkosten der Herstellung etc.).
Wie kommst du denn darauf? Verdienen != Gewinn machen. Es geht hier zunaechst mal darum Umsatz zu generieren, das hat also mit Kostendecken noch ueberhaupt nichts zu tun.

Menace

2015-12-29, 13:35:43

Eine andere Interpretation wäre, dass es sich bei den Tape outs um Server-ZEN handelt, die ja später (2017) kommen sollen. Ich weiß nicht, ob Deskop-Zen und Server-Zen unterschiedliche Tape-Outs besitzen. Falls ja, würde es im Hinblick des Interviews (Serverzeugs) Sinn machen.

OBrian

2015-12-29, 13:49:58

"tapping out" macht in dem Satzzusammenhang keinen Sinn (siehe https://dict.leo.org/forum/viewWrongentry.php?idThread=780219&idForum=6&lang=de&lp=ende). Es ist also eher anzunehmen, daß bei der Transkription was daneben ging (es war ja eine mündliche Originalquelle), weil derjenige offenbar nicht wußte, was "taping out" sein soll, ist ja ein Spezialbegriff bzgl. Halbleitern. Merkt man z.B. auch daran, daß derjenige "global foundries" geschrieben hat und das nicht als Eigennamen erkannt hat.

Hübie

2015-12-29, 14:35:53

Wenn man im Business sagt man verdient etwas, dann bedeutet es idR man kann Geld wieder verwenden (z.B. Investitionen).

iuno

2015-12-29, 15:02:34

Mir ist nicht klar worauf du hinaus willst, aber es geht hier ganz eindeutig um "revenue" (=Umsatzerloese), da gibt es eigentlich ueberhaupt nichts zu diskutieren. Das hat nichts damit zu tun, Gewinn zu machen, schon gar nicht 2016, denn dort beginnt man erst (ramp up), mit Zen Erloese einzufahren.

Kriton

2015-12-29, 15:14:13

Ihr diskutiert ernsthaft die Semantik eines über Stille Post weitergegebenen Textes außerhalb der Originalsprache, der zudem von jemandem (ursprünglich) stammt, der sich (mit Sicherheit) "lediglich" hat briefen lassen, der dabei selber kein Techniker ist (mir ist klar wo er arbeitet, aber ich kenne die Rahmenbedingungen aus eigener Erfahrung) und wo der Text ggf. noch in der Kette von jemandem weitergegeben wurde, der diesen inhaltlich nicht versteht? :crazy:

Hübie

2015-12-29, 15:22:40

Unicous

2016-01-01, 00:48:22

Wurde im Semi-Accurate Forum gepostet.

54314

edit: Ich sehe gerade, das lässt sich schlecht lesen... hab ein lesbares Bild hochgeladen.

Sekundär-Quelle ist ein Twitteraccount, die eigentliche Quelle jedoch eine Dissertation in der auch Mike Mantor als Ansprechpartner genannt wird. Der Autor selbst ist wohl auch des Öfteren in Sunnyvale gewesen.

Schätze also, das stammt direkt von AMD.

Wer selbst mal schauen möchte: Contributions of hybrid architectures to depth imaging:
a CPU, APU and GPU comparative study heißt die Dissertation

=Floi=

2016-01-01, 01:13:16

welche gpu (bezogen auf die größe) soll den (der große) ZEN bekommen? läuft es von der aufteilung des powerbudgets wie bei intel? oder keine?

mboeller

2016-01-01, 12:31:06

hier ist das Original-Dokument:

https://tel.archives-ouvertes.fr/tel-01248522/document

was mich am meisten überrascht hat, war der Performance/Watt Vorsprung von Kaveri gegenüber den großen GPUs. Beim Carrizo würde das noch einmal wesentlich besser aussehen.

Unicous

2016-01-01, 14:12:07

Ich hatte es eigentlich mit Absicht nicht gepostet.;)

mboeller

2016-01-01, 18:22:03

Ich hatte es eigentlich mit Absicht nicht gepostet.;)

warum?

Unicous

2016-01-01, 18:33:57

Weil man es leicht findet und weil man dem Mann ja nicht das Leben schwer machen muss. Vllt. sollte es gar nicht öffentlich verfügar sein. Eine Doktorarbeit ist schon noch etwas anderes als ein paper.

Kriton

2016-01-02, 13:55:40

fondness

2016-01-02, 13:57:41

Eine Doktorarbeit muss natürlich publiziert werden, selbst für Diplomarbeiten gilt das schon. Vielleicht ist er nur "zu früh" fertig geworden, oder die Infos wurden von AMD als unkritisch eingestuft.

Unicous

2016-01-02, 14:26:21

Zumindest bei uns muss eine Doktorarbeit veröffentlicht werden. Die mangelnde Verfügbarkeit ergibt sich IMHO üblicherweise eher aus der tatsächlichen (und nicht der ggf. mal ursprünglichen) Zweckrichtung einer solchen - sie interessieren meistens eher nicht so.

Richtig. In Deutschland.

In einigen Staaten, insbesondere in Deutschland (nicht aber im angelsächsischen Raum und auch nicht in Österreich), ist die Veröffentlichung der Dissertation integraler Bestandteil des Verfahrens. Die Einzelheiten regelt die jeweils gültige Promotionsordnung. Unter anderem muss der Doktorand der Hochschule eine bestimmte Anzahl von Pflichtexemplaren überlassen.

https://de.wikipedia.org/wiki/Dissertation#Ver.C3.B6ffentlichung_der_Dissertation

Ob die Arbeit frei verfügbar im Netz abrufbar sein soll, oder das nur ein Versehen ist, wissen wir daher nicht. Man muss demjenigen nicht unnötig Probleme bereiten. Wobei WTF-Tech das ja auch nicht interessiert, wie ich in anderen Foren schon gesehen habe.