AMDs CPU-Architekturen-Strategie (Skybridge, K12, Zen, ...)

[Complicated]

Das wird auch dort im Original-Thread als Unsinn bezeichnet.

[tdon]

Vor allem das würde mich stutzig machen:


but Samsung’s 14nm FinFET process is slightly better than Intel’s


Daran erkenne ich den Fake. Die Fake Schreiber sind einfach zu unrealistisch, das lässt sich bei AMD immer recht leicht erkennen (zum Glück).

[MilesEdgeworth]

Das beste: Wccftech hat zufälligerweise auch gerade eine News dazu veröffentlicht.. :ugly: Der Post ist ja nicht schon von Mitte Januar oder so..

[Unicous]

@tdon

Die Frage ist, ob derjenige sich rein auf die Taktbarkeit bezog, denn dazu gibt es noch keine wirklichen Anhaltspunkte bei 14LPP. Aber ja, ich denke auch, dass das Müll ist. Intels 14nm ist objektiv der klar bessere Prozess, da gibt es auch keine Debatte. Und der Rest ist natürlich auch so geschrieben, dass den fanboys die Höschen feucht werden.

[OBrian]

kommt immer darauf an, woher das kommt, wer sich da darstellen will. Aber da es ein schlicht anderer Fertigungsprozeß ist, wird er sicherlich in einigen Punkten besser und einigen Punkten schlechter sein als die Konkurrenz. Das würde ich jetzt aber noch nicht als Hilfe zur Einschätzung der Chips benutzen.

Aber Boards innerhalb der nächsten zwei Wochen? Ohne daß man bisher was gesehen hätte? Naja gut, evtl. als Vorzeigeexemplar auf einer Messe, für einen Marktstart im halben Jahr oder so.

Klingt aber schon insgesamt sagen wir mal "ungewohnt gut".

[tdon]

Intel haven’t pulled ahead with 10nm yet as that EUV process is very late, hence their Kaby Lake


Der Teil ist auch Blödsinn, EUV ist und war nie ein Thema für Intels 10nm, selbst für 7nm ist es sehr unsicher. Daran wird nur ersichtlich, dass sich dort jemand AMDs Zukunft rosig malt und schönredet.

[S940]

Der Teil ist auch Blödsinn, EUV ist und war nie ein Thema für Intels 10nm, selbst für 7nm ist es sehr unsicher.
Fast:
At one time, Intel hoped to use EUV at 22-nm, which is due out in 2011. The problem is that EUV will not be ready in time for 22- or 15-nm in production--at least at Intel, said Intel senior fellow Yan Borodovsky, director of advanced lithography in the company's Technology and Manufacturing Group.
http://www.eetimes.com/document.asp?doc_id=1173103

EUV ist quasi der BER unter den Lithoprozessen ;)

[mczak]

EUV ist quasi der BER unter den Lithoprozessen ;)
Wenn ich das richtig im Kopf habe war doch laut den Prognosen EUV absolut unverzichtbar bei 65nm, oder war das doch erst der Fall bei 45nm ;)

[tm0975]

vorstellung im oktober wäre doch mal eine positive überraschung. sollte amd damit wirklich mal ein weihnachtsgeschäft abfassen?!? ;D

http://wccftech.com/amd-zen-cpu-8-core-summit-ridge-launching-october/

[y33H@]

Launch ungleich kaufbare Produkte :P

[tm0975]

das ist schon klar, aber dasss amd was im oktober vorstellt, was man im dezember nicht kaufen kann, glaube ich selbst bei amd nicht.

[dargo]

Das wäre echt klasse wenn bis Ende des Jahres Zen lieferbar ist. Intel hat nicht mal aktuell einen Skylake-E. Und Haswell-E hat eine TDP von 140W in 22nm. Octacore operiert bei "nur" 3-3,5Ghz. Ich hoffe Zen ist konkurrenzfähig, dann haben wir endlich wieder Bewegung nach Jahren in der CPU-Sparte. :up:

[iuno]

Die ganze Einordnung von Intel-Produkten nuetzt doch ueberhaupt nichts, ohne Infos zu Zen. Wenn der 8-Kerner mit 2 GHz taktet, ist es klar, dass er in 95 Watt unterkommt.
Was mich an der Meldung auch freut: sollte das mit Oktober stimmen, selbst wenn es ein Paperlaunch ist, muesste es dann spaetestens zu diesem Zeitpunkt endlich Bristol Ridge auf FP4 und AM4 samt passenden Boards geben.

[tm0975]

wenn das so eintritt und amd auch liefern kann, heißt es: amd aktie > 10 $

[dargo]

Die ganze Einordnung von Intel-Produkten nuetzt doch ueberhaupt nichts, ohne Infos zu Zen. Wenn der 8-Kerner mit 2 GHz taktet, ist es klar, dass er in 95 Watt unterkommt.

Ich glaube kaum, dass AMD so bescheuert ist und einen Octacore mit lächerlichen 2Ghz released bei dem die IPC sich an Haswell/Skylake orientiert. ;)

[iuno]

Das ist aber keine Glaubensfrage, vielmehr geht es darum, was das Teil am Ende wirklich kann. Und das ist ueberhaupt noch nicht klar, also taugen Vergleiche der Leistungsaufnahme, Strukturgroesse, Takt einfach noch nicht. Und dass die IPC an Haswell/Skylake ran kommt ist ebenfalls alles andere als klar

[dargo]

Nein, es ist Logik. Wenn ein Octacore Zen mit nur 2Ghz taktet dann bringt das ihm im Vergleich zum Bulldozer bei der Leistung gar nichts. Dann wäre die CPU höchstens nur sparsamer.

[tm0975]

die 2 ghz sind ganz sicher keinerlei diskussion würdig. vielleicht sind es am ende nur 3 bis 3,5 für dei ersten cpus. 2 ghz ist schon deshalb unrealtistisch, weil wir von einer 95 watt tdp reden. ein auf 2 ghz beschränkter zen würde mit ein bisschen glück in die 35 watt netobook-klasse passen.

wenn man sich carrizo und die spekulationen zu bristol ridge anschaut, sollte das eigentlich klar sein, wo mit 14 nm die reise hingehen wird.

http://wccftech.com/amd-bristol-ridge-fp4-family-leak/

[Korvaun]

Was AMD und Lieferfähigkeit betrifft glaube ich es erst wenn ich das Teil in nem Onlineshop lieferbar sehe und bestellen kann...

Wenn man den derzeitigen Stand von AMD mit Intel vergleicht, wo neue Prozessoren immer ewig vor Release als ES die Runde machen, gebe ich AMD aktuell keine grosse Chance Zen noch dieses Jahr in den Läden zu haben.

Wie war das mit den Vorstellungen der vergangenen AMD-CPU-Generationen? Wie groß war da der Abstand zwischen offizieller Vorstellung und großflächiger Verfügbarkeit? Ist schon so lange her das ich mich gar nicht mehr erinnern kann :(

[iuno]

:lol: Jetzt werde ich an den "2 GHz" festgemacht? Das war natuerlich eine reine Uebertreibung. Das sollte nur verdeutlichen, dass es in Ermangelung genauerer Daten keinen Sinn macht, derart konkrete Vergleiche zu ziehen. Dass so eine CPU mit 2 GHz Takt keinen Sinn macht ist ja wohl selbstverstaendlich.

[tm0975]

gut, dann laß uns doch über 4 ghz spekulieren :-)

[dargo]

:lol: Jetzt werde ich an den "2 GHz" festgemacht? Das war natuerlich eine reine Uebertreibung.
Dann bleib beim nächsten Mal realistisch. Ich denke das Ziel wird irgendwo bei 3-3,5Ghz wie bei Intel liegen.

[z3ck3]

8C/16T, 4Ghz Base, 5.2Ghz Turbo, 95W TDP, Leistung pro Takt auf Haswell Niveau, 40 PCIe Lanes, 350€ -- ist schon gekauft. :D

Nein, ich glaub da selbst nicht drann. :freak:

Edit: Um so mehr Kerne, um so wichtiger wird der Turbo sein. Sonst wird die CPU in 98% der Einsatzbereiche im Consumer Segment eine schlechte Wahl sein, außer sie lässt sich auf die maximale Taktfrequenz fest nageln ohne das der Sockel bzw. die CPU gegrillt wird.

[dargo]

Ich wüsste nicht warum AMD auf den Turbo verzichten sollte. Schließlich gabs den schon mit Bulldozer.

[Complicated]

Ist die selbe Quelle
Ich lasse das mal bewusst umkommentiert so stehen:



https://arch.b4k.co/g/thread/52492812/#52493743
vorstellung im oktober wäre doch mal eine positive überraschung. sollte amd damit wirklich mal ein weihnachtsgeschäft abfassen?!? ;D

http://wccftech.com/amd-zen-cpu-8-core-summit-ridge-launching-october/

[tm0975]

und zumindest im notebookbereich mit den bulli-weiterentwicklungen sieht man da ja auch ganz gute fortschritte bzgl. des turbotaktes und der sc-leistung. die ganz kleinen excavator-kerne sollen ja dank gutem turbo im low end den intel-atoms im sc überlegen sein. hab aber gerade nicht den link parat.

[Timbaloo]

IPC zwischen Broadwell und Skylake? Also wenn sie das geschafft haben (bei einem Design mit >3GHz und 95W @ 8 Kerne) dann chapeau!

[iuno]

die ganz kleinen excavator-kerne sollen ja dank gutem turbo im low end den intel-atoms im sc überlegen sein. hab aber gerade nicht den link parat.
Es gibt keine kleinen und kleineren Excavator. Die konkurrieren auch nicht mit Atom, in dem Bereich gibt es aktuell noch die Katzen (Jaguar(+), Puma(+)). Erst mit Stoney Ridge kommt da Excavator zum Einsatz (dann 1 Modul; 2 integer Cores)

[tm0975]

ja, und diesbezüglich gab es infos, die gezeigt haben, dass amd zurecht die katzenkerne eingestellt hat.

[tdon]

Fast:

http://www.eetimes.com/document.asp?doc_id=1173103

EUV ist quasi der BER unter den Lithoprozessen ;)


Natürlich haben sie es sich erhofft, dass es früh wie möglich bereit sein würde aber ernsthaft war es nie eine Option. Das hat sich schon vor Jahren abgezeichnet, selbst 7nm erscheint derzeit fast noch zu früh. Aber es ist sowieso egal mit welcher Logik man diese Fakes entschlüsselt, die breite Masse kauft solche News sowieso ab wie man hier und woanders wieder schön sehen kann.

[Unicous]

Thevenin@S|A Forum

It seems that unlike with Bulldozer, AMD has created separate dies for server and consumer parts. The server version of the die has twice the cores, L3 cache and additional I/O controllers per die. I haven´t been able to disassemble one yet, however judging from the package size it is a MCM part. 14nm LPP process.

The relative power consumption is roughly the same as on Intel 14nm parts with similar configuration, but the clocks are quite low :/
http://semiaccurate.com/forums/showthread.php?p=257682#post257682

[Timbaloo]

Tja, was versteht er unter "quite low" und bezieht er sich da auf die Server-Teile oder die Consumer? Zieltakt oder frühes ES?

[Unicous]

Wer soll dir das beantworten?:confused:

ES sind generell niedrig getaktet, daher gehe ich davon aus, dass die ES noch niedriger getaktet sind als er befürchtet hat. Der Herr ist generell eher pessimistisch, was Zen und Co. angeht, führt dazu aber gute Argumente, Fakten und Insiderwissen an.

Es könnte also sein, dass das ES bei sagen wir 2,5GHz taktet und am Ende die 3 GHz Hürde knapp nimmt. Und das wäre in der Tat eine eher schlechte Ausgangslage für AMD. Denn sie müssten bei den Taktraten auf jeden Fall Intel egalisieren und eigentlich übertrumpfen um etwas zu erreichen. Das geht natürlich auf die Effizienz, aber ein niedrig taktender 8-Threader klaut Intel auch nicht die Butter vom Brot.

[iuno]

Hat der auch schon Broadwell-E? :|
The relative power consumption is roughly the same as on Intel 14nm parts with similar configuration

Dass es fuer Server eine groessere CPU gibt, war ja zu erwarten. Es wird ja auf einen 16 (evtl sogar ein 32C Package) Kerner spekuliert.
Was sich irgendwie widerspricht ist 'separate dies' und MCM. Spricht was dagegen, dass ein 8C die fuer ein MCM und fuer den alleinigen Einsatz geeignet ist?

[Unicous]

Ich kann dir leider nicht sagen wo er seine Informationen her hat, vermute aber, dass er bei einem Mainboard-Hersteller arbeitet o.ä..


edit:

Er meint, es gäbe 2 Dies. Eins für Consumer, eins für Server. Die Server-Version gibt es wohl im MCM-Package, also zwei Server-Dies.

[iuno]

Ja, das klingt plausibel, so koennte er auch frueh an die Intel gekommen sein.
Der soll mal den heatspreader runter nehmen :D

Laesst schon noch Fragen offen. Fuer Consumer bin ich eigentlich schon von 8 Kernen ausgegangen, AMD will ja laut eigener Aussage im High-End angreifen. Das wuerde evtl. auch den spaeten Start von BR erklaeren, wenn 4 Kerne und darunter BR uebernimmt.
Ist es denkbar, dass das Server die dann mit 16C und auch schon direkt als 32 Kern MCM, wie es schon irgendwo als Geruecht aufgetaucht ist kommt?
Fraglich ist, was er mit vergleichbaren Intel CPUs meint, vor allem wenn das Package so riesig ist, dass er ein MCM vermutet. Das koennte halt ohne weitere Infos von einem 12-20 Kerner alles sein. Oder hat er in dieser Betrachtung evtl. nur die kleinen angeschaut?

verstehst du, was die Nummer soll?

[y33H@]

Wohl ein 8C- und ein 16C-Die, letzteres zudem als MCM für 32C. Broadwell-EP/EX kommt als 10C, 15C und 24C.

[iuno]

24C? Dachte Broadwell-E? hat max. 20 :eek:
15C? gibts da 1 Kern als Reserve?

Aber 16 Kerner gibt es demnach auch von AMD nicht fuer Consumer. Gut, das war aber auch nicht wirklich auf AM4 zu erwarten.

Ob man an die Server-Plattform wohl trotzdem als Consumer ran kommt? Also auch zu humanen Preisen bei haushaltsueblichen Mengen :uponder:

[y33H@]

Es gibt drei Dies - 10C, 15C und 24C. Was davon am Ende wie zurecht geschnippelt und als E, EP oder EX intern läuft bzw als Core i7 oder Xeon E5/E7 verkauft wird, ist ne andere Sache. Theoretisch könnte Intel ne Off-Roadmap-SKU auf Basis des 24C-Dies machen, aber nur 2C bei vollen 60 MB L3 aktivieren und die auf 5,5 GHz prügeln.

[fondness]

So wie ich das sehe ist der Zen-Core relativ sehr klein, ich erwarte also eine geringe Die-Size bei sehr guter Perf/Watt und eher geringen Taktraten aber hoher IPC.

AMD wird wohl jeweils mit der doppelten Core-Anzahl dagegen halten. Ich sehen den 8Core-Zen als Preiskonkurrent zum Quad-Skylake (also bis ~$399) und den 16C-Zen als Konkurrent für die EE-Modelle von Intel (bis $999). Wenn AMD ein 16C Die fertigt macht es keinen Sinn, dieses nur im Server-Markt anzubieten.

[Achill]

So wie ich das sehe ist der Zen-Core relativ sehr klein, ich erwarte also eine geringe Die-Size bei sehr guter Perf/Watt und eher geringen Taktraten aber hoher IPC.

AMD wird wohl jeweils mit der doppelten Core-Anzahl dagegen halten. Ich sehen den 8Core-Zen als Preiskonkurrent zum Quad-Skylake (also bis ~$399) und den 16C-Zen als Konkurrent für die EE-Modelle von Intel (bis $999). Wenn AMD ein 16C Die fertigt macht es keinen Sinn, dieses nur im Server-Markt anzubieten.

Ich weiß nicht, so sehr ich gerne ein 8-Core Zen zum Preis von Quad-Skylake sehen würde, so wäre dies wahrscheinlich nur der Fall wenn die IPC und Takt nicht ähnlich zu Skylake wäre.

AMD muss Geld verdienen und wird dies machen wenn es möglich ist, ich glaube nicht das man es sich leisten kann, ein Preiskampf mit Intel zu führen.

Was ich mir gut vorstellen kann, das eine equivalente AMD-CPU evtl. ~50$ günstiger sein wird im Vergleich zum Intel i7 - mehr halte ich aber nicht für realistisch.

[Hübie]

AMD hat eine neue strategische Ausrichtung. Dazu gehört wohl kaum ohne Marktpräsenz großen Gewinn zu erwirtschaften. ;) Man wird zunächst Anteile aufbauen wollen. Man wird also schmale Margen in Kauf nehmen.

Wir können ja mal gemeinsam überlegen was ein Package groß macht. ;) Der Die selber dürfte nicht riesig sein.

[fondness]

Die Margen im CPU-Bereich sind hoch genug, es braucht Stückzahlen. Zumal ich nicht glaube, dass der 8 Core Zen größer wird in punkto Die-Size als der Skylake Quad.

[Hübie]

Das ich 8C Zen meinte ist dir dabei klar? :|

Vergleichst du wirklich gerade Die inkl. GPU vs die exkl GPU?

[iuno]

Offenbar schaetzt er die IPC als gut ein:
For a long time I actually like what I see. I´d say as long as the consumer Zen parts can reach high enough clocks (min. 3.5GHz), everything will be pretty good ;)
http://semiaccurate.com/forums/showthread.php?p=257718#post257718

[Hübie]

Da lese ich draus, dass die IPC in Haswell-Regionen oder etwas darüber liegt. 3,5 GHz Takt ist eine gängige Taktrate für Intels aktuelles Portfolio.

[Korvaun]

Ich weiß nicht, so sehr ich gerne ein 8-Core Zen zum Preis von Quad-Skylake sehen würde, so wäre dies wahrscheinlich nur der Fall wenn die IPC und Takt nicht ähnlich zu Skylake wäre.

AMD muss Geld verdienen und wird dies machen wenn es möglich ist, ich glaube nicht das man es sich leisten kann, ein Preiskampf mit Intel zu führen.

Was ich mir gut vorstellen kann, das eine equivalente AMD-CPU evtl. ~50$ günstiger sein wird im Vergleich zum Intel i7 - mehr halte ich aber nicht für realistisch.

Solange die Desktop/Server-Zens keine GPU haben sollten sie so klein sein das man preislich sehr flexibel ist. Wenn die IPC dann noch recht gut ist, also nicht mehr als 10% hinter Skylake, könnte AMD sogar richtig verdienen mit den Teilen.

[dargo]

Da lese ich draus, dass die IPC in Haswell-Regionen oder etwas darüber liegt.
Reicht vollkommen. Skylake ist kaum schneller. Oft wird das Ergebnis nur durch schnellen DDR4 Speicher verfälscht.

[iuno]

Haswell IPC ist denke ich realistisch und auch das was ich mir persoenlich wuensche. Dann wird es naechstes Jahr hoffentlich ein RR (sofern ich SR widerstehen kann :D )
Solange die Desktop/Server-Zens keine GPU haben [...]
Haben sie nicht. Summit Ridge sind reine CPUs, Bristol Ridge (Carrizo) erscheinen etwa zeitgleich und decken APUs ab. Zen-APUs gibt es dann erst (1 Jahr?) spaeter mit Raven Ridge

[tm0975]

gelegentlich liest mal bzgl. zen auch mal was von SOC. ist denn definitiv klar, dass da nicht wenigstens ne halbswegs kleine igpu drin ist für diverse sonderaufgaben (h265, trueaudio...) und hsa?

[iuno]

So steht es zumindest auf den Roadmaps und passt imho ja auch zusammen (mit Bristol Ridge als APU)
Die bezeichnung als SoC bezieht sich wohl weniger auf die GPU als auf den integrierten FCH

[tm0975]

aber eigentlich wäre die erhöhte chipfläche doch der einzige nachteil. aus meiner sicht wäre es ein fehler, zen nicht zumindest eine kleine igpu zur seite zu stellen. das rediziert doch kosten und komplexität der mainboards und somit der gesamtkosten. naja warten wir es ab.

[y33H@]

Zen ist nur der Codename für die µArch, nicht für ein Produkt - die heißen u.a. Bristol Ridge, Summit Ridge und Zeppelin.

[iuno]

das rediziert doch kosten und komplexität der mainboards und somit der gesamtkosten.
Nein, das macht der integrierte FCH*. Es gibt ja deswegen nicht wieder onboard (also auf dem Mainboard) GPUs. Man ha dann halt eine CPU und braucht eine Grafikkarte, so wie bei Intels Plattform 2011 oder den 'aktuellen' FX-CPUs auch.
Zen bekommt ja eine GPU, aber eben erst mit Raven Ridge. Die Chipflaeche ist da nicht das Problem, sondern die Komplexitaet. AMD klatscht da ja nicht einfach ein GPU Part mit drauf sondern hat z.B. den Anspruch, voll HSA kompatibel zu sein. Wenn das noch Zeit braucht ist das nur verstaendlich. Zen selbst (also die reine µArch der CPU Kerne) war halt erstmal wichtiger fertig zu bekommen.

Zumindest in der Theorie und sehr wahrscheinlich bei den billigen Boards. Fuer mehr Konnektivitaet werden 'bessere' Boards sicher auch weiterhin einen Chipsatz haben. Wir hatten das schon mal hier, finde es aber auf die Schnelle nicht

[iuno]

bitsandchips berichtet ueber eine Zen-APU mit HBM: http://www.bitsandchips.it/english/52-english-news/6763-zen-apus-made-by-glofo-14nm-finfet-node-and-packaged-by-amkor
Fertigung bei GF, Packaging bei Amkor.
Koennte die erwartete HBM APU demnach schon mit Raven Ridge kommen oder wird das gar ein Custom-SoC? :D

[S940]

Koennte die erwartete HBM APU demnach schon mit Raven Ridge kommen oder wird das gar ein Custom-SoC? :D
Weder noch, es dürfte sich über die schon oft diskutierte HPC-APU handeln, die eher als Opteron im High-End-Server-Segment kommt. Für den Billigkistenmarkt ist HBM nachwievor zu teuer.

[Complicated]

Ich wüsste auch nicht was in der Meldung neu ist. Wann stand denn jemals TSMC in 14nm zur Debatte für Zen? Und dass GF/Amkor die HPC APU machen ist, wie S940 auch schon schrieb, war von Anfang an klar. Auch dass HBM zum Einsatz kommen wird.

[Hübie]

Boah, und ich klick da blöd drauf. :facepalm:

[iuno]

Boah, und ich klick da blöd drauf. :facepalm:
;D
Sei mal froh, die Seite mit dem W hat aus exakt diesen drei Zeilen wieder eine seitenlange News mit Fake Bildern und bs gemacht.

Naja es gab hier ja auch Stimmen, die meinten dass beim Einsatz von HBM auf jeden Fall wieder TSMC+Amkor gefahren wird. Im Grunde spielt das sowieso keine Rolle, scheint aber immerhin eine Bestaetigung zu sein, dass irgendwann in absehbarer Zeit ueberhaupt eine APU mit HBM kommt, wozu es ja hier auch schon genuegend Zweifel gab.

Ich bin mal noch skeptisch und bleibe gespannt, ob wir dieses HPC Monstrum ueberhaupt mittelfristig so sehen. Der 4 CPU dies, Vega/Greenland und HBM Stacks auf ein Package :eek: + Extra Plattform fuer das Teil? Das "passt" halt auch in kein Konzept. Da muss die Software schon ordentlich von HSA profitieren, dass das mehr Sinn macht als CPU + Erweiterungskarte(n)

*Aaaah... bisher bin ich immer davon ausgegangen, die HPC sei mehr oder weniger eine "normale" APU. Aber als Konkurrenz zu KNL waere das Teil doch genial. Vielleicht laesst sich das ja auch als Host CPU und ebenso auf einer Beschleunigerkarte einsetzen, dann macht das fuer mich auch deutlich mehr Sinn.

[Achill]

Würde es eigentlich auch als Upgrade für PS4/XO passen? Klar wir gehe aktuell davon aus, dass solch eine APU teuer sein muss, aber eine PS4/XO mit Unterstützung für VR - kann ggf. auch einen anderen Preis aufrufen.

[iuno]

Das ergibt imho erst Sinn, wenn eine APU samt HBM billiger sein sollte als die APU mit Board und extra Speicher. Klar kann dann alles nochmal schrumpfen fuer eine super-super-slim, aber dass sich das rechnet, glaube ich nicht.

eine PS4/XO mit Unterstützung für VR - kann ggf. auch einen anderen Preis aufrufen.
Dass das nicht funktioniert, zeigt denke ich alleine schon die PSVR fuer 400$

[tm0975]

mir wäre eine APU auf HBM-Basis mit gescheitem CPU-Kühler und klarem luftstrom durch das gehäuse schon ein Aufpreis wert gegenüber einer separaten Grafikkarte, welche sich eindeitug schlechter kühlen läßt. nachteil wäre lediglich die nicht-nachrüstbarkeit des rams. aber bei 32 gb shared ram für CPU und GPU wäre mir das egal.

[iuno]

Von welchem Leistungsbereich sprichst du denn? Karten mit kleineren Chips sind doch bzgl. der Kuehlung kein Problem und die Sapphire Fury zeigt, wie man es mit HBM und Luft auch bei viel Abwaerme machen kann.
Bei einer hypothetischen leistungsstarken APU jenseits der 100 Watt wuerde ich dann sowieso eine AiO bevorzugen

[Unicous]

BnC behauptet übrigens, dass AM4 1331 Pins hat.:eek:

Future AMD AM4 Socket will be µOPGA, and it will have 1331 pins. A LGA solution will be used for Opteron Zen CPUs.

http://www.bitsandchips.it/english/52-english-news/6773-am4-socket-will-be-uopga-and-it-will-have-1331-pins

[Nakai]

Könnte auch sehr gut geraten sein. Die Pinanzahl ist natürlich sehr spezifisch, aber nicht unnaheliegend.

Grundsätzlich ist man damit nahe bei Intel von der Pinanzahl, was für DDR4 und viel IO-Kram spricht. AMD muss auch eine solide Basis bringen und nicht gleich wieder einen neuen Sockel releasen. Lieber wird man mehr Pins inkludieren oder die Sockelanforderungen relativ hoch setzen, um in Zukunft etwas Spielraum zu haben.

µOPGA ist ziemlich klar.

LGA für Opteron ist neuartig.

[iuno]

schade dass es nicht 1337 sind :P

[Unicous]

@Nakai

LGA bei Opteron wurde schon länger gemutmaßt. Nichts neues an der Gerüchtefront.

Crashtest (@P3DN), der auch immer wieder gute Insiderinfos hat, behauptete unlängst, dass der pin count gegenüber FM2+ unwesentlich steigen wird.

Das ist also nicht gut geraten sondern ein meilenweiter Unterschied. FM2+ hat 906 pins, das sind fast 50% mehr pins.

Also entweder lügt die Quelle oder AM4 ist nicht einfach nur FM3 mit einem anderen Namen. Und nein DDR4 oder I/O ist natürlich nicht dafür verantwortlich. LGA1151 unterstützt sowohl DDR3 als auch DDR4. Der hohe pin count müsste also auch noch andere Gründe haben.

[fondness]

Naja, AMD hat ja auch eine Teil des Chipsatzes in der CPU bei AM4, da braucht man gleich mal ordentlich Pins. Außerdem soll der Sockel sehr lange leben wie auch schon angekündigt.

Opteron hat schon seit einer halben Ewigkeit LGA, AMD ändert hier an der grundsätzlichen Ausrichtung also nichts.

[Unicous]

Und FM2+(-Chips) nicht? :confused:

Der pin count passt einfach nicht. Und DDR4 erhöht afaik auch den pin count nicht bzw. wenn dann nur unwesentlich, da der Mem-Controller eh ein Hybrid PHY ist.

Gemutmaßt wird, dass auch 140 Watt xPUs unterstützt werden sollen, was ich für fragwürdig halte, aber zumindestens den pin count erhöhen würde.

Die Anbindung der SB erfolgt auch weiterhin über UMI, sehe da keinen Grund warum sich der pin count um die Hälfte erhöht.

edit: Und FP4 hat 968 pins, als kompletter SoC, inklusive DDR3/4 Controller.

[fondness]

FM2+ Chips haben zumindest kein USB, SATA, etc, on Die.

[Unicous]

FM2+ 906 pins und die Chips kein I/O on board. FP4 hat 968 pins und der FCH ist integriert (dafür ist der UMI nicht nach außen geführt). I/O wie USB und SATA "verbraucht" nicht so viele pins wie du glaubst. Die power lanes und PCIe (also auch UMI) aber um so mehr.

[gogetta5]

Das bedeutet, Zen würde die Southbridge integriert haben?

(Sorry, falls es schon mal genannt wurde)

[Unicous]

Nicht ganz. Aber ein Teil der I/O ist bereits auf dem Chip, laut dem Leak der über den Promontory Chipsatz, der weiterhin als Southbridge, oder man könnte sagen Port-Mulitplier :wink:, agiert.

Die Chips müssten also auch ohne Southbridge genutzt werden können.

http://www.kitguru.net/components/cpu/anton-shilov/amds-next-gen-pc-platform-processor-direct-nvme-storage-promontory-pch-usb-3-1/

edit:

Oopsie.

The Stilt hatte das schon vor einem Monat geschrieben. Habe ich irgendwie verplant, denn ich hatte es zu der Zeit auch schon gelesen.:facepalm:

[...]
A rumor says AM4 is a PGA package with 1331 pins on it. The CPU itself is supposed to be exactly the same size (40x40mm substrate) as all AMD desktop CPUs have been since Socket 754. The pin size and pitch is just smaller and tighter than on previous CPUs

http://www.overclock.net/t/1588749/oc3d-amds-zen-will-have-a-greater-than-40-ipc-improvement-over-excavator-says-lisa-su/480#post_24890985

[iuno]

I/O wie USB und SATA "verbraucht" nicht so viele pins wie du glaubst. Die power lanes und PCIe (also auch UMI) aber um so mehr.

Weiss man, wie viele Pins FP3 hat? Finde auf die Schnelle nichts.
Ansonsten hat sich da die letzten Generationen ja wenig getan und der Unterschied zw. mobile und Desktop war auch nich annaehernd so gross, wobei die Desktop-Modelle auch annaehernd 3x so viel Leistung aufnehmen, das macht ja nicht so viel aus.

FP2: 827 - 35 W
FM2: 904 - 95 W
FP3: ? - 35 W
FM2+: 906 -100 W
FP4: 968 - 35 W
AM4: 1331 - >100? W

Warum schreibst du immer UMI? War das schon immer 'nur' PCIe oder meinst du dass es das noch extra gibt? Laut der Info zu Promontory ist das ja lediglich ein PCIe 3.0 x4.
Eine PCIe Lane hat 2 pairs, also 4 Leitungen. Macht fuer den x16 64 Pins und fuer das "UMI" 16. Wobei statt dem x16 FP4 ja auch wenigstens noch x8 oder x4 haben sollte, da es ja auch Carrizo Notebooks mit dual-graphics gibt.
ein USB 3.0 hat 3 data pairs. Ich denke mal, power wird hier nicht ueber die CPU gehen sondern irgendwo unterwegs 'abgegriffen' werden oder?

Da kommt einfach nichts zusammen... Ist die Info mit den 1331 sicher oder kann es auch sein, dass jemand da den 16C 'vermessen' hat? Ist der 16C und Quad Channel fuer AM4 komplett ausgeschlossen?

[OBrian]

die 1331 sollen ja das oPGA-Package sein, und ein anderer Sockel mit LGA für den Opteron, letzterer wäre ja dann der 16c. Also die Zuordnung stimmt schon.

Wenn, dann wäre das eher ein Totalfake, sprich schlicht aus den Fingern gesaugt.

Aber ist das denn so unrealistisch? müssen die Pins denn SO viel enger zusammen, daß es problematisch wird (mechanisch oder hochfrequenztechnisch)? Sind ja jetzt schon knapp tausend auf der Fläche. 32 x 32 Pins reichen dafür, und für 1300+ braucht man nur 5 mehr pro Seite.

Der hohe Pincount muß aber nicht daher kommen, daß es mehr Datenleitungen gibt, sondern einfach daher, daß es empfindlichere Datenleitungen gibt und man deswegen mehr Abschirmung dazwischen haben muß. Der Großteil der Pins wird sicherlich Masse sein.

[Unicous]

@iuno

UMI ist die Bezeichnung für die PCIe-Lanes die ausschließlich dazu gedacht sind, die Southbridge anzubinden. Früher hieß das A-Link Express(Anbindung von Northbridge an Southbridge), seit den APUs heißt es UMI (bei AM3+ immer noch A-Link Express... warum auch immer).

Es waren iirc immer 4 Lanes, wurde aber immer wieder upgegradet und Promontoy wird wohl mit PCIe 3.0 angebunden. Die Lanes sind theoretisch Standard PCIe, können aber nicht wie die GPPs einfach für andere Zwecke genutzt werden. Ich weiß nicht ob sich bei Promontory etwas ändert, ich denke aber nicht.

FP3 hat laut diesem Dokument 854 pins (e: eigentlich Kontakte, aber naja ;) )

http://kythuatphancung.vn/uploads/download/bef5f_Compal_LA-B651P_r0.2_2014.pdf (im Dokument mal nach 854 suchen)

edit:

http://murobbs.muropaketti.com/threads/amd-n-zen-palvelinprosessorit-32-ydintae-ja-8-ddr4-muistikanavaa.1286621/page-2

Bestätigung von The Stilt:


AM3r2 PGA = 941 pinniä
FM2r2 PGA = 913 pinniä
FP2 BGA = 813 kontaktia
FP3 BGA = 854 kontaktia
FP4 BGA = 968 kontaktia

e: Bei FP2 hat er sich wohl vertan. Hmm, bei FM2+ und AM3+ auch?:confused:

Oder meint da nur durchkontaktierte pins/Kontakte? Hmmm.

[Timbaloo]

Nicht ganz. Aber ein Teil der I/O ist bereits auf dem Chip, laut dem Leak der über den Promontory Chipsatz, der weiterhin als Southbridge, oder man könnte sagen Port-Mulitplier :wink:, agiert.

Die Chips müssten also auch ohne Southbridge genutzt werden können.

http://www.kitguru.net/components/cpu/anton-shilov/amds-next-gen-pc-platform-processor-direct-nvme-storage-promontory-pch-usb-3-1/

Ich fände ja Boards interessant die gar keinen Promontory-Chip mehr drauf haben. Was aus dem SoC kommt reicht mir locker aus.

[Triskaine]

Jetzt noch die endgültige Bestätigung von Zauba:
http://i.imgur.com/nboAVSO.png

[iuno]

@Unicous: interessant, ein Kaveri+Topaz/Iceland Notebook? :ulol:
Die Grafikkarte ist da auch nur mit x8 angebunden, denke, dass das bei FP4 dann auch so sein wird.
Jaa, irgendwas stimmt bei den Zahlen nicht.
Es bleibt wohl vorerst ein Raetsel, was da so viele Kontakte kostet. Quad-Channel fuer den 8C waere schon nett ;p

@Timbaloo: bin mir relativ sicher, dass es solche Boards geben wird.

@Triskaine: nice :D

[Unicous]

@Triskaine

(y)


20000 Dollar für ein mickriges Testboard?:eek:


;)

[iuno]

Ist halt eine Sonderanfertigung :D https://en.wikipedia.org/wiki/DUT_board

Sind halt "Zauba-Preise"

[Unicous]

Sind halt "Zauba-Preise"

I know.;)


btw. noch ein blurb von BnC.


About Summit Ridge, the first revision of this CPU seems to support just DDR4-2400 MHz, and DRR4-2933 MHz when overclocked.

http://www.bitsandchips.it/english/52-english-news/6781-some-news-about-summit-ridge-and-again-am4-socket

[z3ck3]

Das es PGA statt LGA sein soll finde ich jetzt persönlich eher total ungeil.

[Wake]

Dito, ist mir bis jetzt zwar noch nie passiert aber eigentlich wäre mir lieber wenn ich im Fall der Fälle mein MB (da meist billiger) schrotte als meine CPU.

Wobei die ganzen OberRul0r-Versionen der MBs das ganze Preisverhältnis auch schon mal umkehren können ;).

[YfOrU]

Sieht für mich so aus als würden die alten FM3 Folien für AM4 weiterhin zutreffen. Also DC DDR4 und 24 PCIe 3.0 Lanes (16 für dGPUs, 4 für UMI/Promontory und 4 für NVMe/SATA/GPP).

Liegt damit auch im Rahmen von LGA 1151 zuzüglich 4 weiteren PCIe Lanes und etwas I/O für die integrierte mini FCH. 2*16 für dGPUs (->40) auf AM4 dürfte damit nahezu ausgeschlossen sein.

[StefanV]

LGA für Opteron ist neuartig.
Bitte was?
Die Opteronen sind seit Sockel F LGA.
Demnach auch C32 und G34...

[HOT]

Ist doch total egal, man könnte auch LGA nachteilhaft finden. Wenn man seine CPUs einigermaßen fleglich behandelt sind Pins doch problemlos. Dafür ist der Sockel unempfindlich.

[z3ck3]

Bis darauf das man weniger Pins braucht um die Chip mit Strom zu versorgen, bietet PGA keinen Vorteil. Im Gegenteil braucht man mehr Fläche um die gleiche Anzahl der Pins bereit zu stellen. Als LGA hätten so wunderbar auch >1500 Pins ihren Platz gefunden.

Wenn sich 24 Lanes bewahrheiten, dann wird das jedenfalls nichts mit Highend. Dann ist das maximal eine bessere Performance CPU. Quasi immer noch keine Nachfolgeplattform für AM3+, sondern nur für FM2+ und AM1. Letzeres ist dann vermutlich auch der Hauptgrund dafür das es PGA wird: Es ist vermutlich schlicht billiger.

[Foobar2001]

Also ist ein i7-6700K mit 16 PCIe-Lanes demzufolge auch kein High-End. Gut zu wissen. Deckt sich bestimmt mit dem Eindruck der meisten Leute auf diesem Planeten.

[Duplex]

Scheiss auf die Plattform und Lanes, 8 Kerne mit SMT & 80% Skylake IPC ist besser als Bulldozer.

[Unicous]

Duplex entsteigt den Tiefen um fette knowledge zu droppen. Krass am facts shizzeln. :up:

[z3ck3]

Also ist ein i7-6700K mit 16 PCIe-Lanes demzufolge auch kein High-End.

Korrekt. Das ist das Performance Segment. Die Highend Plattform ist S2011-3. Nur weil du für den Mainstreamsockel S1151 keine bessere CPU bekommst, ist das noch lange nicht Highend.

[cat]

Recht hast du Duplex, es wäre auf jeden Fall deutlich besser als der "Stand Heute"

Aber eine 4C/8T APU mit deaktivierter Grafik aber i7-4770K Haswell-Niveau wäre wichtiger für mich,
für z.B. 200-250,- dann wäre AMD wirklich wieder interessant.

naja für 14nm wäre es vom Engineering trotzdem ein Fail

------------------------------------------------
nebenbei zur Pinmenge, intel braucht aktuell für alles über 4C/8T also i7-6700K auch deutlich mehr als 1051 Pins

Quelle Wiki:
LGA 2011, also called Socket R, is a CPU socket by Intel. Released on 14 November 2011, it replaces Intel's LGA 1366 (Socket B) and LGA 1567 in the performance and high-end desktop and server platforms.[1][2] The socket has 2011 protruding pins that touch contact points on the underside of the processor.

[Achill]

Sieht für mich so aus als würden die alten FM3 Folien für AM4 weiterhin zutreffen. Also DC DDR4 und 24 PCIe 3.0 Lanes (16 für dGPUs, 4 für UMI/Promontory und 4 für NVMe/SATA/GPP).

Liegt damit auch im Rahmen von LGA 1151 zuzüglich 4 weiteren PCIe Lanes und etwas I/O für die integrierte mini FCH. 2*16 für dGPUs (->40) auf AM4 dürfte damit nahezu ausgeschlossen sein.

Bis darauf das man weniger Pins braucht um die Chip mit Strom zu versorgen, bietet PGA keinen Vorteil. Im Gegenteil braucht man mehr Fläche um die gleiche Anzahl der Pins bereit zu stellen. Als LGA hätten so wunderbar auch >1500 Pins ihren Platz gefunden.

Wenn sich 24 Lanes bewahrheiten, dann wird das jedenfalls nichts mit Highend. Dann ist das maximal eine bessere Performance CPU. Quasi immer noch keine Nachfolgeplattform für AM3+, sondern nur für FM2+ und AM1. Letzeres ist dann vermutlich auch der Hauptgrund dafür das es PGA wird: Es ist vermutlich schlicht billiger.

Keine Ahnung wo jetzt die Spekulation um nur 24 PCIe Lanes her kommen. Evtl. trifft das ja auf Bristol Ridge (Excavator) zu, wenn dieser im AM4 Socket steckt, dass heißt aber nicht, dass dies auf eine zukünftige ZEN CPU/APU zutreffen muss.

Die X99 Mainboards mit Intel 2011-3 Socket sind auch gleich, und wenn man ein 5820k drauf setzt, dann hat man 28 PCIe Lanes und ab 5830k dann 40 ... auf den gleichen Socket. Denke auf sowas in der Art wird es beim AM4 auch hinaus laufen.

[iuno]

Das kommt von den Promontory Infos. Dort steht sogar explizit dabei, dass die PCIe3x16 nur fuer Summit Ridge gelten.
Wie beim 2011er wird es sicher nicht, weil AM4 alles von billigen APUs bis zum 8C bedient. Die grossen CPUs die mit 16/32C in Server kommen, bekommen sicher einen eigenen Sockel (analog zu 2011)

@cat: die haben auch Triple/Quad-Channel Speicher (und immer mehr PCIe Lanes bekommen), da kommen auch Pins zusammen

[Hübie]

Wieso wird Sapphire bei Zauba genannt? Bieten die dann wieder Boards an? :|

[iuno]

Bisher nicht, mit AM4? Wer weiss...
Das war aber nur ein device interface board fuer automatisierte Tests. Hat mit einem fertigen Mainboard nichts zu tun.

[Unicous]

Da Sapphire AMDs Referenzboard-Lieferant für GPUs ist, haben sie vllt auch einen Vertrag für CPU-Test-Boards. Oder es ist ein Vorserienmodell das mit dem AM4-Sockel ausgestattet wurde. Letzteres erscheint sogar wahrscheinlicher, wenn man Bristol Ridge in den nächsten Monaten launchen will.

Ach stimmt, da steht ja DIB. Hmm. Trotzdem komisch. Ich dachte, dass AMD solche DIBs auch selbst herstellt.

[iuno]

Ich haette auch nichts gegen ein Sapphire Mainboard. Finde keinen der Hersteller besonders toll, mag aber auch am Markt liegen. Richtig teure Mainboards habe ich auch noch nie gekauft (2011 oder Server-MBs).

Koennte es mir ehrlich gesagt auch vorstellen. Embedded Boards machen sie auch schon und sonst ist die Zusammenarbeit ja auch recht eng.

€: abartig, wie teuer der embedded Kram ist. Gerade mal wieder gesehen: 2k USD fuer ein FP4 Board mit Merlin Falcon :ugly:

Trotzdem komisch. Ich dachte, dass AMD solche DIBs auch selbst herstellt.
Haben die nicht letztes Jahr noch irgendwelche uebriggebliebenen Test facilities in Asien verkauft? Weiss es nicht mehr genau... vielleicht war da sowas dabei?

[Unicous]

Ney, das waren Assembly und Packaging Fabriken (Überbleibsel aus den alten Fab-Tagen) für die A?/CPUs. Für Test-Boards braucht man ja auch keine fette Fabrik. ;)

[iuno]

Nee, aber dachte das das da halt vielleicht noch dran hing ;)

[Nakai]

Trollolololo:

ZEN Preview - Russian Style (https://translate.google.de/translate?hl=de&sl=ru&tl=en&u=http%3A%2F%2Fwww.overclockers.ru%2Flab%2F75317%2F32-norma-pervoe-znakomstvo-s-amd-zen.html)

[Der_Korken]

Trollolololo:

ZEN Preview - Russian Style (https://translate.google.de/translate?hl=de&sl=ru&tl=en&u=http%3A%2F%2Fwww.overclockers.ru%2Flab%2F75317%2F32-norma-pervoe-znakomstvo-s-amd-zen.html)

3,744V VCore :ulol:

[Hübie]

Also ich bin mir gar nicht mal sicher ob Sapphire überhaupt Produktionsstraßen dafür hat. Obwohl abseits von Foxconn die meisten die PCBs durch Zukauf (Outsourcing) beziehen und nur bestücken. Und so ein Bestückungsautomat ist ja recht flexibel.
Damals zu Sockel A Zeiten hatte Sapphire zeitweilig Mainboards im Programm. Vielleicht kommen ja wieder alte Zeiten auf uns zu. So oder so: für mich ist Zen von großem Interesse. :smile:

[Topha]

3,744V VCore :ulol:

Der Lüfter ist auch dementsprechend beeindruckend :freak:

Tja, ein 32-Kerner @ 1,7Ghz gegen einen 6-Kerner @ bis zu 3,7Ghz ist natürlich nicht toll, aber es scheinen wohl im Vergleich zu jetzigen AMD CPUs irgendwo zwischen 30% und 50% IPC zu sein.

[Achill]

Trollolololo:

ZEN Preview - Russian Style (https://translate.google.de/translate?hl=de&sl=ru&tl=en&u=http%3A%2F%2Fwww.overclockers.ru%2Flab%2F75317%2F32-norma-pervoe-znakomstvo-s-amd-zen.html)


Ich denke das gehört da hin ... ;)


Re: APRIL-APRIL scherze Sammelthread 2015

First acquaintance with AMD Zen: http://www.overclockers.ru/lab/75317/32-norma-pervoe-znakomstvo-s-amd-zen.html ... maybe? ;)


Schon das ist zu gut ... Silver Arrows in Reihe X-D
http://www.overclockers.ru/images/lab/2016/04/01/1/07.jpg

On the "exhaust" system it is possible to dry clothes after washing

[Timbaloo]

In dem Ding findest du garantiert auch Higgs-Teilchen...

[woodsdog]

In dem Ding findest du garantiert auch Higgs-Teilchen...

;D

[Knuddelbearli]

Wozu wollt ihr eigentlich soviele PCI-E 3.0 lanes?

ich finde einen direkt angeschlossenen x16 und 8 weit mehr als genug solange die SB dann nochmal mit x4 bzw besser mit x8 angebunden ist. Für SLI / CF reicht ein Zusatzchip. Es müssen ja nicht ( nennenswert )mehr Daten von der CPU / Festplatte / RAM angefordert werden, wichtig ist nur das die beiden Chips an sich mit fullspeed verbunden sind.

SSDs M2 usw sollten eh alle an der SB hängen. Beim kopieren muss da dann gar nichts über die CPU wandern sondern alles intern über die SB und wenn die CPU mit den Daten rechnen muss ist eh die CPU selbst mit Abstand der Flaschenhals bei 4 oder gar 8 PCI-E 3.0.


Weiss man da übrigens inzwischen was wie die SB nun angebunden wird? bei den kleineren APUs soll es wohl gar keine geben bzw auf der APU integriert, die großen werden aber sicher weiterhin eine haben.

[z3ck3]

2x x16 GPU
2x x4 M.2 NVM
1x x4 10BaseT
1x x4 "Chipset"

Macht sogar >44 wenn man "Highend" ernst meint. Müssten ja nicht von allen Prozessoren bereit gestellt, bzw. von allen Boards unterstützt werden. Einzig der Sockel muss entsprechendes bereitstellen können.

Ich bin mitlerweile davon überzeugt das AM4 gar kein Highend bieten kann und in der Performance Klasse mit dem S1151 wildert (AM4 also der Nachfolger vom FM3+ ist). Im schlimmsten Fall braucht AMD sogar einen 8C/16T Zen um die Leistung eines 4C/8T i7k platt zu machen und erreicht das auch nicht in Anwendungen und Spielen die nur maximal 4C auslasten können.

Man kann also nur noch hoffen das es attraktive Opteron Plattformen geben wird, und es dort auch Prozessoren zu annehmbaren Preis mit offenem Multi gibt. Für mich persönlich wäre aktuell der i7-5820K, bzw. dessen Nachfolger, die 1. Wahl. Auch wenn mir dort die Dual Prozessor Fähigkeit fehlt, die ich aber auch bei Zen nicht bekommen werde.

[Complicated]

Wenn AMD mit seinen 1331 Pins bei AM4 den GMI (100GB/s) aka coherent fabric nutzt um IO anzubinden und den Promontory-Chipsatz, dann wären 24 PCIe 3.0 Lanes mehr als ausreichend. Zumal der Chipsatz deutlich mehr zusätzliche Lanes schnell anbinden könnte als das bisher der Fall war mit 4xPCIe UMI Anbindung. Das wäre dann für Highend durchaus tauglich. Beworben würde es aber dennoch nur mit 24 PCIe Lanes.

[YfOrU]

Keine Ahnung wo jetzt die Spekulation um nur 24 PCIe Lanes her kommen. Evtl. trifft das ja auf Bristol Ridge (Excavator) zu, wenn dieser im AM4 Socket steckt, dass heißt aber nicht, dass dies auf eine zukünftige ZEN CPU/APU zutreffen muss.

Bristol Ridge auf AM4 hat sehr sicher wie Carrizo auf FM2+ 12 PCIe Lanes (8 + 4). Die 4 Lanes werden für die Anbindung der externen FCH genutzt.

24 Lanes bei Summit Ridge (16 + 4 + 4) sind inkl. NVMe/SATA und externer FCH nicht nur notwendig sondern auch das was auf den geleaken Folien zur Plattform zu sehen ist: http://scr3.golem.de/screenshots/1506/Benchlife-Ridge-Platforms/AMD-Ridge-Platforms-04.jpg

[Complicated]

Das ist ja uralt und es steht preliminary dabei. FM3 wird kein umbenannter AM4 sein denke ich.

[iuno]

Nein, aber AM4 ist ein umbenannter FM3 ;)
Das wurde anfangs so spekuliert (Nachfolger von FM2(+) eben) und offenbar auch intern so benannt, daraus wurde halt spaeter "AM4".

[Hübie]

Die beiden unterschieden sich bisher in iGPU (FM-Sockel) und non-iGPU. Die AM-Mainboards gibt's halt mit Gurken-IGP. Also macht es aus der Sicht keinen Sinn einfach umzubenennen...
Ich gehe einfach davon aus, dass man weiterhin ein zwei-Sockel-Portfolio fährt. Der Rest wird verlötet.

[iuno]

Es ist laengst bestaetigt, dass CPUs und APUs auf denselben Sockel (AM4) kommen..
Den Anfang machen Bristol Ridge (Excavator APU) und Summit Ridge (Zen CPU), es folgt Raven Ridge (Zen APU) und spaetere CPUs/APUs (Zen+).

Fuer verloetete SoCs ist FP4 aktuell (Carrizo/Bristol Ridge und embedded-Varianten). Ich gehe auch einfach mal davon aus, dass es Zen CPUs auf FM4 fuer Notebooks mit dGPU geben wird. Warum sollte man was neues einfuehren? Notebookhersteller koennten dann nach belieben bestuecken, man muesste aber die Display Ausgaenge (Mainboard/APU - dGPU) switchen koennen, wenn man unbedingt das selbe Board/Gehaeuse nehmen will.

[YfOrU]

Das ist ja uralt und es steht preliminary dabei. FM3 wird kein umbenannter AM4 sein denke ich.

Preliminary bezieht sich hier auf die geplanten Ausbaustufen des Chipsatzes (Promontory). Uralt ist relativ denn die Folien sind von Ende März 2015. Zwei Monate später (FAD 2015) hat AMD offiziell bekannt gegeben das der kommende Sockel die Bezeichnung AM4 trägt und sowohl für APUs als auch CPUs genutzt werden wird (siehe FM3).

Das die Konzeption der Plattform derart kurzfristig über den Haufen geworfen wurde ist ziemlich unwahrscheinlich denn AMD ist inzwischen deutlich abhängiger von Drittanbietern (IP) als in der Vergangenheit.

Die beiden unterschieden sich bisher in iGPU (FM-Sockel) und non-iGPU. Die AM-Mainboards gibt's halt mit Gurken-IGP. Also macht es aus der Sicht keinen Sinn einfach umzubenennen...


So ganz trifft das bei AMD nicht zu. AM1 ist mit integrierter GPU (APU) und AM3+ gibt es mit GPU im Chipsatz.

[Hübie]

WTF?! Ich hab eben mal nachgesehen und da fällt mir auf, dass die selbst 2016 noch was für diesen alten Sockel herstellen. :eek: Krass. Na danke jedenfalls für die Ergänzung :up:

[HOT]

AM4 ist mit sehr großer Sicherheit keine einfach FM3-Umbennenung. FM3 war sicherlich ursprünglich als DDR4-Sockel für Carrizo geplant, da gabs sicherlich ein paar Lanes mehr und mehr W. Das ist dann jetzt AM4. Und AMD hat sich immer für eine ein-Sockel-Strategie ausgesprochen, da gibts ganz sicher keine weiteren Sockel mehr.
Da wird höchstens OEM-Boards ohne I/O-Erweiterungschip geben und wahrscheinlich auch ein paar, die auf maximal 65W (oder weniger) ausgelegt sind. Der Sockel wird aber immer der gleiche bleiben.

[YfOrU]

Eine höhere maximale TDP für Summit Ridge SKUs (125W) gegenüber 95W für Bristol Ridge ist gut möglich. Mehr PCIe Lanes halte ich nicht für realistisch.

Ausgehend von 24 wäre die nächste logische Stufe 40 (2*16 für GPUs). Gegenüber Bristol Ridge mit gerade mal 8 für externe GPUs (bzw. 4 bei Stoney Ridge) wäre die Differenz für eine gemeinsame Plattform eklatant groß. Das FM3 explizit für Carrizo gedacht war entspricht nicht dem was es an Leaks gab. Auf den Folien inkl. Socket Transition (FM3) etc. sind sowohl BR als auch SR zu sehen. FM3 war hier immer eindeutig als Ablösung für alle bestehenden Plattformen zu erkennen.

Meiner Ansicht nach ist die Bezeichnung AMx statt FMx einfach eine logische Marketing Entscheidung. Die hätte allerdings auch jeder treffen können der es schafft Google zu bedienen ;)

[Complicated]

Ich denke allerdings, dass FM3 erst mit der Umbenennung zu AM4 auch für stärkere Systeme erweitert wurde. Somit also keine 1:1 Umbennenung zu erwarten ist und mit FM3 bezeichnete Folien nicht mehr als korrekt anzusehen sind.

[iuno]

Ist denn sicher, dass BR nur max. x8 hat? iirc hatte Kaveri am Desktop auch x16 und mobile nur x8? Oder beziehst du das auf die Promontory Infos, die x16 nur fuer SR nennen?

[YfOrU]

Sowohl als auch. Carrizo auf FM2+ (Athlon X 845) verfügt ebenfalls über x8 (mehr ist nicht vorhanden). Das Bristol Ridge gegenüber Carrizo mehr PCIe Lanes bekommt ist sehr unwahrscheinlich.

[iuno]

Es ist noch nicht sicher, ob es nicht doch ein neues die gibt, insofern wuerde ich das jetzt noch nicht ausschliessen.

[YfOrU]

Macht einfach vom wirtschaftlichen Standpunkt wenig Sinn. Ist bei Mobile/Embedded auf FP4 BGA nicht nach außen zu führen und am Desktop aufgrund der CPU Performance der Excavator APUs ziemlich unnötig. Viel wichtiger wäre für die APUs die Untersützung von mehr als DDR4 2400 aber danach sieht es leider nicht aus.

Aus der Sicht von AMD ist es logisch die APUs (wie Carrizo) aktuell auf das notwendige Minimum zu reduzieren. Solange die auf 28nm mit Excavator festsitzen ist man so oder so gezwungen in den unteren Preissegmenten zu operieren.

[HOT]

Bei Carrizo ist das einfach so, dass der vom PCIe her Kaveri entspricht, aber man wollte eben 3.0 Lanes als SB-Anbindung und für m.2 haben. Damit hat Carrizo eben nur noch 8 3.0 Lanes übrig.
Zudem wäre es überhaupt kein Problem, wenn AM4 zusätzliche PCIe-Lanes mitbringen würde, die müsste ein BristolRidge gar nicht ausschließen. Ich gehe aber nicht davon aus, dass SummitRidge mehr als 32 Lanes hat (die werden aber alle 3.0 sein), 16 für Grafik, 4 für m.2/u.2, 4 für I/O-Controller und 8 PCIe für andere Erweiterungen.
BR bringt halt nur 8 für Grafik, 4 für m.2/u.2, 4 für I/O-Controller und 8 PCIe2.0 für Erweiterungen.

Von StoneyRidge war auf keiner aktuellen AMD-Folie mehr die Rede, ich nehme an, das Projekt gibt es schlicht nicht mehr, das wird alles durch Carrizos abgedeckt.

[iuno]

Viel wichtiger wäre für die APUs die Untersützung von mehr als DDR4 2400 aber danach sieht es leider nicht aus.
Skylake unterstuetzt offiziell auch max. 2133, es geht aber problemlos deutlich mehr.

Stoney Ridge ist wohl gecancelt worden.
Dafuer gibt es doch nichtmal ein Indiz, ganz im Gegenteil. Wenn ueberhaupt wurde BR gecancelt :freak:

[YfOrU]

Skylake unterstuetzt offiziell auch max. 2133, es geht aber problemlos deutlich mehr.

Genau und das ist bei AMD APUs nicht der Fall. Der Speichercontroller ist bei DDR3/4 2400 am Anschlag.

Von StoneyRidge war auf keiner aktuellen AMD-Folie mehr die Rede, ich nehme an, das Projekt gibt es schlicht nicht mehr, das wird alles durch Carrizos abgedeckt.

http://wccftech.com/amds-stoney-ridge-performance-market-positioning-detailed/

[iuno]

Und woher kommt die Info? Bisher gibt es ueberhaupt keine AMD xPU die mit DDR4 gepaart und getestet wurde. Der Excavator Athlon hat ja auch keinen freien Multi, kann man da mit dem Speichertakt ueberhaupt hoeher gehen?
Der MC im Kaveri-Athlon laeuft laut diesem Test (www.overclock3d.net/reviews/cpu_mainboard/amd_athlon_860k_black_edition_cpu_review/2) auch mit 2400 statt 1866 MHz

[YfOrU]

DDR3 und 4 nutzen die gleichen Teiler. Das Limit von AMDs Speichercontroller (ohne OC der Basisfrequenz) ist schon ziemlich lange DDRx 2400. Ob die Baustelle für eine letzte 28nm Excavator APU noch angegangen wurde... Schön wärs aber auch nicht gerade wahrscheinlich.

[HOT]

Ok überzeugt. Dennoch heißt das nicht, dass der auch so gesockelt kommt. Das könnte embedded dann nativ sein und auf AM4 dann wieder ein entsprechend teildeaktivierter Carrizo.

Carrizo hat offenbar einen völlig anderen MC als Kaveri. Kaveri kann mit GDDR5 umgehen, aber nicht mit DDR4 und Carrizo offenbar umgekehrt. Wieviel Takt Carrizo mit DDR4 schafft ist schlicht nicht abzuschätzen. Aber die Infos und Gerüchte bezüglich der DDR4-Kompatibilität waren eigentlich immer eindeutig und wurden nie ernsthaft bestritten. Intels Skylake MC kann ja auch beides, es ist also prinzipiell kein Problem.

[iuno]

Wie kommst du jetzt auf Kaveri+GDDR5?
Die einzige APU die GDDR5 kann ist Liverpool und hat etwa gar nichts mit Kaveri zu tun

[YfOrU]

Ok überzeugt. Dennoch heißt das nicht, dass der auch so gesockelt kommt. Das könnte embedded dann nativ sein und auf AM4 dann wieder ein entsprechend teildeaktivierter Carrizo.

Das Stoney Ridge gesockelt kommt ist zumindest nach den Folien vom letzten Jahr nicht sicher. Evtl. gibt es hier auch nur teildeaktivierte Bristol Ridge SKUs.


Carrizo hat offenbar einen völlig anderen MC als Kaveri.
...


Nach meinem Verständnis braucht es für DDR4 (zusätzlich zu DDR3) keinen komplett neuen Speichercontroller sondern "nur" ein neues Interface.
https://www.synopsys.com/dw/ipdir.php?ds=dwc_ddr43_PHY

Wie kommst du jetzt auf Kaveri+GDDR5?
Die einzige APU die GDDR5 kann ist Liverpool und hat etwa gar nichts mit Kaveri zu tun

Siehe: http://www.heise.de/newsticker/meldung/AMD-Kaveri-Feinheiten-aus-den-Datenblaettern-2088349.html

AMDs Speichercontroller ist vermutlich nicht dafür konzipiert worden mit sehr hohen internen Frequenzen zu laufen (->GDDR5) wie es schlussendlich der Fall ist (DDR3). Beispiel: http://www.corsair.com/en-us/blog/2014/february/understanding-kaveri

[HOT]

Kann möglich sein, dass auch der Controller nicht mehr als 2400 beherrscht. Das würde mit Carrizo/BR mit seiner Bandbreitenkompression wahrscheinlich auch grade so reichen. Langsam kommt man zu einem Bild, wie das final aussehen dürfte.

AM3+ nachfolgend AM4 => SummitRidge DDR4 (max 125W) 3200 DC 16 PCIe-Lanes für PEG, 4 für m.2, 4 für I/O-Ctrl, 8 3.0 zur freien Verteilung
FM2+ nachfolgend AM4 => BristolRidge DDR4 (max 65W) 2400 DC 8 PCIe-Lanes für PEG, 4 für m.2, 4 für I/O-Ctrl, 8 2.0 zur freien Verteilung
AM1 nachfolgend AM4 => StoneyRidge DDR4 2133 SC (wahrscheinlich nur teildeaktivierte BR), 4 PCIe für PEG, 4 für m.2, 4 für I/O, 4 2.0 zur freien Verteilung
embedded => StoneyRidge nativ

[Triskaine]

The_Stilt, der normalerweise gut informiert ist (OEM-Kontakte) schreibt folgendes zu AM4:
After having a discussion about AM4 motherboards, it soon became obvious what kind of changes to the design the common socket and 14nm LPP process makes.

It is obvious that even the cheapest AM4 boards will be quite a lot more expensive than the cheapest AM3+ or FM2+ boards were. Unless AMD really starts to audit / enforce the design guidelines on AM4 motherboards, the consumers will be in a world of pain.

Zen appears to operate at very low voltage levels (even in relation to Intel 14nm parts) and because of that draw rather high amounts of current in relation to the power consumption. The increase in current draw is obvious as the process size goes down (lower voltage, P = I * V), however the actual increase appears to be a bit more than I personally anticipated. This means that the VRM(s) on the motherboards must be even tougher than on AM3+ motherboards. Because of the common socket (CPU & APU) the secondary VRM must be extremely beefy too. I would estimate the high-end boards should have 4 phase "SoC"-plane VRM (feeds the CNB and the iGPU) in order to be on the safe side. On AM3+ or FM2+ platforms 2-phase secondary VRM plane is the standard, even on high-end boards.

Naturally it is possible to make a Zen CPU targeted motherboards with restrictions applied on APU compatibility, in order to save on the cost. However a fully CPU & APU compatible high-end AM4 board will be expensive because of the VRM alone.

Link (http://forums.anandtech.com/showpost.php?p=38142032&postcount=615)


AM4 wird also keine Billigheimer Platform, zumindest was die Stromversorgung betrifft. Das dürfte auch der Grund für die hohe Anzahl der Pins sein, der Großteil davon wird schlichtweg für Power und Ground verwendet werden.

[Hübie]

Na ja. Da hat Intel uns doch schon gut konditioniert. :D Ich kaufe immer Boards zwischen 150-200 Euro und würde für ne CPU 350-400 locker machen. Von daher beunruhigt mich da noch erst mal gar nix. :D AMD muss eh mal sehen dass dieses "Pappenheimer-Billig-Image" abgelegt wird. Zen wird dem offenbar mehr gerecht und ich bin gerne bereit zu wechseln. :)

[Nakai]

Me 2.

Selbst wenn man nicht an Intel rankommt, wird Zen sehr interessant werden. Ich denke es gibt viele Leute da draußen, die sofort oder bald auf Zen wechseln, wenn man in der Nähe von Intel liegen wird.

[Hübie]

Vor allem ist man bei CPUs nicht von der Laune der Treiber-Programmierer abhängig (siehe NV und RTG :rolleyes:)

[z3ck3]

Wenn AM4 low power Boards teurer werden als die billigsten AM3/FM2 Boards, dann ist das "schade". Denn dann ist das keine Ablösung für AM1.

Ich bin mir nimmer sicher ob AMD sich einen Gefallen tut mit der Ein-Sockel-Eierlegende-Wollmilchsau Geschichte. So ist weder echtes Highend machbar, noch echtes Low Power/Low End. Wäre vermutlich Sinnvoller gewesen das obere Performance Feld und Highend (4C/8T unlocked und alles mit mehr als 4 Kernen) mit einer eigenen Plattform auszustatten, und nur Mainstream Performance und Low Power unter einen Hut zu bringen (APUs).

Es kann aber auch sein das AMD da einfach klar vorsieht das bestimmte Boards eben nur CPUs bis zu einer bestimmten TDP unterstützen. Trotz gleichem Sockel: z.B. Low Power bis 35W, SoHo bis 65W, Performance bis 95W, Highend bis 140W.

[Thunder99]

Könnten ja auch elektronisch bzw elektrisch nicht voll angebunden sein für low Power

[Hübie]

Die Schrottgurken kann man auch verlöten. Schade finde ich eigentlich nur dass man immer noch mit Speicherkanälen und PCIE-Leitungen geizt. Intel bietet ja nun schon seit Jahren mehr PCIE 3.0 lanes und Quadchannel...

[Foobar2001]

Das ist auch nur ein Abfallprodukt der Xeon-Reihe. Lasst AMD doch erst mal die Consumer-CPUs auf den Markt bringen.

Es wird sicherlich Quad-Channel-Opterons geben und die kann man dann auch fuer euer so wichtiges High-End verkaufen, das 1% der Leute interessiert.

[Hübie]

Mit diesem einen Prozent lässt sich aber gutes Geld machen. Ist nicht jeder so geizig :P

Und wenn Intels Abfall, wie du es nennst, schon Kreise um die Mitbewerber zieht, dann stell dir mal einen 18 Kerner mit offener TDP und Multi vor. :D

[fondness]

Das ist auch nur ein Abfallprodukt der Xeon-Reihe. Lasst AMD doch erst mal die Consumer-CPUs auf den Markt bringen.

Es wird sicherlich Quad-Channel-Opterons geben und die kann man dann auch fuer euer so wichtiges High-End verkaufen, das 1% der Leute interessiert.

Sehe ich auch so, AMD wird für Server ganz offensichtlich ein 16 Core Die mit Quad-Channel Interface fertigen, würde mich stark wundern, wenn man den nicht auch irgendwie im Desktop High-End plaziert. Nur für Server rechnen sich die Stückzahlen nicht.

Laut dem CERN Vortrag besteht das Ding aus zwei Dies:

http://s8.postimg.org/q42f3c2xx/AMD_Zen_Based_Opteron_Processor.jpg

[Undertaker]

40 Prozent IPC sind zwar für sich genommen ein wirklich enormer Sprung, aber im Endresultat dann doch noch ein ganzes Stückchen hinter den letzten Core-Generationen... Kennen wir denn schon Anhaltspunkte zur Taktbarkeit? Interessant wird ja erst das Produkt beider Faktoren.

[S940]

Sehe ich auch so, AMD wird für Server ganz offensichtlich ein 16 Core Die mit Quad-Channel Interface fertigen, würde mich stark wundern, wenn man den nicht auch irgendwie im Desktop High-End plaziert. Nur für Server rechnen sich die Stückzahlen nicht.

Ja und v.a. braucht man für server die taktarmen aber energiesparenden Dies, während man uns die hochtaktenden Energiefresser verkaufen kann, sogar mit ein paar defekten Kernen ;)

[w0mbat]

40 Prozent IPC sind zwar für sich genommen ein wirklich enormer Sprung, aber im Endresultat dann doch noch ein ganzes Stückchen hinter den letzten Core-Generationen... Kennen wir denn schon Anhaltspunkte zur Taktbarkeit? Interessant wird ja erst das Produkt beider Faktoren.

40% auf Excavator sollte so zwischen SNB und HSW sein. Aber bei 8C/16T und einem Takt zwischen 3-4GHz auf jeden Fall konkurrenzfähig.

[fondness]

40 Prozent IPC sind zwar für sich genommen ein wirklich enormer Sprung, aber im Endresultat dann doch noch ein ganzes Stückchen hinter den letzten Core-Generationen... Kennen wir denn schon Anhaltspunkte zur Taktbarkeit? Interessant wird ja erst das Produkt beider Faktoren.

Solche Aussagen bringen zum jetzigen Zeitpunkt gar nichts. Also ob 40% mehr IPC wie Excavator mehr als grobe Anhaltspunkte liefern würde, ohne zu wissen, wie AMD die IPC ermittelt. Das einzige was man sagen kann, ist, dass AMD wieder deutlich konkurrenzfähiger sein wird, denn Intel wird nicht mal annähernd in der Lage sein, irgendwo 40% IPC herzuzaubern. Das sollte wieder deutlich höhere Preise und mehr Stückzahlen erlauben und so hoffentlich auch das langfristige Überleben AMDs sichern. Den Intel-Killer braucht man jedenfalls nicht erwarten, aber das wäre angesichts des gigantischen RnD-Unterschiedes zwischen diesen beiden Firmen auch unrealistisch.

[Undertaker]

40% auf Excavator sollte so zwischen SNB und HSW sein. Aber bei 8C/16T und einem Takt zwischen 3-4GHz auf jeden Fall konkurrenzfähig.

Ja, wie ich schon sagte fehlt dazu noch der Takt. Aber es gab ja bislang auch schon (deutlich) höhere Spekulationen, was den IPC-Gewinn angeht.

Soll mir am Ende egal sein, wenn das Produkt aus beiden Faktoren stimmt. :) Die resultierende Pro-Thread-Leistung ist aber gerade mit immer weiter steigenden Kernzahlen im Desktop die für mich wichtigste Kenngröße; wenn ich mich mal über die Leistung meiner CPU ärgere, dann in Fällen, wo nicht mehr als 4 Kerne/Threads perfekt ausgenutzt werden. Bei Vollauslastung war auch Bulldozer, zumindest anfänglich, durchaus konkurrenzfähig zu Intels Mainstream-Sockel.

[Foobar2001]

Mit diesem einen Prozent lässt sich aber gutes Geld machen. Ist nicht jeder so geizig :P
Ich bezweifle das Intel mit den 2011-Consumer-Chips nennenswert Umsatz macht. Das ist ein Halo-Effekt-Produkt.

[S940]

Ich bezweifle das Intel mit den 2011-Consumer-Chips nennenswert Umsatz macht. Das ist ein Halo-Effekt-Produkt.Wenns so wäre, würde es sich Intel nicht leisten extra Dies dafür zu entwickeln.

[Complicated]

Welche Dies werden extra für 2011 Sockel entwickelt?

[Tesseract]

Wenns so wäre, würde es sich Intel nicht leisten extra Dies dafür zu entwickeln.

tun sie nicht. die chips sind identisch zur server-reihe, nur anders konfiguriert (andere multis, teildeaktiviert, features disabled usw.)

[S940]

tun sie nicht. die chips sind identisch zur server-reihe, nur anders konfiguriert (andere multis, teildeaktiviert, features disabled usw.)
Ich meinte damit den Quadcore, der ist ziemlich sinnlos im Serversegment, auch wenns nen Xeon davon gibt. Wer Quad-Channel braucht, hat in 99,9% der Fälle auch was von 6-Kernen aufwärts und könnte sich den auch leisten.

Ergo war/ist der aus meiner Sicht nur als Billig-Einstieg für 2011-Desktops sinnvoll.

Bei geringer Stückzahl häts auch ein teildeaktivierter 6-Kerner getan, aber die Nachfrage ist/war groß genug um auch ein extra Quadcore-Die mit Quad-Mem-Kontroller aufzulegen.

[Hübie]

Ich bezweifle das Intel mit den 2011-Consumer-Chips nennenswert Umsatz macht. Das ist ein Halo-Effekt-Produkt.

Mag sein. Sieht man nirgends in den Geschäftsberichten. Ist hier aber auch nicht das Thema.
Zen mit Ivy IPC wäre doch ein starke Start für AMD. Denn Skylake liegt nicht sonderlich drüber, wenn wir mal von einigen Sonderfällen absehen. :cool:

[z3ck3]

Im Retailmarkt sind S2011-3 Prozessoren für einen wesentlichen Umsatz verantwortlich. Jedenfalls bei Newegg:

http://www.3dcenter.org/news/newegg-ranking-der-meistverkauften-prozessoren-und-grafikkarten-2015

Rang 2 bis 4 der Top 5 sind alles S2011-3 CPUs. Bei den Stückzahlen taucht der i7-5820K an 3. Stelle auf.

[Foobar2001]

Wenns so wäre, würde es sich Intel nicht leisten extra Dies dafür zu entwickeln.
Tun sie doch gar nicht, die brauchen sie sowieso fuer die Xeons.

Ich meinte damit den Quadcore, der ist ziemlich sinnlos im Serversegment, auch wenns nen Xeon davon gibt. Wer Quad-Channel braucht, hat in 99,9% der Fälle auch was von 6-Kernen aufwärts und könnte sich den auch leisten.

Ergo war/ist der aus meiner Sicht nur als Billig-Einstieg für 2011-Desktops sinnvoll.

Bei geringer Stückzahl häts auch ein teildeaktivierter 6-Kerner getan, aber die Nachfrage ist/war groß genug um auch ein extra Quadcore-Die mit Quad-Mem-Kontroller aufzulegen.
Zwei Cores mehr zu deaktivieren ist ein Lasercut und das war's. Der Entwicklungsaufwand ist exakt Null.

Im Retailmarkt sind S2011-3 Prozessoren für einen wesentlichen Umsatz verantwortlich. Jedenfalls bei Newegg:

http://www.3dcenter.org/news/newegg-ranking-der-meistverkauften-prozessoren-und-grafikkarten-2015

Rang 2 bis 4 der Top 5 sind alles S2011-3 CPUs. Bei den Stückzahlen taucht der i7-5820K an 3. Stelle auf.
Retail ist laecherlich wenig im Gegensatz zu OEM. Die Leute kaufen sogar immer noch FX-Prozessoren bei Newegg in der Top-10-List :ulol:

[Knuddelbearli]

Sind ja bis auf dem Stromverbrauch nette CPUs, insbesondere im non Gaming Bereich.

[iuno]

Bristol Ridge launch incoming: http://www.computerbase.de/2016-04/bristol-ridge-amd-kuendigt-carrizo-nachfolger-fuer-anfang-juni-an/
http://www.amd.com/en-us/products/processors/laptop-processors#
AMD will launch 7th Generation AMD A-Series APUs with global OEM partners at Computex Taipei, May 31-June 4 2016.
Bisher kein Hinweis auf Desktop/AM4 :ugly:

[HOT]

Mich nerven diese IPC-Vergleiche wieder an. Zen wird in einigen Disziplinen wieder stark und in anderen eher schwach sein, aber AMD baut nun mal einfach keinen Intel-Prozessor.

Bristol Ridge launch incoming: http://www.computerbase.de/2016-04/bristol-ridge-amd-kuendigt-carrizo-nachfolger-fuer-anfang-juni-an/
http://www.amd.com/en-us/products/processors/laptop-processors#

Bisher kein Hinweis auf Desktop/AM4 :ugly:
Die Abbildung scheint mit ein Carrizo-Die zu sein.

[y33H@]

Ist auch ein Carrizo-Die ... AMD sagte im Call, es komme ein Bristol Ridge für AM4, mehr nicht.

[iuno]

Schade denn dann bleibt es wohl dabei, dass AM4 erst mit Summit Ridge kommt und BR dann halt im gleichen Zuge mit auf den Desktop, imho nur leider viel zu spaet.
Bis Ende 16 haetten sie das Teil dann wenigstens shrinken koennen oder gleich RR mitbringen ;)
Bin nicht mal sicher, ob sie dann ueberhaupt noch eine Variante mit >35 Watt auf den Desktop bringen

[YfOrU]

AM3+ nachfolgend AM4 => SummitRidge DDR4 (max 125W) 3200 DC 16 PCIe-Lanes für PEG, 4 für m.2, 4 für I/O-Ctrl, 8 3.0 zur freien Verteilung
FM2+ nachfolgend AM4 => BristolRidge DDR4 (max 65W) 2400 DC 8 PCIe-Lanes für PEG, 4 für m.2, 4 für I/O-Ctrl, 8 2.0 zur freien Verteilung

Meine Vermutung geht in die Richtung:

AM3+ nachfolgend AM4 => SummitRidge DDR4 (max 125W) 2400 DC 16 PCIe-Lanes für PEG, 4 für m.2, 4 für I/O-Ctrl (externe SB),
FM2+ nachfolgend AM4 => BristolRidge DDR4 (max 65W) 2400 DC 8 PCIe-Lanes für PEG, 4 für m.2, 4 für I/O-Ctrl (externe SB),

Sowie bis zu 8 PCIe 2.0 Lanes über die externe SB (angebunden mit 4x 3.0).

Bei Bristol Ridge bin ich mir mit 4 PCIe 3.0 Lanes für Storage/GPP nicht so sicher. In Summe sind es 16 PCIe 3.0 Lanes. 8 für PEG, 4 für UMI (externe SB) und 4 GPP. Allerdings bleibt auf AM4 die interne SB aktiv. Je nach dem wie AMD die interne SB angebunden hat ergibt das am Ende 0, 4 oder auch 2 Lanes (intern mit halber Bandbreite).

[Complicated]

http://www.amd.com/en-us/products/processors/laptop-processors#
In dem PDF finden sich AMD interne Benchmarks für Bristol Ridge. Footnotes: 1
Testing by AMD Performance labs. PC manufacturers may vary configurations yielding different results. PCMark® 8 v2 Home is used to simulate system performance; the 7th Gen AMD FX™ @ 35W scored 3477.4, while the AMD A10-5750M scored 2520.75 for a benchmark score comparison of 3477.4/2520.75 = 1.38X or 38% (Work Faster). Local 1080p video playback using the 7th Gen AMDFX™ @ 15W utilized 4.263W average while the A10-5750M utilized 12.925W average (Play Longer).

Work Faster Configs: 7th Gen AMD FX™ @ 35W: AMD ”Gardenia” platform, 7th Gen AMD FX™ @35W with AMD Radeon™ R7 Graphics, 2x4096 DDR4-2400 RAM, 244GB SSD Drive (Non-rotating), Microsoft Windows 10 Enterprise, Graphics driver 15.300.0.0 2015-11-09

A10-5750M: Hewlett-Packard HP ENVY TS 15 Notebook PC, A10-5750M with AMD Radeon HD 8650G, 2x4096 DDR3-1600 RAM, 244GB SSD Drive (Non-rotating), Microsoft Windows 10 Pro, Graphics driver 15.200.1055.0 2015-07-05

[y33H@]

Hier noch mehr: http://www.golem.de/news/bristol-ridge-amd-verspricht-14-bis-18-prozent-schnellere-notebook-chips-1604-120127.html

http://scr3.golem.de/screenshots/1604/Bristol-Ridge-Announcement/Bristol-Ridge-06.png

[iuno]

Wo gibts das pdf?
Das Bild bei CB ist einen Tag aelter und nennt 40 statt 50% Zuwachs...

Ich bin mal gespannt, ob es mehr/bessere Notebooks gibt. Angesichts von Skylake (zum Carrizo Launch ja noch nicht verfuegbar) und dann noch Kaby Lake sehe ich da aber schwarz :usad:. So ein Convertible (gerne) mit auch noch >15" (hell, no!) interessiert mich z.B. schon wieder kein Stueck...

[y33H@]

Das PDF gab's unter NDA per Mail, CB hat die veraltete Version online.

[S940]

Zwei Cores mehr zu deaktivieren ist ein Lasercut und das war's. Der Entwicklungsaufwand ist exakt Null.
Les den Text auf dem Du geantwortet hast nochmal ;)
Wenn Dus dann immer noch nicht kapiert haben solltest, kannst Du Rückfrage halten.

[Complicated]

http://www.amd.com/en-us/products/processors/laptop-processors#

Wo gibts das pdf?
Dein eigener Link zur AMD Webseite. Ganz unten muss man auf Footnotes klicken um den Text sichtbar zu machen den ich zitiert habe.
Edit: Sorry ist kein PDF.

[ndrs]

Sollten die Bristol-Ridge-Geschichten nicht eher in den Carrizo-Thread? Hier ist doch eher Zen gefragt. Sonst wird's doch recht unbersichtlich.

[Complicated]

Das ist der AMD-CPU-Strategie Thread und nicht Zen-Exklusiv wenn ich die Überschrift richtig gedeutet habe bisher. ^^

[mboeller]

hier gibt es eine Vergleichstabelle:

http://semiaccurate.com/2016/04/05/amd-announces-its-7th-generation-of-a-series-apus/bristol-ridge-amd-mobile-bench/

die ganzen Vergleiche zum Carrizo und Kaveri (wtf) sind nett, aber für mich war der Vergleich zum i7-6500u interessanter.

[iuno]

Das sind ja die Angaben, die wir schon kennen, nur aufbereitet.
Grafik Tests gegen den i7 bringen halt nichts, interessant waere vor allem (gerade in der Aufbereitung) "% of i7" z.B. beim Cinebench... haette das auch gerne gegen den i3-U/i5-U gesehen.

AMD hat beim Cinebench ja nur einen Wert fuer single angegeben - und der kann einfach nicht stimmen 232,86 bei 15 Watt. Carrizo angeblich mit ~200, schafft aber laut Tests nicht mal die Haelfte :ugly: das ist eindeutig der multi-Wert. i3/i5/i7-6U schaffen dort uebrigens ~250/270/300

[mboeller]

Das sind ja die Angaben, die wir schon kennen, nur aufbereitet.
Grafik Tests gegen den i7 bringen halt nichts, interessant waere vor allem (gerade in der Aufbereitung) "% of i7" z.B. beim Cinebench... haette das auch gerne gegen den i3-U/i5-U gesehen.

AMD hat beim Cinebench ja nur einen Wert fuer single angegeben - und der kann einfach nicht stimmen 232,86 bei 15 Watt. Carrizo angeblich mit ~200, schafft aber laut Tests nicht mal die Haelfte :ugly: das ist eindeutig der multi-Wert. i3/i5/i7-6U schaffen dort uebrigens ~250/270/300

schaut so aus: http://www.notebookcheck.com/Test-Acer-Aspire-E5-552G-Notebook.160604.0.html

[MR2]

http://www.pcgameshardware.de/AMD-Zen-Codename-261795/News/Engineering-Samples-Revision-Basistaktraten-1191370/
AMD Zen: Engineering Samples sollen verschickt werden und mit 3,0 GHz laufen

[iuno]

Originalquelle ist natuerlich Fottembergs Artikel von vor ein paar Tagen: http://www.bitsandchips.it/52-english-news/6815-speculations-about-zen-after-our-april-s-fool

Er kennzeichnet es selbst als eigene Spekulation, da sollte man sehr vorsichtig bleiben, vor allem was die Behauptungen um Taktraten und Intel angeht. Insbesondere treibt das mMn. nur wieder die Erwartungen nach oben.

[Duplex]

Was einige für Erwartungen haben, meiner Meinung nach einfach nur dumm...
Mit Sandy Bridge IPC kann man schon zufrieden sein, alles andere ist pures Wunschdenken.

[Nakai]

Abwarten. Zen hat viele Ausführungseinheiten. Das gesamte Design der Intels ist auf hohen FPU-Durchsatz und Vektor-Durchsatz getrimmt. Dementsprechend sie die Kerne breit an die Caches und dem Speicher angebunden und dementsprechend braucht man viele AGU/LDS-Units.

Das hat Zen nicht, man braucht es nicht. Zen wird ein starker Allrounder, welcher nicht für HPC getrimmt ist. Da will man eher mit HPC-APUs antreten. Ebenso ist Zen sehr simpel aufgebaut. Ich denke, das war AMDs Hauptaugenmerk. Ordentliche Alltags-IPC bei wenig Kosten.

Nur so nebenbei, es wird immer erwähnt, dass Zen zu wenig AGUs/LDSUs hat.
Laut Dresdenboy werden bei Zen auch die ALUs und die FPUs LDS-Funktionalitäten haben. Nur das Backend hat 2x128b R/1x128b W. Reinher von den Ausführungsressourcen, wenn man die kleineren FPUs mal ignoriert, welche sowieso nur bei starken FPU-Anwendungen zum Tragen kommen, ist Zen >> Sandy Bridge/IvyBridge. Haswell IPC kann man erwarten.

[Duplex]

Im Server Bereich ist Intels Vorsprung deutlich größer
http://abload.de/img/ipck15sbjum.png

Ja abwarten...

Mal sehen wie dann auch SMT bei AMD skaliert, vermutlich 20-30%.

[Duplex]

ist Zen >> Sandy Bridge/IvyBridge. Haswell IPC kann man erwarten.
Die Performance von ZEN kann man schon abschätzen, man braucht nur ein 8C/16T Sandy Bridge nehmen und mit den Bulldozer Opterons vergleichen, dann weiß man ungefähr wo AMD mit ZEN im Server Bereich landen wird.

Hätte AMD damals Bulldozer nicht entwickelt und das Geld von anfang an in einem Design mit SMT investiert, dann hätte man schon viel eher was vernünftiges gehabt, die Strategie nach dem K8 war leider falsch, die Verantwortlichen vom Bulldozer Fiakso sind zum Glück aus dem Fenster raus geschmissen worden.

[Nakai]

Zen wird definitiv kleinere FPUs haben, ergo kann man es da schon nicht so wirklich vergleichen.

Zen hat schonmal viele Rechenknechte, welche eine gute Grund-IPC liefern. Für Standardworkloads wohl ausreichend, für spezialisierte FPU-Geschichten nicht ausgelegt. Wenn der Takt einigermaßen mitmacht, dann wird Zen eine echte Alternative werden.

€:

Hätte AMD damals Bulldozer nicht entwickelt und das Geld von anfang an in einem Design mit SMT investiert, dann hätte man schon viel eher was vernünftiges gehabt, die Strategie nach dem K8 war leider falsch, die Verantwortlichen vom Bulldozer Fiakso sind zum Glück aus dem Fenster.

Das sehe ich ähnlich. Bulldozer kommt aus einer Zeit, ohne GPGPU und mit starkem Fokus auf MT. Das hat sich alles nicht bewahrheitet bzw. kam völlig anders. Die Idee jedem Thread seine EXec-Ressourcen zu lassen, ist sehr gut und vereinfacht vieles. Dafür verbraucht man zuviele Ressourcen, welche für die IPC notwendig wären. Ebenso schluckt ein CMT-Design schonmal mehr Ressourcen per se.

[Duplex]

Ich weiß man hat nur 128 Bit FPUs, aber vielleicht wird man die beim Nachfolger dann irgendwann auf 256 Bit verdoppeln, beim K10 wurden damals die FPUs auch verdoppelt und der Kern war noch fast gleiche wie der K8.
Das FPU Design von Zen wird kein neues sein.

[Nakai]

Ich weiß man hat nur 128 Bit FPUs, aber vielleicht wird man die beim Nachfolger dann irgendwann auf 256 Bit verdoppeln, beim K10 wurden damals die FPUs auch verdoppelt und der Kern war noch fast gleiche wie der K8.

Dann muss man das gesamte Backend anpassen. Ergo breiteres Interface, größere Caches, etc.
Derzeit ist die Bandbreite bei 256b Read, ergo 4x64Bit. Das passt gut zu den 4 ALUs.

[S940]

Mal sehen wie dann auch SMT bei AMD skaliert, vermutlich 20-30%.
Potentiell etwas besser als Intel, da das Design breiter ist, d.h. die Ports sind zahlreicher und nicht mit INT/FP-Resourcen doppelt belegt. Bei Haswell wurde zwar nachgelegt, aber Zen hat immer noch mehr und FP+INT-Instruktionen kommen sich nicht gegenseitig auch in die Quere.
Theoretisch ist Zen da also wg. den getrennten Schedulern im Vorteil, aber natürlich hängt das Ganze auch noch von vielen andern Sachen ab, v.a. der Menge an Registern und den Cachegrößen-/anbindungen. Ich hoffe AMD nimmt da einen kräftigen Schluck aus der Trasistorenbudget-Pulle ;)
Ich weiß man hat nur 128 Bit FPUs, aber vielleicht wird man die beim Nachfolger dann irgendwann auf 256 Bit verdoppeln, beim K10 wurden damals die FPUs auch verdoppelt und der Kern war noch fast gleiche wie der K8.
Ist "Dank" SMT womöglich nicht so wichtig, da man vermutlich je 2 ADD/MUL Pipes mit 128bit hat. Die können pro Takt dann auch eine 256bit Instruktion berechnen, falls es nicht woanders im Front-/Backend klemmen sollte.
Im Gegensatz zu Intel würde man damit aber eben auch 2x128bit pro Takt ermöglichen, für den SMT-Betrieb von SSE128-Code sicherlich ganz nett :biggrin:

Derzeit ist die Bandbreite bei 256b Read, ergo 4x64Bit. Na eher 2x128 wie bei K10/BD. Nen Quad-Port-Cache hab ich noch nie gesehen, Dual-Port ist schon kompliziert genug :)

[Nakai]

Na eher 2x128 wie bei K10/BD. Nen Quad-Port-Cache hab ich noch nie gesehen, Dual-Port ist schon kompliziert genug :)

Nein ich meinte die Breite der Daten insgesamt. 2x128b = 256b = 4x64b

Mir ist es klar (ich habs schon mal geschrieben), dass es 2x128b R/1x128b W sind. ;)

€: 2x128b Read passt gut zu den 4 ALU Ports und den 4 FPU Ports

[S940]

Nein ich meinte die Breite der Daten insgesamt. 2x128b = 256b = 4x64b

Mir ist es klar (ich habs schon mal geschrieben), dass es 2x128b R/1x128b W sind. ;)
Ok, dann wundere ich mich aber wieso Du trotzdem von 4x64 sprichst. 4x64bit Read/Write-Befehle brauchen an zwei 128bit Ports immer noch 2 Takte ... das passt also nicht so ganz. Ist aber auch egal, da es bereits seit SSE2 128bit-Befehle gibt.

[Nakai]

Ok, dann wundere ich mich aber wieso Du trotzdem von 4x64 sprichst. 4x64bit Read/Write-Befehle brauchen an zwei 128bit Ports immer noch 2 Takte ... das passt also nicht so ganz. Ist aber auch egal, da es bereits seit SSE2 128bit-Befehle gibt.

Nein, es gibt 4 64Bit ALUs.

Ich meinte, das passt gut vom Verhältnis.

[S940]

Nein, es gibt 4 64Bit ALUs.

Ich meinte, das passt gut vom Verhältnis.
Und wie passt das zu den 2x128bit Ports?

[mczak]

Nein, es gibt 4 64Bit ALUs.

Ich meinte, das passt gut vom Verhältnis.
Das bringt aber nichts wenn du bloss 2 64Bit Werte lesen kannst pro Takt weil du bloss 2 (Read) AGUs hast.
Man braucht übrigens nicht unbedingt alles zu verdoppeln wenn man 256bit FPUs hätte, die Cache-Grösse schon gar nicht. Hat intel auch nicht (auf Anhieb) gemacht.
Nehalem hatte ja 128bit simd-units, und hatte 1 128bit + 1 128bit write pro Takt.
SNB/IVB - 256bit simd-units, Bandbreite 2x128bit read, 1x128bit write pro Takt aber nur 2 AGUs. Bei max. 128bit Zugriffen gehen also entweder 2 reads, oder 1 read und 1 write pro Takt. Bei 256bit Zugriffen kann man die ganze Bandbreite ausnutzen (weil die AGUs nur in einem Takt benötigt werden trotz 2x128bit Transfer), es geht also dann insgesamt 1 256bit Read + 1 128bit Write pro Takt.
Erst bei Haswell hat man 3 AGUs, und ausserdem die Datenpfade verdoppelt - es gehen 2x256bit read, 1x256bit write.
Allerdings sind 256bit Datenpfade eigentlich schon absolut notwendig wenn man da 2 256bit FMA pro Takt ausführen möchte wie bei Haswell. Von daher denke ich ein "Zen2" mit 256bit FPUs würde ebenfalls 2x256bit read und 1x256bit write pro Takt mitbringen.

edit: wobei vielleicht wäre mehr L/S Bandbreite nicht zwingend notwendig (wenn auch sicher wünschenswert). GPUs müssen mit einem Bruchteil davon auskommen (so ein Maxwell SMM kriegt gerade mal 128 Byte Load oder Store pro Takt hin bei 128 FMAs, im Vergleich zu den 64 Byte Read und 32 Byte Store des Haswell bei nur 16 FMAs pro Kern).

[Nakai]

Das bringt aber nichts wenn du bloss 2 64Bit Werte lesen kannst pro Takt weil du bloss 2 (Read) AGUs hast.
Man braucht übrigens nicht unbedingt alles zu verdoppeln wenn man 256bit FPUs hätte, die Cache-Grösse schon gar nicht. Hat intel auch nicht (auf Anhieb) gemacht.
Nehalem hatte ja 128bit simd-units, und hatte 1 128bit + 1 128bit write pro Takt.
SNB/IVB - 256bit simd-units, Bandbreite 2x128bit read, 1x128bit write pro Takt aber nur 2 AGUs. Bei max. 128bit Zugriffen gehen also entweder 2 reads, oder 1 read und 1 write pro Takt. Bei 256bit Zugriffen kann man die ganze Bandbreite ausnutzen (weil die AGUs nur in einem Takt benötigt werden trotz 2x128bit Transfer), es geht also dann insgesamt 1 256bit Read + 1 128bit Write pro Takt.
Erst bei Haswell hat man 3 AGUs, und ausserdem die Datenpfade verdoppelt - es gehen 2x256bit read, 1x256bit write.
Allerdings sind 256bit Datenpfade eigentlich schon absolut notwendig wenn man da 2 256bit FMA pro Takt ausführen möchte wie bei Haswell. Von daher denke ich ein "Zen2" mit 256bit FPUs würde ebenfalls 2x256bit read und 1x256bit write pro Takt mitbringen.

edit: wobei vielleicht wäre mehr L/S Bandbreite nicht zwingend notwendig (wenn auch sicher wünschenswert). GPUs müssen mit einem Bruchteil davon auskommen (so ein Maxwell SMM kriegt gerade mal 128 Byte Load oder Store pro Takt hin bei 128 FMAs, im Vergleich zu den 64 Byte Read und 32 Byte Store des Haswell bei nur 16 FMAs pro Kern).

X87, SSE und AVX-Erweiterungen besitzen auch LDS-Ops. Womöglich können die ALUs und die FPUs auch bedingt auf den L1-Cache bzw. Load/Store-Queue zugreifen. Laut Dresenboy sind die ALUs/FPUs an der LDSU angebunden.

http://dresdenboy.blogspot.de/2016/02/new-amd-zen-core-details-emerged.html

Wir sollten da erstmal abwarten, was Zen alles bringen wird. Wie AMD ihre X86-64-Ops zu MacroOps verarbeitet wissen wir nicht. zB.: seit SSE2 gibt es SIMD Integer Instructions, ergo kann man ganze Datenblöcke (128b?) lesen und schreiben. Natürlich verwendet man da die XMM-Register und diese sind eher dem FPU-Teil zugeordnet. Nun müsste man wissen, ob bei SSE2-INT-Ops es trotzdem auf die Standard-ALUs geht. Da müssten die Register aber angebunden sein. Was aber Decoder aus den X86-Instructions macht, wissen wir trotzdem nicht. Womöglich geht man mit den SSE2-INT-Instructions auf die Standard-ALUs und nicht die FPUs. Register-Renaming gibt es auch noch.


Mir geht es einfach darum, dass 2x128b R/1x128b W ganz gut zum Einheitenverhältnis passt. Würde man größere und breitere FPUs verwenden, bräuchte man eine größere Bandbreite.

[Tobalt]

zum 1. april hatte ich auf einer seite benches von zen gesehen. es wurde zwar in den kommentaren als witz aufgefasst, im artikel aber nirgends so dargestellt.

es handelte sich dabei um ein ES mit 3.0 GHz. der artikel war auf der 3dc seite verlinkt.

[Foobar2001]

X87, SSE und AVX-Erweiterungen besitzen auch LDS-Ops. Womöglich können die ALUs und die FPUs auch bedingt auf den L1-Cache bzw. Load/Store-Queue zugreifen. Laut Dresenboy sind die ALUs/FPUs an der LDSU angebunden.

http://dresdenboy.blogspot.de/2016/02/new-amd-zen-core-details-emerged.html

Wir sollten da erstmal abwarten, was Zen alles bringen wird. Wie AMD ihre X86-64-Ops zu MacroOps verarbeitet wissen wir nicht. zB.: seit SSE2 gibt es SIMD Integer Instructions, ergo kann man ganze Datenblöcke (128b?) lesen und schreiben. Natürlich verwendet man da die XMM-Register und diese sind eher dem FPU-Teil zugeordnet. Nun müsste man wissen, ob bei SSE2-INT-Ops es trotzdem auf die Standard-ALUs geht. Da müssten die Register aber angebunden sein. Was aber Decoder aus den X86-Instructions macht, wissen wir trotzdem nicht. Womöglich geht man mit den SSE2-INT-Instructions auf die Standard-ALUs und nicht die FPUs. Register-Renaming gibt es auch noch.


Mir geht es einfach darum, dass 2x128b R/1x128b W ganz gut zum Einheitenverhältnis passt. Würde man größere und breitere FPUs verwenden, bräuchte man eine größere Bandbreite.
Integer SSE wird auf allen CPUs die mir bekannt sind auf den FPUs ausgefuehrt und das wird sich mit grosser Sicherheit auch mit Zen nicht aendern.

[Skysnake]

SSE ALUs dann bitte und nicht SSE FPUs.

[mboeller]

auch wenn es OT ist, aber solche Notebooks machen es AMD nicht leichter:

http://www.heise.de/ct/artikel/Aldi-Notebook-Akoya-E6424-mit-schnellster-Intel-GPU-3175074.html

Notebook mit Iris550 Grafik für 600,- Euro

[iuno]

Das ist voellig OT und ich weiss nicht, was der Beitrag bezwecken soll.
Zumal das Notebook nicht mal interessant ist.

[Locuza]

Ich finde das schon interessant.
Eine GT3 Lösung mit 64 MB eDRAM, ohne ein Vermögen zu kosten, Intel bietet es sogar günstig an.

AMD hat in Zukunft noch mehr Druck was das Thema APUs angeht.
Bei Raven-Ridge muss AMD entsprechend überzeugen.

Das ist ein wenig ironisch, nach all den Jahren scheint AMD endlich wieder bei der CPU aufzuholen, Intel hat es aber ebenso bei der GPU gemacht.

[iuno]

Naja fuer mich nicht. Glossy, riesig, Schnickschnack, den man imho nicht braucht, dazu die laecherlichen 6 GiB RAM. Was die GT3 mit eDRAM bringt, weiss ich auch nicht. Spielen kann man damit naemlich noch nicht. Dafuer halt etwas billiger als vergleichbare Geraete. Ein typisches Aldi-Notebook eben. Dass es Probleme mit den power states hat, disqualifiziert es aber sowieso.

Das war doch schon laenger klar. Dass AMD da ein Problem bekommt, solange sie nicht auch on-package Speicher verbauen (dann aber wohl eher HBM), auch.

Interessanter fand ich im Bezug auf das Notebook, dass Intel den Chipsatz inzwischen direkt aufs Package packt. Das war mir zumindest neu. (http://www.forum-3dcenter.org/vbulletin/showthread.php?p=11006135#post11006135)
Insofern hat AMD dort imho vielleicht einen kleinen Nachteil mit FP4 und dem extra FCH.

[Locuza]

Das Gerät selber ist auch für die wenigsten interessant, mir ging es um die Intel-Lösung zum entsprechenden Preis.
Mit Gen9 und halbierten eDRAM scheint Intel nach langer Zeit gewillt zu sein, mit dem Preis runterzugehen.
Das war praktisch noch ein Argument für AMD, nachdem sie schon die Performance-Krone verloren haben.

[fondness]

Naja, Raven-Ridge bringt wohl HBM für die APU, da dürfte schon ein deutliche Leistungssteigerung ggü. den Bandbreitenlimitierten Dingern aktuell möglich sein.

[YfOrU]

Was die GT3 mit eDRAM bringt, weiss ich auch nicht. Spielen kann man damit naemlich noch nicht.

Zum einen ist die CPU ein i5-6267U (28 statt 15W SoC TDP) wodurch bei konstanter Last teils deutlich höhere Frequenzen anliegen (gegenüber 15W SKUs) und zum anderen ist die Iris 550 durchaus eine der schnellsten überhaupt am Markt verfügbaren integrierten GPUs. Ersetzt grob eine mobile 64 Bit DDR3 Entry Level dGPU (wie GeForce 930M).

Iris 550: http://www.notebookcheck.com/Intel-Iris-Graphics-550.149871.0.html
GeForce 930M: http://www.notebookcheck.com/NVIDIA-GeForce-930M.139034.0.html
Radeon R7 M360: http://www.notebookcheck.com/AMD-Radeon-R7-M360.142342.0.html


Insofern hat AMD dort imho vielleicht einen kleinen Nachteil mit FP4 und dem extra FCH.

Bei FP4 wird wie bei FT3 (Kabini/Beema) die im SoC (Carrizo/Bristol Ridge) integrierte FCH genutzt. Siehe:
http://cdn.wccftech.com/wp-content/uploads/2014/07/AMD-Carrizo-APU-Platform-Details.jpg

[Locuza]

Stellt sich die Frage wie das AMD lösen wird.
HBM + DDR4 Interface und je nach Preispunkt einmal mit und einmal ohne HBM?
Wie viel Fläche investiert AMD für die iGPU, wenn die verfügbare Bandbreite so krass unterschiedlich sein könnte?

Intel hat als Quasi-Monopolist ein unglaubliches Marktvolumen und den bescheidenen Luxus einfach viele unterschiedliche dies anzubieten.
Wenn AMD mit Zen und Polaris sich in eine gesunde Position bringen kann, kann es sich AMD vielleicht auch wieder leisten.

[fondness]

Stellt sich die Frage wie das AMD lösen wird.
HBM + DDR4 Interface und je nach Preispunkt einmal mit und einmal ohne HBM?


Klar.


Wie viel Fläche investiert AMD für die iGPU, wenn die verfügbare Bandbreite so krass unterschiedlich sein könnte?


Die "High-End"-Dinger wo es auf die Leistung ankommt bekommen eben HBM und eine volle GPU, die "Low-End"-Dinger wo es vor allem auf die Kosten ankommt eine (stark) teildeaktivierte GPU mit niedrigeren Takt und ohne HBM. Ich sehe das Problem nicht. Stört doch jetzt im Lowend auch niemanden, dass die Dinger mit nur einem Memory-Channel völlig an der Bandbreite verhungern. Nur für die Leistungsreleventen-Bereiche benötigt man HBM. Ein 1024-bit HBM Interface sollte dabei nur überschaubar Die-Space benötigen.

[iuno]

Das Gerät selber ist auch für die wenigsten interessant, mir ging es um die Intel-Lösung zum entsprechenden Preis.
Gut, dann sind wir uns ja einig. Sehe aber in diesem Thread trotzdem keinen Bezug.

Zum einen ist die CPU ein i5-6267U (28 statt 15W SoC TDP) wodurch bei konstanter Last teils deutlich höhere Frequenzen anliegen (gegenüber 15W SKUs) und zum anderen ist die Iris 550 durchaus eine der schnellsten überhaupt am Markt verfügbaren integrierten GPUs. Ersetzt grob eine mobile 64 Bit DDR3 Entry Level dGPU (wie GeForce 930M).
Na und? Sorry, aber wen interessieren die Schrottkarten mit DDR3? ;D

Bei FP4 wird wie bei FT3 (Kabini/Beema) die im SoC (Carrizo/Bristol Ridge) integrierte FCH genutzt. Siehe:
http://cdn.wccftech.com/wp-content/uploads/2014/07/AMD-Carrizo-APU-Platform-Details.jpg
Ja, der integrierte FCH aber deutlich weniger Schnittstellen. Mit FP4 kann zusaetzlich (oder stattdessen) auch noch ein externer FCH angebunden werden.

[Undertaker]

Na und? Sorry, aber wen interessieren die Schrottkarten mit DDR3? ;D

Ca. 90% aller Käufer eines Notebooks mit dGPU? ;) Karten dieser Klasse sind nun einmal der absolute Massenmarkt. Wobei die CPU bei einem ~13"er wohl mehr Sinn machen würde.

Nunja, zurück zum Thema.

[mczak]

Ca. 90% aller Käufer eines Notebooks mit dGPU? ;) Karten dieser Klasse sind nun einmal der absolute Massenmarkt. Wobei die CPU bei einem ~13"er wohl mehr Sinn machen würde.

Die Gegner die du da ausgesucht hast sind sogar noch ziemlich unterklassig. Das gilt vor allem für die Radeon R7 M360 die hat schon Mühe gegen normale HD 520 (ausser bei synthetischen Benchmarks bei denen die Speicherbandbreite kaum eine Rolle spielt). Die Iris 550 liegt noch vor einer R7 M370. Und auch die 940M hat man noch im Griff (nicht dass der Unterschied zur 930M jetzt gewaltig wäre...). Das ist schon ziemlich gut, was schnelleres kriegt man eigentlich nur in "echten" Gaming-Notebooks. Allzu erstaunlich ist das natürlich auch nicht, man hat (gegenüber der 940M, R7 360M) schon mal doppelte "normale" Speicherbandbreite UND dazu noch 64MB edram. Ausserdem noch den Vorteil von 14nm FinFet (die GT3 dürfte locker mehr Transistoren als die entsprechenden nvidia/amd chips haben).
Um wieder ein bisschen on-topic zu werden, da muss jedenfalls bei Raven Ridge einiges gehen, auch bei der GPU, damit man da Land sieht. Nun gut dank Zen sollte man ja hoffentlich bei der CPU nicht meilenweit hinterher sein - und 14nm FinFet sollte natürlich hier auch helfen.

[Limit]

Ich erwarte kein HBM in Raven Ridge, da einfach noch zu teuer. Nur die Server APU bekommt in der ersten 14nm Generation HBM und die kleinen APUs dann vielleicht bei einer Refresh Generation, falls die Kosten bis dahin deutlich gesunken sind.

[iuno]

Die Diskussion hatten wir ja schon oefters hier. Ich glaube, dass AMD fast so eine APU auch in den Consumer Markt bringen muss. Dann ist die Marge dafuer halt im Eimer, was solls. Aber immerhin koennen sie weiterhin den Spitzenplatz bei APUs behaupten. Gerade sowas
Das ist ein wenig ironisch, nach all den Jahren scheint AMD endlich wieder bei der CPU aufzuholen, Intel hat es aber ebenso bei der GPU gemacht.
koennen sie einfach nicht brauchen. Dann heisst es die CPU ist immer noch nicht so gut wie bei Intel und die GPU jetzt auch noch schlechter.
Aktuell haben sie immerhin noch den Ruf, dass die APUs gut sind, selbst wenn sie von einer GT3e auch gut mal geschlagen werden (was ja durchaus schon der Fall ist).

Bis dahin gibt es vielleicht auch schon guenstigere 2Hi Stacks. Gibt es eigentlich salvage HBM stacks, die dann z.B. mit nur 512 Bit angebunden werden? :ulol:

[YfOrU]

Na und? Sorry, aber wen interessieren die Schrottkarten mit DDR3? ;D

Desktops machen nur noch 40% des PC Marktes aus. Inkl. SFF und AiO Systemen. Abseits vom klassischen ATX Desktop gibt es sowohl aus Gründen der TDP (Formfaktor) als auch aufgrund der hohen Kosten von potenten mobilen dGPUs nur in den gehobenen Preissegmenten wesentlich mehr 3D Performance.

Ein FHD IPS Panel mit GTX 960M (128 Bit GDDR5) gibt es ab 900€ (IdeaPad Y700). Notebooks um 1000€ sind schon nicht mehr so Mainstream kompatibel und ein Gewicht von 2.60kg ist zusätzlich auch nicht sonderlich mobil. Das Volumen läuft über mobilere/kostengünstigere Produkte und in dem Kontext ist eine Iris 550 durchaus eine recht potente Lösung.


Ja, der integrierte FCH aber deutlich weniger Schnittstellen. Mit FP4 kann zusaetzlich (oder stattdessen) auch noch ein externer FCH angebunden werden.

Für Mobile ist es ausreichend. Auch Intel verzichtet bei BGA 1356 (Skylake-U) gegenüber dem Desktop auf einen erheblichen Teil der I/O Funktionalität.

[Achill]

Die Diskussion hatten wir ja schon oefters hier. Ich glaube, dass AMD fast so eine APU auch in den Consumer Markt bringen muss. Dann ist die Marge dafuer halt im Eimer, was solls. Aber immerhin koennen sie weiterhin den Spitzenplatz bei APUs behaupten. Gerade sowas

koennen sie einfach nicht brauchen. Dann heisst es die CPU ist immer noch nicht so gut wie bei Intel und die GPU jetzt auch noch schlechter.
Aktuell haben sie immerhin noch den Ruf, dass die APUs gut sind, selbst wenn sie von einer GT3e auch gut mal geschlagen werden (was ja durchaus schon der Fall ist).

Bis dahin gibt es vielleicht auch schon guenstigere 2Hi Stacks. Gibt es eigentlich salvage HBM stacks, die dann z.B. mit nur 512 Bit angebunden werden? :ulol:

Ich sehe das ähnlich, der eDRAM der Ires Pro ist der Problem für die AMD APUs (bzw. alle APUs mit weniger Bandbreite als der Pro mit eDRAM).

Ein oder Zwei HBM(1/2) Stacks als Cache für CPU+GPU hin zum RAM sollten das Verhältnis wieder umkehren und gleichzeitig eine Differenzierung der Produkte erlauben:
- APU mit kleiner GPU & kein HBM => Office / Low-Voltage
- APU mit mittlerer GPU & 1 HBM => Gaming Notebook / PC (Entry)

Die Verwendung von nur einen Stack sollte genug Abstand zu den dGPU lassen, egal ob Mobile oder beim PC.

Man könnte Erfahrung sammeln / demonstrieren für die nächsten Konsolen-APUs (mit größerer CPU+GPU, 2+ HBM Stacks und zusätzlich DDR4 Ram), das wäre aus meiner Sicht die ökonomisch bessere Option für MS, Sony und Nintendo.

[deekey777]

Nur kostet externes HBM Geld. Wie viel soll denn auf dem Package verbaut werden? Hinzu kommen die vielen Datenleitungen, um viel Bandbreite zu erhalten.

Microsoft entschied sich bei der Xbox One für ESRAM, weil alles in einem Kern ist (also alles aus einer Hand). Die Iris 540/550 verfügt natürlich über die doppelte Größe, aber man hat zwei Kerne auf dem Package.


Um kurzzumachen:

Ob HBM wirklich verbaut wird (wenn, dann auf fetten Zen-Server-CPUs), wird die Zukunft zeigen. Hinzu kommt, ob die Kosten für externes HBM nicht wo anders besser investiert wären. Es sei denn, man packt das HBM auf den Die selbst, wenn diese Lösung günstiger ist als ESRAM.

Die Roadmaps sind nicht in Stein gemeißelt.

[z3ck3]

Im Notebook/Ultrabook/Nettop Markt sehe ich generell einen Vorteil bei der Verwendung von HBM: Man kann sich den normalen DDR4 Arbeitsspeicher sparen.

4C/8T, 1280SE, 35/45W cTDP (Desktop Version mit 65/95W cTDP), 16GB HBM2
4C/8T, 960SE, 25/35W cTDP (Desktop Version mit 65/95W cTDP), 8GB HBM2
2C/4T, 512SE, 15/25W cTDP, 8GB HBM2
2C/4T, 384SE, 10/15W cTDP, 4GB HBM2

Einen Technologievorsprung sehe ich aber nicht gegenüber Intel. Für Intel wäre es problemlos machbar innerhalb kurzer Zeit mit entsprechenden HBM SoCs zu kontern. Ich glaube aber auch nicht das wir HBM schon mit Gen1 Zen sehen werden.

[deekey777]

Aber warum soll AMD diese Kosten auf sich nehmen? Insbesondere bei schwankenden RAM-Preisen?

[iuno]

Desktops machen nur noch 40% des PC Marktes aus. Inkl. SFF und AiO Systemen.
Haette sogar geschaetzt, dass es mehr ist, aendert aber trotzdem nichts. Die allermeisten Kaeufer interessiert es nicht, ob da jetzt eDRAM drin ist oder nicht. "Ausreichend" sind da auch die kleineren Loesungen.

Ob HBM wirklich verbaut wird (wenn, dann auf fetten Zen-Server-CPUs), wird die Zukunft zeigen. Hinzu kommt, ob die Kosten für externes HBM nicht wo anders besser investiert wären.
Es sei denn, man packt das HBM auf den Die selbst, wenn diese Lösung günstiger ist als ESRAM.
An eSRAM glaube ich nicht. das braucht viel mehr Platz als ein HBM Interface fuer nur einen Stack und hat viel weniger Kapazitaet als HBM.
Direkt auf das die stacken wird man imho auch (noch?) nicht. Von echtem 3D Stacking hoert man noch nichts und es waere auch kritischer zu kuehlen, gerade im Notebook.
Klar ist ein HBM Stack auch nochmal groesser (20%) als der eDRAM, aber dafuer halt auch nochmal klar besser (Bandbreite, Menge). Fuer das Package wird das sicher nicht zu gross, Intel packt da sogar noch den Chipsatz mit drauf.

Eine dicke HPC APU ist ja auch noch alles andere als sicher. Passen wuerde es aber imho. Das koennte genau den Markt bedienen, wo auch P100 oder Knights Landing ansetzen und zeigen, dass man ganz vorne mit dabei ist.
AMD waere nicht wie Nvidia auf CPUs/IBM angewiesen und koennte sogar mehr Leistung rein packen als Intel. Eine solche APU muesste halt aehnlich wie P100 extra fuer diesen Zweck entwickelt werden und koennte noch etwas ueberfluessigen Kram weg lassen, dafuer aber z.B. mit seinen PCIe Lanes untereinander ein Grid wie mit NVLinks aufbauen. Zudem haette man da mit HSA natuerlich auch interessante Moeglichkeiten.
Der Zeppelin "Leak" nannte 4 TFLOPs (vermutlich DP), also waere man falls da was dran ist in dieser Hinsicht in Bereichen von GP100.
Aber das halte ich selbst fuer sehr weit hergeholt und falls irgendwas in die Richtung kommt, wird das noch lange dauern.

Also zurueck zu "normalen" APUs.
http://www.golem.de/1604/sp_120098-117145-i_rc.jpg
vs.
http://m.f.ix.de/scale/geometry/1280/q50/ct/imgs/04/1/7/9/3/5/7/4/Proz_Nah_90973-mue-rgb-d0b4be6ee372c4e1.jpeg

Warum nicht? :up:

@z3ck3: darauf muessten sich OEMs aber auch erstmal einlassen. Das waere wieder mal ein ganz neues Design und sie koennen nicht mehr am verloeteten billigen Arbeitsspeicher sparen ;)
Als kompletten Ersatz fuer den Hauptspeicher sehe ich das noch nicht so schnell. Dann muesste auch ein groesseres SI und wiederum mehrere dies her. 1 Stack waere fuer den Anfang erstmal nett.
Intel koennte sicher ein HBM SI implementieren, aber in Sachen GPU Leistung/Effizienz sind sie nicht auf dem Niveau von AMD. Insofern waere es imho schon ein sinnloser Gewaltakt dort in mittlerer Zukunft eine riesige GPU samt HBM zu verbauen.
Aber Intel legt ja mit Kaby und dann mit Cannon nochmal nach.

[deekey777]

Mein Problem ist, dass hier (und auch woanders) gleich nach HBM geschiehen wird. Oder auch nach ESRAM wie ich.

AMD muss die kommenden Prozessoren auch günstig produzieren (lassen), da hat Intel mehr Spielraum, darum können sie sich anscheinend leisten, getrennte Kerne und gar noch die Southbridge auf ein Package zu packen.

AMD kann und ggf. wird zusächtlich einen Pufferspeicher packen, um Bandbreitennachteile zu minimieren. Aber doch keine GBs, zumindest nicht auf gewöhnlichen APUs für Destops/Notebooks.

[iuno]

Es sagt ja niemand, dass alle RR APUs das bekommen sollen. Das wird natuerlich allerhoechstens ein "Elite" Modell mit Sonderstatus bekommen, so wie eDRAM bei Intel halt auch.

[Locuza]

Eine dicke HPC APU ist ja auch noch alles andere als sicher. Passen wuerde es aber imho. Das koennte genau den Markt bedienen, wo auch P100 oder Knights Landing ansetzen und zeigen, dass man ganz vorne mit dabei ist.
AMD waere nicht wie Nvidia auf CPUs/IBM angewiesen und koennte sogar mehr Leistung rein packen als Intel. Eine solche APU muesste halt aehnlich wie P100 extra fuer diesen Zweck entwickelt werden und koennte noch etwas ueberfluessigen Kram weg lassen, dafuer aber z.B. mit seinen PCIe Lanes untereinander ein Grid wie mit NVLinks aufbauen. Zudem haette man da mit HSA natuerlich auch interessante Moeglichkeiten.
Der Zeppelin "Leak" nannte 4 TFLOPs (vermutlich DP), also waere man falls da was dran ist in dieser Hinsicht in Bereichen von GP100.
Aber das halte ich selbst fuer sehr weit hergeholt und falls irgendwas in die Richtung kommt, wird das noch lange dauern.

Alles was im Leak stand wurde mittlerweile inoffiziell bis offiziell bestätigt.
Da gibt es keine Zweifel mehr, außer AMD hat die Pläne extrem verändert oder allgemein begraben.

Laut Roadmap erscheint das ganze logischerweise 2017:
http://images.anandtech.com/doci/9234/AMDDatacenterRoadmap.jpg

[z3ck3]

@z3ck3: darauf muessten sich OEMs aber auch erstmal einlassen. Das waere wieder mal ein ganz neues Design und sie koennen nicht mehr am verloeteten billigen Arbeitsspeicher sparen ;)

Einer der gründe Speicher zu verlöten liegt aber auch darin das man Platz sparen will. Das Volumen einer Bank ist z.b. in Ultrabooks reine Platzverschwendung. Ich bin mir sicher das es das Gehäusedesign stark vereinfacht wenn auch der Speicher auf dem Package sitzt.

[iuno]

Mir ist grade noch was anderes eingefallen:
Warum statt dem eDRAM kein einzelner GDDR5 Chip auf das Package? Kann mit nur 32 Bit angebunden werden, GDDR5 ist billig, kann ohne weitere Kosten einfach beschafft werden. GDDR5 SIs sind da, Kaveri hatte ja sogar eins drin (das nie eingesetzt wurde).
1 GDDR5 Chip gibt es mit bis zu 1 GiB bei bis zu 8 Gbps (also 32 GB/s), wenn man mal 5X aus der Betrachtung laesst. Latenzen schlechter, Grund genug? :ugly:

[r-or]

Was genau wäre der Vorteil davon? Würdest du es parallel zum DDR Interface ansprechen? Ansonsten ist die Bandbreite auch nicht besser als ein DC Interface.

[iuno]

Ja, natuerlich zusaetzlich dazu, dann hat man effektiv eben trotzdem ~doppelte Bandbreite, halt nur fuer einen kleinen Bereich.
So wie bei Intel halt auch. edit: oops, Intel hat ja etwa das Doppelte, dachte was um die 25. Na dann halt immerhin 2 GDDR5 Chips, ist ja auch nicht die Welt und immer noch Welten billiger als HBM... oder 5X :ulol:
Wobei es dann (mit 2 Chips) natuerlich schon wieder sehr viel Platz braucht, aber dafuer halt keinen Interposer

[deekey777]

Gibt es eigentlich eine Folie von AMD, welche GCN-Generation Zen abbekommen wird?

[Korvaun]

Sind eigentlich schon irgendwo ZEN-engineering-samples aufgetaucht? Oder Performance leaks von MB-Herstellern o.ä.? "Das Netz" kommt mir extrem ruhig vor für einen neuen "Wunderchip" von AMD der in ca. 6-9 Monaten zu kaufen sein soll...

[y33H@]

Gibt es eigentlich eine Folie von AMD, welche GCN-Generation Zen abbekommen wird?Gar keine, denn Zen ist ne µArchitektur für CPU-Kerne. Was du meinst, ist Raven Ridge ... vermutlich 4th Gen.

[Thunder99]

Sind eigentlich schon irgendwo ZEN-engineering-samples aufgetaucht? Oder Performance leaks von MB-Herstellern o.ä.? "Das Netz" kommt mir extrem ruhig vor für einen neuen "Wunderchip" von AMD der in ca. 6-9 Monaten zu kaufen sein soll...
Es gibt ES aber die Quellen scheinen ruhig zu bleiben was ja auch richtig ist. Lieber später positiv überraschen lassen als jetzt spekulative Benches veröffentlichen welche dann evt doch nicht das versprechen was man erwartet

[deekey777]

Gar keine, denn Zen ist ne µArchitektur für CPU-Kerne. Was du meinst, ist Raven Ridge ... vermutlich 4th Gen.
Jetzt habe ich etwas rumgesurft:

AMD Raven Ridge: Globalfoundries fertigt den Chip, Amkor stapelt den Speicher (http://www.tomshardware.de/amd-raven-ridge-apu-globalfoundries-amkor-hbm-2,news-255157.html)

(Es gibt dazu auch in diesem Thread eine Diskussion, die anscheinend vergessen wurde.) HBM wird wohl die "High-Performance Server APU" erhalten, THG interpretiert etwas zu viel rein. Null Dunst, was Transformational Memory Architecture bedeutet.

[Complicated]

Was da bei Tom Hardware geschrieben wird ist ja völliger Schwachsinn:

Mit der Aufteilung des Fertigungsprozess auf zwei Hersteller hofft AMD, Verzögerungen bei der Produktion auf ein Minimum reduzieren zu können, sodass der geplante Marktstart nicht in Gefahr gerät.Die meinen Amkor und GF ^^.

Hier findest du Infos zur HPC-Exascale-APU, die geplant ist von AMD:
http://www.nextplatform.com/2015/07/30/future-systems-can-exascale-revive-amd/

[y33H@]

Das HPC-Teil steht ja für 2017 auch auf den öffentlichen Roadmaps.

[iuno]

Ein Gast hat noch ein Patent zu der mehrstufigen Speicherstruktur (HBM+NVRAM) gefunden: https://www.forum-3dcenter.org/vbulletin/showthread.php?t=572556

http://www.freepatentsonline.com/20150293845.pdf

Und ist wohl der Meinung, dass das mit "transformational memory architecture" gemeint ist

[AngelDust 32]

http://www.bitsandchips.it/52-english-news/6955-no-dual-and-four-cores-zen-cpus-at-least-initially

[y33H@]

Etwas kuriose Headline, zudem bekannt.

[Complicated]

Einen Technologievorsprung sehe ich aber nicht gegenüber Intel. Für Intel wäre es problemlos machbar innerhalb kurzer Zeit mit entsprechenden HBM SoCs zu kontern.Intel setzt überhaupt nicht auf Interposer und geht mit EMIB einen anderen Weg.
AMD muss die kommenden Prozessoren auch günstig produzieren (lassen), da hat Intel mehr Spielraum, darum können sie sich anscheinend leisten, getrennte Kerne und gar noch die Southbridge auf ein Package zu packen.
Intel geht hier sogar den deutlich günstiger Weg mit den Interposerbücken bei EMIB:
http://www.planet3dnow.de/vbulletin/attachment.php?attachmentid=33911&d=1455988980

http://www.planet3dnow.de/vbulletin/threads/424860-EMIB-Intels-Interposer-Alternative-fuer-Mulit-Chip-Packages

Alles was nicht in der Fläche "angeflanscht" werden kann, soll in echtem 3D-Stacking on Top der Dies kommen. Das Lowend und mobile sollten mit echtem 3D Stacking auskommen, wenn HMC mal soweit ist.

Hier noch ein Schema:
http://www.intel.com/content/dam/www/public/us/en/images/foundry/emib-flex-scaling-trans-16x9-graphic.png.rendition.intel.web.480.270.png

[robbitop]

AMD gibt sich selbstsicher hinsichtlich Zen:

"Wir sind so nah an Intel dran wie noch nie"

http://www.pcgameshardware.de/AMD-Zen-Codename-261795/News/Polaris-Intel-Zuversicht-1195693/

Das klingt sehr gut! (Wobei die Aussage nicht korrekt ist - immerhin haben sie Intel mit K7 zwischenzeitlich überboten und mit K8 deutlich überholt - es gab also Zeiten, da war man mehr als nur "nah dran"... ;)

[iuno]

Also wird jetzt Optimismus statt neuer Infos verbreitet ;)
Vor allem die APUs, von denen er spricht sind ja noch ewig hin... Bis dann legt auch Intel nach, das darf man nicht vergessen.

[deekey777]

AMD gibt sich selbstsicher hinsichtlich Zen:

"Wir sind so nah an Intel dran wie noch nie"

http://www.pcgameshardware.de/AMD-Zen-Codename-261795/News/Polaris-Intel-Zuversicht-1195693/

Das klingt sehr gut! (Wobei die Aussage nicht korrekt ist - immerhin haben sie Intel mit K7 zwischenzeitlich überboten und mit K8 deutlich überholt - es gab also Zeiten, da war man mehr als nur "nah dran"... ;)
Vielleicht meinen sie die Verkaufszahlen. X-D

Als Hintergrundinfo: Taylor arbeitet seit April 2006 bei AMD, ist also kurz vor der Ati-Übernahme dazu gestoßen.
Er kennt weder den K7 noch den K8. ;D

Also wird jetzt Optimismus statt neuer Infos verbreitet ;)
Vor allem die APUs, von denen er spricht sind ja noch ewig hin... Bis dann legt auch Intel nach, das darf man nicht vergessen.
Die APUs sind das Standbein. Wenn AMD hier gute Verkaufszahlen liefert, wäre es schön.

[Menace]

Ich verliere bei den Namen immer den Überblick. War aber Taylor nicht der Dampfplauderer, der der Fiji z.B. hohes Übertaktungspotential bescheinigte? :confused:

[Locuza]

Ich verliere bei den Namen immer den Überblick. War aber Taylor nicht der Dampfplauderer, der der Fiji z.B. hohes Übertaktungspotential bescheinigte? :confused:
Roy Taylor:
https://twitter.com/Roy_techhwood

John Taylor (Interview):
https://twitter.com/jtrex

[Complicated]

Vielleicht meinen sie die Verkaufszahlen. X-D


Er kennt weder den K7 noch den K8. ;D

Er kennt wir nur eingeschränkt ab der Zeit seit er bei AMD ist:
Als Hintergrundinfo: Taylor arbeitet seit April 2006 bei AMD, ist also kurz vor der Ati-Übernahme dazu gestoßen.

Originalquelle:http://www.itwire.com/it-industry-news/development/72853-amd-zen-will-favourably-compete-with-intel-skylake.html
Gesamtes Zitat:“For the first time since I have been at AMD, I can say with absolute confidence that AMD has the products and strategies to change any negative perceptions customers may have had. AMD has moved ‘upstream’ with its support from HP in the new business class Elitebook and believe me we will get into premium products like Dell XPS, Lenovo Yoga, and HP Spectre and many more,” he said. Und daraus fortführend:
“By the end of the year, AMD will have moved on, to both its Zen CPU core as well as the Polaris graphics architecture. We are far closer to Intel than ever before – you always need a number two to keep them honest,”

[samm]

Vielleicht meinen sie die Verkaufszahlen. X-DDa waren sie für Desktops auch schon mit Intel gleichauf / vorn trotz aller Verhinderungsmassnahmen (künstliche Mainboard-Shortage, Zahlungen an Dell etc.)

Ich verliere bei den Namen immer den Überblick. War aber Taylor nicht der Dampfplauderer, der der Fiji z.B. hohes Übertaktungspotential bescheinigte? :confused:Das war Macri. Leider einer von der Ingenieurs-Seite - hat mich schön angegurkt, dass es mal nicht die Marketing-Fuzzis waren, die sich mit unwahren Übertreibungen äusserten :(

[Menace]

Roy Taylor:
https://twitter.com/Roy_techhwood

John Taylor (Interview):
https://twitter.com/jtrex

Danke, jetzt wird mir alles klar. :smile:


Das war Macri. Leider einer von der Ingenieurs-Seite - hat mich schön angegurkt, dass es mal nicht die Marketing-Fuzzis waren, die sich mit unwahren Übertreibungen äusserten :(
:eek: Das ist imho das Hauptproblem bei AMD (und deren Fanboys). Unnötig hohe Erwartungen schüren. :freak:

[iuno]

Ja, das hatte ich auch schon genannt. Das ist aber manchmal auch ein Selbstlaeufer und AMD kann da nichts dafuer.
Bei Polaris war z.B. schon laenger klar, wo man die einzuordnen hat und trotzdem wird ueberall gesagt (mitunter auch von "Experten" bei der Presse) dass Nvidia bereits jetzt mit Pascal gegen AMD gewonnen hat.

Wenn sie jetzt aber so mit Zen prahlen, muessen sie auch abliefern, das ist klar. Sonst wird das wieder richtig peinlich.

[Menace]

Immerhin ist die Aussage "so nah dran, wie noch nie, seit ich bei AMD arbeite", ja noch eine relative Aussage. Dummerweise wird sie (von uns und den Hardware-Medien) anders interpretiert werden. :freak:

Ich finde sowieso, dass bei den Hardware-Medien häufig die Begeisterung für das Hobby etwas durchgeht. Ist ja aber schön, wenn einem der Beruf Spaß macht. Trotzdem kann man sogar bei dem AMDaffinen Planet3d lesen: "Kommende AMD Polaris 10 "nur" auf Niveau der NVIDIA GTX 980 Ti?".

[Unicous]

Die Frage ist ja, ob Fiji (HBM-seitig) ein OC-dream wäre, wenn sie das nicht künstlich unterbunden hätten. Im Labor könnten sie den HBM ja durchaus mit 2 GHz betrieben haben.:freak:

[Menace]

Offtopices zur Übertaktung von Fiji.

Gäbe es einen rationellen Grund das übertakten zu unterbinden? Man schaue doch, wie auf pcgh immer wieder die "Lighting" als die 980Ti angesehen wird.

[Locuza]

Die Frage ist ja, ob Fiji (HBM-seitig) ein OC-dream wäre, wenn sie das nicht künstlich unterbunden hätten. Im Labor könnten sie den HBM ja durchaus mit 2 GHz betrieben haben.:freak:
War es nicht so das es mittlerweile ein Tool zum übertakten gibt und der HBM aber nur relativ grobe Schritte machen kann?
Beim Experiment sind die jeweiligen Leute soweit ich mich erinnere nicht sonderlich weit gekommen, definitiv nicht auf 2 Gbps.

[robbitop]

Das Interessante war IMO, dass Fijii nicht unerheblich mit dem Takt vom HBM skalierte - obwohl Bandbreite ohne Ende vorhanden war...

[iuno]

Nein, bei weitem nicht auf 2 Gbps. Man weiss aber auch iirc nicht wirklich, was alles an dieser Taktdomaene dran haengt.
Hier gab es erst kuerzlich auch wieder Resultate: https://www.forum-3dcenter.org/vbulletin/showpost.php?p=11034264&postcount=41. Valve VR Benchmark, im restlichen Thread auch noch ein bisschen was. Bei manchen Spielen soll die Leistung sogar mit hoeherem Takt sinken :ugly:
Das ist aber stark OT jetzt.

@Menace: der Spoiler Tag bringt auch nichts mehr wenn der Post sonst nichts gehaltvolles enthaelt. Ist ja auch nur ein Einzeiler, waere jetzt was anderes wenn du hier Seiten fuellst.
Unicous ging es ja rein um die Uebertaktung des HBM, der Chip macht ja bekanntlich einfach keine besonders hohen Takte. Insofern macht es auch keinen Sinn, den Speicher von der Leine zu lassen.

[Unicous]

OT

@Locuza edit: @iuno

War es nicht so das es mittlerweile ein Tool zum übertakten gibt und der HBM aber nur relativ grobe Schritte machen kann?
Beim Experiment sind die jeweiligen Leute soweit ich mich erinnere nicht sonderlich weit gekommen, definitiv nicht auf 2 Gbps.


Ich will mich nicht zu weit aus dem Fenster lehnen, meine aber von The Stilt gelesen zu haben, dass der HBM auf Hardware-Seite gedeckelt wird. Oder vllt. auch im BIOS. Die Taktraten die man mit den Tools einstellt sind also Makulatur, weil sie gar nicht erst weitergegeben werden. Darüber hinaus gibt es wohl festgelegte clock states (iirc z.B. ca. 533Mhz usw.), man kann also gar nicht in kleinen Schritten (über)takten. Aber das ist jetzt alles aus dem Gedächtnis zusammengeklaubt, könnte natürlich auch schon umgangen worden sein, davon habe ich aber nichts gehört.

@iuno Das mit dem Performance-Einbüßen bei Takterhöhung könnte damit zusammenhängen, dass der HBM dann wieder auf die default-Tatkdomain/pstate runtergeht, weil das dem Controller nicht schmeckt.

[Sunrise]

Also wird jetzt Optimismus statt neuer Infos verbreitet ;)
Vor allem die APUs, von denen er spricht sind ja noch ewig hin... Bis dann legt auch Intel nach, das darf man nicht vergessen.
Die APUs mag Intel zwar nachlegen, aber Intel hat nicht das Know-How von AMD im GPU-Bereich und auch die IPC legt Intel nicht mal eben so über Nacht nach. Die Vorteile werden immer kleiner und kleiner, weil Intel diese Strategie gewählt hat. Was Intel aber kann ist aus vollen Rohren Kerne schießen und mit den Preisen spielen, weil sie Hohheit über ihre Produktionskette haben und das wird auch AMDs Möglichkeiten begrenzen. Man sieht aber schon an Carrizo, dass AMD selbst mit alten Prozessen enorm Boden gut machen kann.

Das ist bei Intel ein langjährig eingefahrenes Monstrum, das dermaßen unwendig ist und deshalb auch damals den gleichen Weg unberirrt weiter gefahren ist, obwohl AMD am überholen war, wenn du dich daran erinnern kannst. Was danach kam wissen wir ja, die Zeit mit illegalen Methoden überbrückt, bis sie eine Alternative bringen konnten, was aber einige Zeit dauerte.

Solange die IPC nahe genug an Intel ist und AMD auch die Prozessvorteile mitnehmen kann und Zen weiter auf die Prozesse anpassen und die Architektur weiter verbessern, dann wird das genauso wie bei Intel ausreichen müssen, vor allem in Kombination mit dem GPU-Know-How. Denn dann kann AMD auch endlich wieder damit werben, sowohl bei CPUs als auch GPUs Spitze zu sein und das wird einen sehr starken Schub nach vorne geben, wenn sie es richtig anpacken.

[Botcruscher]

Das Interessante war IMO, dass Fijii nicht unerheblich mit dem Takt vom HBM skalierte - obwohl Bandbreite ohne Ende vorhanden war...

Gurkelte Fiji nicht weit unter dem theoretischen Wert rum?

[robbitop]

Gurkelte Fiji nicht weit unter dem theoretischen Wert rum?
Wie meinst du das? Gab es Bandbreitenmessungen, die ungewöhnlich niedrig waren?