AMD - AMDs CPU-Architekturen-Strategie (Skybridge, K12, Zen, ...) [Archiv] - Seite 18

Menace

2016-09-06, 15:28:12

Wozu? Für den Anschluss des Chipsatzes gehen 4 PCIe-Lanes drauf.

Ich habe leider auf Grund mangelnder Kenntnisse nur einen Teil verstanden, aber ich arbeite nun doch schon seit einigen Jahren mit meinen PCs und bin immer wieder erstaunt, wie schnell der Festplatten-Platz verpufft.

Ich habe in den letzten 5 Jahren 3 SSD (500 GB, 1 TB und 2TB) in meinem PC angesammelt und 2 HDDs. Der Platz geht großteils in großen RAW-Dateien, Grafiken, Private und Beufliche Videos, Dokumenten, ... drauf. Und natürlich auch einiges an Spielen. Eine HDD tausche ich ohne Nachdenken aus, aber SSD bleiben bei mir solange drin, wie sie funktionieren. Die NAS dient dann als Sicherheit und gleichzeitiger Verteiler.
Meine Erfahrung mit USB-Hubs (über Monitor, eigenständiges HUB, etc.) sind leider nicht ungetrübt. Meiner Erfahrung nach arbeiten viele Geräte (Soundinterfaces, Kameras, etc.) immer noch am besten ohne HUB dazwischen geschaltet zu haben.

Och, da gibts doch was
Die 80+ € kann ich mir dann bei einem großen Mainboard sparen. :wink:

Schaffe89

2016-09-06, 16:10:43

Du gehst also davon aus, dass Zen schlechter als Bristol Ridge wird, was die Taktbarkeit angeht

Hab mich doch zur Taktbarkeit nirgends geäußert, lediglich ging es mir darum, dass Excavator gegenüber Piledriver kaum an IPC hinzugewonnen hat, wenn man sich zwischen 3,5 und 4ghz Takt bewegt.

Und warum ich die guten Ergebnisse von Zen anzweifle, hab ich ja schon gesagt.
Es gibt aktuell einen Geekbenchmark mit unterirdischer Leistung, was immer man auch davon halten mag.

Gut sieht das jedenfalls nicht gerade aus. (http://www.hardwareluxx.de/community/f11/geekbench-ergebnisse-fuer-zen-prozessor-naples-aufgetaucht-1133824.html)

StefanV

2016-09-06, 16:20:28

Die 80+ € kann ich mir dann bei einem großen Mainboard sparen. :wink:
...aber den Controller kannst so lange nutzen, wie es PCIe gibt und er nicht abgeraucht ist bzw durch Änderungen obsolet wurde...

Den kaufst einmal und nutzt dann ewigkeiten.

S940

2016-09-06, 16:22:47

Hab mich doch zur Taktbarkeit nirgends geäußert, lediglich ging es mir darum, dass Excavator gegenüber Piledriver kaum an IPC hinzugewonnen hat, wenn man sich zwischen 3,5 und 4ghz Takt bewegt.

Und warum ich die guten Ergebnisse von Zen anzweifle, hab ich ja schon gesagt.
Es gibt aktuell einen Geekbenchmark mit unterirdischer Leistung, was immer man auch davon halten mag.

Gut sieht das jedenfalls nicht gerade aus. (http://www.hardwareluxx.de/community/f11/geekbench-ergebnisse-fuer-zen-prozessor-naples-aufgetaucht-1133824.html)

Warst Du schon bei den allerersten K8-Benches @800 MHz Anno 2001/2002 dabei? ;)

Ich mach mir da keine Sorgen, die Architektur ist topp, die IPC wird gut bis sehr gut sein. Nur der Herstellungsprozess ist - wie bereits erwähnt - ein Risiko, damit auch der erzielbare Takt. Alles über 3,6 GHz (ohne Turbomodi) würde ich als Erfolg werten. 3,8 - 4 GHz sollten reichen, um Intel genügend Probleme zu bereiten.

Loeschzwerg

2016-09-06, 16:27:13

2x SATA finde ich persönlich etwas mickrig. 1x ODD, 1x SSD und dann hat man schon keine weiteren Möglichkeiten mehr. 4x SATA darf es da eigentlich schon sein, zumindest bei einem normalen Desktop.

Was mich wundert beim A320 und B350: 2+1 SATA/SATAEx und dann eine RAID 10 Option?!

ndrs

2016-09-06, 16:38:15

4x SATA darf es da eigentlich schon sein, zumindest bei einem normalen Desktop.
Die wirst du ja in jedem nicht SFF-Board haben.

Was mich wundert beim A320 und B350: 2+1 SATA/SATAEx und dann eine RAID 10 Option?!
In einen SATAe-Anschluss kann man auch 2 SATA-Platten stecken.

Loeschzwerg

2016-09-06, 16:46:17

y33H@

2016-09-06, 18:13:35

Ist IMHO eher ein Papier-Feature, was praktisch einfach als 2x Sata genutzt wird.

maximus_hertus

2016-09-06, 19:25:51

fondness

2016-09-06, 19:28:19

Oktober wird zumindest zurzeit Spekuliert.

Tesseract

2016-09-06, 19:35:48

Wozu braucht man diese Krüppel-Schnittstelle eigentlich?

was ist daran "krüppel"? das ist ein neuer connector mit wesentlich mehr bandbreite der aufgrund der abwärtskompatiblität SATA vollständig ersetzen kann. momentan ist er noch relativ sinnlos weil es kaum platten dafür gibt - und es gibt kaum platten weil nur wenige boards den anschluss haben - der markt ist halt träge.

da boards sicher nicht mit zig M.2 kommen werden müssen SSDs früher oder später auf SATAe gehen, die stehen ja jetzt schon mehrere generationen am limit von SATA an.

Loeschzwerg

2016-09-06, 20:30:17

Weil in meinen Augen der logische Schritt eher NVMe mit U.2 Anbindung wäre. Da hat man dann die richtige Bandbreite für Workstations (wo auch wirklich der Datendurchsatz benötigt wird).

Aber btt :)

Skysnake

2016-09-06, 20:44:46

Ist halt die Frage, was wichtiger ist. Anzahl Ports oder Bandbreite pro Port.

mboeller

2016-09-06, 21:04:33

Ich bin gerade aus dem Urlaub zurück und habe nur sporadisch die News mitbekommen. Gibt es schon ungefähre Termine, wann man mit kaufbaren AM4 Boards rechnen kann? Zur Not kommt erstmal eine APU rein bis Zen verfügbar ist ;)

die Highend AM4 Boards speziell für ZEN wird es im Oktober noch nicht geben. Auf der Roadmap sind die ja noch mit TBA gekennzeichnet.

samm

2016-09-06, 21:09:35

Danke für den Hinweis mit SATAe, habe mich nie damit beschäftigt. Dann passt's ja :) Edit: Kurzes einlesen später... Wozu braucht man diese Krüppel-Schnittstelle eigentlich? Ist ja am Desktop voll für die Katz und im Server Umfeld auch unnötig xDIch habe das Gefühl du und andere Poster hier und anderswo übersehen: Die CPUs bringen ja auch nochmal SATA mit, dann gibt es 2x SATA + 2x NVMe von der CPU + 2x SATA + 1 SATA Express vom Mainstream-Chipset. Ergibt dann z.B. 8 storage devices, gar nicht soo übel.

Loeschzwerg

2016-09-06, 21:26:08

@Skysnake: In dem Fall würde ich die Lanes an einem Festplattenkäfig aufteilen und geg. durch zusätzliche U.2 Kabel die volle Leistung ausfahren. Da haben dann auch die Hersteller von Nachrüstlösungen und Gehäusen etwas davon ^^

@samm: Bristol Ridge ja, aber von ZEN habe ich da noch nichts gelesen.

Botcruscher

2016-09-06, 21:51:23

Zen wird wohl kaum weniger haben.

da boards sicher nicht mit zig M.2 kommen werden müssen SSDs früher oder später auf SATAe gehen, die stehen ja jetzt schon mehrere generationen am limit von SATA an.
Bezweifle ich. Im Heim und Mobilbereich wird sich ganz klar M/U.2 durchsetzen. Mehr als ein Laufwerk ist quasi nicht existent. Bei HDDs als Datensärge ist dann wiederum die Bandbreite eh ausreichend. Wobei die Zeit der HDDs in Heimgeräten eh gezählt ist. Ansonsten sind da so viele hübsche und ungenutzt PCIe Slots...

ndrs

2016-09-06, 21:57:50

@samm: Bristol Ridge ja, aber von ZEN habe ich da noch nichts gelesen.
Raven Ridge wird mit aller Wahrscheinlichkeit mindestens genauso ausgestattet werden, da es auch als SingleChip-Lösung im Notebook gebraucht wird. Da braucht man nunmal mindestens 2xSATA (ODD + HDD(bei LowBudget)) und ein NVMe. Was Raven Ridge angeht bin ich mir nicht so sicher, aber ich würde dennoch das selbe vermuten.
Und nochmal ein Boardhersteller kann natürlich problemlos weitere SATA-Controller verbauen, wie es schon lange Usus ist (ASMedia, Renesas und wie sie alle heißen)

Loeschzwerg

2016-09-06, 21:58:18

APU vermutlich ja, Highend eher nein(?).

Edit: SIGN @ ndrs.

S940

2016-09-06, 22:56:24

die Highend AM4 Boards speziell für ZEN wird es im Oktober noch nicht geben. Auf der Roadmap sind die ja noch mit TBA gekennzeichnet.

Naja, der Chipsatz wäre vermutlich sowas von egal, was will man denn mit noch mehr Anschlüssen, als der B350 bereitstellt?

Das braucht es also nicht, aber Zen hat auch (deutlich) mehr PCIe-Lanes, da könnte es also sein, dass es Boards mit zwei x16 Slots wirklich erst später gibt ;(

CF und SLi braucht zwar auch nicht jeder, aber schade wärs trotzdem ;(

iuno

2016-09-07, 12:43:28

YfOrU

2016-09-07, 14:36:16

AMDs SP3 (LGA, MCMs bis 32C) müsste sich grob im Rahmen von Skylake-EP (LGA 3647) bzw. etwas darüber bewegen.

Rabiata

2016-09-07, 14:50:08

Ich denke, man sollte sich einfach klar werden, dass AM4 eine Mainstreamplattform ist. Auch wenn AMD den X Chipsatz mit "Enthusiast" beschreibt, hat das damit eigentlich wenig zu tun, es ist halt immer nur vergleichbar mit Intels kleinem Sockel.
Fuer Server und HPC haben sie ja noch mehr in Planung. Da wird es hoffentlich fuer den "richtigen" Enthusiasten auch zeitnah was im Endkundenmarkt geben.
Weiss man eigentlich schon was zu dem/den Sockel(n), die ueber AM4 noch kommen? Z.B. das Server Board mit 2*16C. Wie viele Pins hat man da? Wird es die womoeglich nur verloetet geben?
Die Sorte Enthusiasten, die hier unterwegs ist, wird sich vielleicht auch eine Workstation selbst zusammenbauen.

Ob das sinnvoll ist, sei mal dahingestellt und wird auch auf die gewünschte Software ankommen:
Die gängigen Spieleengines bewegen sich allmählich dahin, gut bis zu acht Kernen zu skalieren. Mehr ist vermutlich (noch) nicht sinnvoll.

BK-Morpheus

2016-09-07, 15:50:38

[...]
Die gängigen Spieleengines bewegen sich allmählich dahin, gut bis zu acht Kernen zu skalieren. Mehr ist vermutlich (noch) nicht sinnvoll.

Leider entwickelt(e) sich das aber nur sehr langsam, wenn man überlegt, wie lange wir Nutzer bereits 4 Kerne im System haben und wie lange es gedauert hat, bis Spiele mit guter Multicore Skalierung auf den Markt gekommen sind (bzw. diese keine Einzelfälle mehr waren).

Selbst heute gibt es ja noch einige Spiele, die mehr als 2 Kerne nicht vernünftig auslasten können (ARK Survival Evolved ist zwar noch Early Access, aber Core Skalierung ist hier z.B. extremst grottig).

The Division hingegen skaliert richtig knorke über viele Kerne.

iuno

2016-09-07, 16:02:55

AMDs SP3 (LGA, MCMs bis 32C) müsste sich grob im Rahmen von Skylake-EP (LGA 3647) bzw. etwas darüber bewegen.
Die >3,5k Pins hat man doch "nur" wegen KNL oder?
Ansonsten hatte man es von Sandy bis Broadwell auch nicht noetig, von den 2011 Pins zu erhoehen. Macht es Sinn, dass AMD da ein aehnlich fetten Sockel bringt?
Fuer die ganz grossen Dinger wie die HPC APU oder bis zu 64C MCM wird man kaum denselben Sockel nehmen wie fuer 8*/16C Server CPUs :confused: (*evtl. spaeter kommende 8C mit 4 Channels oder sowas)
Oder fuer kleine Serverboards bis einschl. 8C AM4 und ab 16C bis ganz nach oben SP3?

Edit:
Bin gerade nicht sicher, ob wir dazu schonmal was hatten...
Auf dem KVM Forum sprach AMD ueber Secure Memory Encryption (SME) und Secure Encrypted Virtualization (SEV)
http://www.heise.de/newsticker/meldung/AMD-Zen-RAM-Verschluesselung-fuer-virtuelle-Maschinen-3315469.html

Skysnake

2016-09-07, 17:03:28

Nein, ist meiner Meinung nach aber auch ziemlich egal. Interessiert an sich wohl nur Anbieter von Cloude-Lösungen

MR2

2016-09-07, 20:51:28

heise hatte heute eine news:

AMD Zen: RAM-Verschlüsselung für virtuelle Maschinen

http://www.heise.de/newsticker/meldung/AMD-Zen-RAM-Verschluesselung-fuer-virtuelle-Maschinen-3315469.html?wt_mc=rss.ho.beitrag.rdf

"Kommende Opterons mit Zen-Mikroarchitektur für Server können den Hauptspeicher ganz oder teilweise verschlüsseln, um Daten in virtuellen Maschinen zu schützen."

Schaffe89

2016-09-07, 21:29:46

Das ist sicher mal ein ganz nettes Feature, die Frage ist nur ob die Verschlüsselung überhaupt etwas taugt.

SavageX

2016-09-07, 21:34:36

die Frage ist nur ob die Verschlüsselung überhaupt etwas taugt.

Ist AES128. Taugt nach bisherigem Stand.

Unicous

2016-09-07, 22:25:23

Das ist sicher mal ein ganz nettes Feature, die Frage ist nur ob die Verschlüsselung überhaupt etwas taugt.

Da fällt einem echt nichts mehr.

:facepalm:

Schaffe89

2016-09-07, 23:14:25

Dass die Verschlüsselung prinzipiell taugt stellt niemand in Frage, nur was ist mit Backdoors.

Foobar2001

2016-09-07, 23:16:14

AMD wird schon wissen was sie tun. Ganz auf den Kopf gefallen sind die auch nicht.

Hardware-Verschluesselung hat aber immer das Problem, dass sie nicht auditierbar ist.

Unicous

2016-09-07, 23:26:08

Das ist sicher mal ein ganz nettes Feature, die Frage ist nur ob die Verschlüsselung überhaupt etwas taugt.

Dass die Verschlüsselung prinzipiell taugt stellt niemand in Frage, nur was ist mit Backdoors.

Du merkst aber schon noch was du hier den lieben langen Tag so von dir gibst oder?:eek:

AES(128) ist ein Verschlüsselungsstandard und seit mehreren Jahren in Nutzung.
Mit brute force kann man (theoretisch) jede Verschlüsselung knacken...die Frage ist lediglich wie lang das am Ende dauert. Deine "Frage" oder auch nicht :rolleyes:ist also entweder vollkommener Ahnungslosigkeit geschuldet oder das typische Rumgetrolle das deine Posts auszeichnet. Ich tippe auf Beides.

YfOrU

2016-09-08, 00:12:59

Die >3,5k Pins hat man doch "nur" wegen KNL oder?
Ansonsten hatte man es von Sandy bis Broadwell auch nicht noetig, von den 2011 Pins zu erhoehen. Macht es Sinn, dass AMD da ein aehnlich fetten Sockel bringt?

Das Maximum sind 32C MCMs pro Sockel mit je 8 DDR4 Speicherkanälen. Dazu kommt noch massig I/O. Mit etwas im Format wie LGA 2011 ist das auf keinen Fall realisierbar.

Ansonsten stellt sich die Frage ob es überhaupt gesockelte 8C Opteron CPUs geben wird. Bei einer separaten Plattform mit vier DDR4 Speicherkanälen pro Sockel könnte AMD auch erst bei beispielsweise 12C (MCM aus 8 + 4, teildeaktiviert) anfangen da pro Chip zwei Speicherkanäle. An AMDs Stelle würde ich 8C als BGA bringen und gegenüber Broadwell-DE platzieren. Ein weiterer Sockel dürfte dafür heute kaum mehr sinnvoll sein.

Achill

2016-09-08, 01:07:51

Dass die Verschlüsselung prinzipiell taugt stellt niemand in Frage, nur was ist mit Backdoors.

Ganz großes Kino, ... Es ist ja nicht so das mit UEFI sowie die Management-Engine, den System-Code in der CPU, ... nicht genügend Backdoors existieren "könnten", nein auch sichere OS wie Win7/8/10 stellen kein Problem dar, nur AMD CPU sollte man meiden wegen Backdoors - das es da gleich mehrere gibt liegt auf der Hand.

Iruwen

2016-09-08, 10:21:36

Die Schlüsselverwaltung übernimmt der in allen aktuellen AMD-Prozessoren integrierte Secure Processor auf der Basis von ARM TrustZone eines eingebauten Cortex-A5-Kerns. Er läuft mit proprietärem und von AMD digital signiertem Binärcode, der über AGESA im (UEFI-)BIOS des Systems integriert ist.
...
Sicherheitsexperten vom MIT und Joanna Rutkowska kritisieren allerdings, dass SGX die "Schlüsselgewalt" letztlich in Intels Hände legt.

The MEE keys are generated uniformly at random at boot time, and never leave the die.
https://eprint.iacr.org/2016/204.pdf
Was genau gibt es da bei Intel zu kritisieren das bei AMD besser gelöst ist?

MR2

2016-09-08, 12:05:48

fondness

2016-09-08, 13:20:35

The MEE keys are generated uniformly at random at boot time, and never leave the die.
https://eprint.iacr.org/2016/204.pdf
Was genau gibt es da bei Intel zu kritisieren das bei AMD besser gelöst ist?

Google hilft:
http://www.heise.de/security/meldung/Kritik-an-Intels-Sicherheits-Architektur-Software-Guard-Extensions-3089439.html

Iruwen

2016-09-08, 13:44:02

Danke

[MK2]Mythos

2016-09-08, 17:34:23

Ich wär euch dankbar wenn ihr zumindest den offensichtlich trolligen Kram von Schaffe89 nicht quotet, ihr hebelt die Ignorieren Liste damit aus... ;)

robbitop

2016-09-08, 19:30:17

Ist das der Prozess, der für Zen+ gemeint war? 12FDX

https://www.computerbase.de/2016-09/globalfoundries-12-nm-fd-soi/
Der ist, soweit ich das erkennen kann, 14nm +FinFet +FDSOI.

Der Haken ist: H1 2019 :-/

10 nm Bulk hat GF offenbar auch abgesagt und ist auf 7 nm umgestiegen. Das wird sicher auch nicht all zu bald kommen. Also bleibt man bei GF bis 2019 auf 14 nm FF sitzen.

Wenn AMD bis dorthin einen Fortschritt in Punkto Fertigungstechnologie braucht, müssen sie wohl auf TSMC/Samsung setzen, oder?

fondness

2016-09-08, 19:33:52

Wenn AMD bis dorthin einen Fortschritt in Punkto Fertigungstechnologie braucht, müssen sie wohl auf TSMC/Samsung setzen, oder?

Daher wohl auch die kürzlich ausverhandelte "Flexibilität" beim Wafer Suply Agreement. Wofür AMD mal wieder ordentlich Kohle abdrücken kann.

Locuza

2016-09-08, 19:43:19

Ist das der Prozess, der für Zen+ gemeint war? 12FDX

https://www.computerbase.de/2016-09/globalfoundries-12-nm-fd-soi/
Der ist, soweit ich das erkennen kann, 14nm +FinFet +FDSOI.
[...]
Nein, Bits and Chips meinte Zen+ wird den gleichen Prozess nutzen wie Power 9, dass wäre in dem Fall "14"nm FinFETs mit RFSOI. (Natürlich bleibt das ein Gerücht)
"12"nm FDX ist planar FDSOI und eher als kostengünstige low-power Alternative gegenüber aktuellen FinFET Prozessen gedacht:
http://www.globalfoundries.com/newsroom/press-releases/2016/09/07/globalfoundries-extends-fdx-roadmap-with-12nm-fd-soi-technology

robbitop

2016-09-08, 19:46:35

Was für ein trauriger Prozess für das Jahr 2019 und was für eine riesen Lücke bis zum nächsten Finfet Prozess...
Global Foundries scheint seiner Unzuverlässigkeit treu zu bleiben.

fondness

2016-09-08, 19:53:09

Ja schade. Die Jungs dort hatten bis zum Verkauf an die Araber die zweitbesten Fertigung der Welt hinter Intel. Aber während die Entwicklungsbudgets von TSMC und Samsung durch den mobile Boom regelrecht explodiert sind, sind sie bei GF wohl nicht viel mehr als stagniert. Vielleicht gelingt mit dem Kauf der IBM Entwicklung das Comeback mit 7nm, zumindest wäre das das Ziel. Der Verkauf von AMD war jedenfalls gerade noch rechtzeitig, jetzt müsste man die Fabs wohl schon fast herschenken. Die heute erforderlichen Entwicklungsbudgets hätte AMD niemals schultern können, auch die Araber scheinen wohl auch wegen dem niedrigen Ölpreis nicht bereit zu sein ordentlich Geld bereit zu stellen.

HOT

2016-09-08, 20:53:41

Was für ein trauriger Prozess für das Jahr 2019 und was für eine riesen Lücke bis zum nächsten Finfet Prozess...
Global Foundries scheint seiner Unzuverlässigkeit treu zu bleiben.
Hö wieso das denn? GloFo bietet dann nunmal einen high-End und einen Billigprozess an.

22nm SOI -> 14 FF/SOI -> 7 FF/SOI/EUV (IBM-Basis) NY
22 FDX -> 12 FDX (STM-Basis) Dresden

Wer sagt denn, dass hier GloFo nicht sogar im Vorteil ist?

robbitop

2016-09-08, 20:59:33

Naja bis zu 7FF sind es ja auch noch Jahre...

HOT

2016-09-08, 21:09:09

Na ja, dafür hat man ja 14HP. Kommt halt auf dessen Leistung an. Wenn man bedenkt, dass die Majorität bei 10nm erst mal hängen bleiben wird ist das auch nicht dramatisch.

robbitop

2016-09-08, 21:34:21

Nicht so dramatisch? Man lässt einen ganzen Fullnode Shrink weg. Und das in Zeiten, in denen jeder Shrink so lange dauert, wie nie zuvor. Deren Customer sind also auf Jahre einen Schritt hinter Intel, TSMC, Samsung.

fondness

2016-09-08, 21:35:22

True Story. 7nm kommt 2022 wenns gut geht.

Complicated

2016-09-08, 21:56:37

Globalfoundries wirbt mit seinem günstigen 7nm Prozess der auch ohne EUV günstig sein soll:
http://www.electronicsweekly.com/blogs/mannerisms/manufacturing-mannerisms/glofo-looks-for-7nm-leadership-2016-05/
GLoFo’s 7nm process is so aggressive that, says Patton, it will deliver lower wafer cost even if EUV is delayed and they have to use multiple patterning. Patton reckons that EUV will be used in production in 2020 with “small usage in the 2018/19 timeframe.”
Und sie geben sich da recht zuversichtlich nach dem Zukauf von IBM:
“The IBM acquisition gave us people experienced in leading edge development,” GLoFo’s CTO Gary Patton tells me, ” the people who developed 45nm, 32nm, 22nm and 14nm are the same people who are working on 7nm.”10nm wird völlig ignoriert.
Dafür hat sich AMD für 2017 die Möglichkeit offen gelassen bei einer anderen foundry einzukaufen.
https://semiaccurate.com/assets/uploads/2016/08/AMD-WSA-2016-Money-617x347.png

Stellt sich nur die Frage was AMD in 2017 für eine Fertigung nutzen will die GF nicht anbietet. Da kommen 16nm in Frage oder 10nm. Für 16nm sehe ich irgendwie keinen Kandidaten, für 10nm wäre Navi ein Kandidat der 2018 beim Endkunden dann Vega ablöst.

HOT

2016-09-08, 22:00:53

GloFos 7nm sind ja quasi 10nm. Das kommt halt erst 2018/2019. Das ist sicherlich ein Zeitnachteil, aber mal abwarten. Wahrscheinlich ist, dass die erste Generation ohne EUV kommt und dann eine zweite mit. Ich bin echt gespannt, wie die Kombiprozesse performen. Kann ein Griff ins Klo sein - andererseits kann man einen monströsen Power9 damit problemlos fertigen und er muss ja besser sein als 14LPP. Es bringt einfach nichts so schwarz zu malen. Wir wissen ja auch nicht, ob sich 10nm für NV bzw. AMD überhaupt lohnen. Für Intel beispeisweise lohnen sich 10nm offensichtlich erst mal nur für 60-80mm² - bis mindestens Mitte 2019, da 14nm Coffee-Lake erst für Mitte 2018 angekündigt ist, kann also auch Ende 2019 oder Anfang 2020 werden mit 10nm im Mainstream-Sockel. Und irgendwann geht auch der Mobiltelefonmarkt nicht mehr so weiter...

mboeller

2016-09-09, 10:10:04

http://www.planet3dnow.de/cms/26077-details-und-analyse-der-zen-architektur-nach-der-hot-chips-konferenz/

Analyse der ZEN Architektur
Planet hat nen schönen Artikel veröffentlicht. Gut verständlich auch für weniger Versierte.

Ich bin gerade beim Lesen. Dabei ist mir eingefallen, dass AMD die segmentierten Caches (beim ZEN: 2 x 8MB) ja auch schon beim Magny-Cours ( 2 x 6MB) hatte.

kann es sein, dass sie so was wie den "HT-assist" snoop Cache wieder benutzen um ihre beiden CCX auf einem Die miteinander zu "verbinden" und dann das gleiche dann auch für die größeren MCM benutzen? Oder werden sie was ganz anderen einsetzen?

http://developer.amd.com/resources/articles-whitepapers/introduction-to-magny-cours/

Complicated

2016-09-09, 10:19:54

Aus dem Artikel Seite "Speichersubsystem im Details"
Insbesondere bei Serverchips mit vielen Kernen und noch mehr Cache, wird die Cacheorganisation zum Problem. AMD setzt bei den Serverchips aber auch auf einen bewährten MCM-Ansatz, mit dem von vorne herein keine gemeinsamen L3-Caches möglich wären. Somit ist die Designentscheidung insgesamt nachvollziehbar und schlüssig. Als Speichermodell findet die bewährte und schon von K8/K10 bekannte MOESI-Strategie Anwendung.

Setsul

2016-09-09, 12:13:52

@[MK2]Mythos: Momentan finde ichs noch lustig, werde aber versuchen mich zurückzuhalten. Wenn der das ständig macht, kann ich verstehen, dass es irgendwann nervt.

@topic: Ich nehme stark an, dass sich die WSA-Änderung auf 10nm bezieht. AMD hat sich die Freiheit erkauft, auch in 10nm fertigen lassen zu können.

@Complicated: "Starting in 2017", also ab, nicht nur in 2017, damit dürfte auch Zen+ und so Sachen wie Starship (48C, in 14nm nicht machbar), falls es denn kommt, Kandidaten sein.

Wenn 10nm entsprechend "schwach" ist bei TSMC, ähnlich wie 20nm, und Intel bis auf low power mobile 10nm noch verzögert, könnte GF 7nm natürlich konkurrenzfähig. Aber dazu muss es rechzeitig verfügbar sein und vor allem überhaupt verfügbar sein. Natürlich stehen die Chancen besser als bei 14nm, wenn das IBM Team bis jetzt im Zeitplan ist und man die einfach so weitermachen lässt wie bisher. Aber erinnern wir uns mal an das letzte mal als GF mit knappen Zeitplänen gearbeitet hat:
http://static.myce.com/images_posts/2012/09/14xm.jpg
http://semiaccurate.com/assets/uploads/2013/02/Global_Foundries_roadmap.png
Da ist wortwörtlich nichts daraus geworden. Beide Prozesse gingen nie in Produktion und werden es auch nie.

Wenn 7nm auch schiefläuft, wird AMD irgendeine Möglichkeit finden müssen aus dem WSA noch weiter rauszukommen.

S940

2016-09-09, 12:23:04

kann es sein, dass sie so was wie den "HT-assist" snoop Cache wieder benutzen um ihre beiden CCX auf einem Die miteinander zu "verbinden" und dann das gleiche dann auch für die größeren MCM benutzen? Oder werden sie was ganz anderen einsetzen?
Ich geh davon aus, aber nachdem AMD nichts gesagt hat und Keller laut früheren Infos an der Kohärenz geschraubt hat, kann man nicht 100% ausschließen, das was anderes kommt.
Wobei mir andere Lösungen als ein Snoop-Cache nicht bekannt sind, abgesehen von nem kompletten Directory ;)

Nachdem der MCM-Gedanke ausgebaut wird, sollten sie die alte Lösung verbessert haben. Genaueres wird AMD aber wohl erst mit dem Opteronstart präsentieren, ist ja ein reines Serverfeature.

Complicated

2016-09-09, 16:44:39

@Complicated: "Starting in 2017", also ab, nicht nur in 2017, damit dürfte auch Zen+ und so Sachen wie Starship (48C, in 14nm nicht machbar), falls es denn kommt, Kandidaten sein.
Ich denke CPUs/APUs werden solange in 14nm laufen bis 7nm so weit ist. Die 10nm werden IMHO für etwas mit geringer Stückzahl benötigt werden, eine Highend GPU/APU z.B.

Was ja auch mal interessant ist, ist die Formulierung im WSA: AMD zahlt eine Strafzahlung an GF wenn sie z.B. bei TSMC Wafer kaufen. Diese Zahlungen werden mit den Wafer-Abnahmeverpflichtungen verrechnet. Das bedeutet es gibt eine maximale Kappung die immer kleiner wird je mehr Wafer AMD bei GF abgenommen hat. Werden die Volumen voll ausgenutzt, kostet das Fremdfertigen im Idealfall gar nichts zusätzlich. Und wenn doch, dann maximal bis das was bei GF noch fehlt aufgefüllt wurde.

Setsul

2016-09-09, 18:11:39

Naja Starship ist eigentlich genau das. 48C auf einem Die, das wird sich AMD entsprechend bezahlen lassen. Bei dem Preis werden das sicher nicht die Stückzahlen die die 8 und 16C 14nm Dies erreichen. Dazu wie gesagt in 14nm definitiv nicht machbar und laut Zeitplan auch noch kein 7nm. Passt genau.
Klar, die Frage ist wann und ob das Ding überhaupt kommt. High End Navi, sprich Vega Nachfolger, kommt sicher und dürfte genau in die gleiche Kategorie fallen.

Interessant ist jetzt natürlich was AMD dann so um 2018 für kleinere Chips verwenden wird. Selbst auf GF beschränkt gibt es mehrere Kandidaten zur Auswahl. 14LPP, 14HP, eventuell 22FDX, glaube ich.

Schaffe89

2016-09-09, 22:59:19

Bei uns an der Uni wurd heute mal wieder über eine Verschiebung von Zen auf Q2 und über eine Verschiebung von Vega auf Q3 spekuliert.
Mal schauen wie lange es dauert bis die News kommen werden.

maximus_hertus

2016-09-09, 23:03:49

eine Verschiebung von Vega auf Q3 spekuliert.
Mal schauen wie lange es dauert bis die News kommen werden.

Wie ist das möglich, ernst gemeinte Frage? Wie kann ein Produkt, das offiziell 2017 starten soll, auf Q3 2017 "verschoben" werden? Kapiere ich nicht...

reaperrr

2016-09-09, 23:17:00

Wie ist das möglich, ernst gemeinte Frage? Wie kann ein Produkt, das offiziell 2017 starten soll, auf Q3 2017 "verschoben" werden? Kapiere ich nicht...
Vega ist offiziell für das 1. Halbjahr angekündigt.

w0mbat

2016-09-09, 23:43:51

Bei uns an der Uni wurd heute mal wieder über eine Verschiebung von Zen auf Q2 und über eine Verschiebung von Vega auf Q3 spekuliert.
Mal schauen wie lange es dauert bis die News kommen werden.

An der Uni labern viele Blödsinn.

maximus_hertus

2016-09-10, 00:03:28

Vega ist offiziell für das 1. Halbjahr angekündigt.

Ups, ich war noch auf meinem Vor-Urlaubs-Stand. Ok, aber warum sollte AMD Vega für H1 ankündigen und 2-3 Wochen später dann verschieben? Das macht doch nun wirklich keinen Sinn.

Schaffe89

2016-09-10, 02:35:49

Wie ist das möglich, ernst gemeinte Frage? Wie kann ein Produkt, das offiziell 2017 starten soll, auf Q3 2017 "verschoben" werden? Kapiere ich nicht...

Offiziell startet es H1 2017, aber es gibt anscheinend so viele Probleme mit dem Prozess bei Globalfoundries, dass man H1 nicht mehr ganz schaffen wird. Mehrere Respins, evtl. ein Umswitchen auf GDDR5x und HBM nur für den großen Vega 11, stehen da im Raum.

Schaffe89

2016-09-10, 02:40:20

An der Uni labern viele Blödsinn.

Nuja, bin an einer der wenigen Unis die phsysikalische Technik als Studiengang anbieten und da kriegen die Jahrgangsbesten die ihre Praktika unter anderem bei Globalfoundries in Deutschland bzw. Auslandssemester in den USA gemacht haben, schon so bisschen was mit und was da gemunkelt wird, siehts mehr als schlecht aus mit den Globalfoundries Prozessen, auch bezüglich Zen. Bin ja erst seit dem Frühjahr dabei, aber da erfährt man schon bisschen was.

Ok, aber warum sollte AMD Vega für H1 ankündigen und 2-3 Wochen später dann verschieben?

Eine interne Verschiebung, und eine öffentliche Verschiebung ist ja was anderes.
Das was extrem dreißt ist, ist das Marketing zu Zen mit den 40% IPC usw..., angeblich soll man Probleme haben Design Wins zu ergattern, weil die Performance sehr schwankend ist, mal gut, mal schlecht. Das AMD Marketing sollte schleunigst zurückrudern, solange es noch geht.
Könnt das gerne für Blödsinn halten, aber welche Strategie soll AMD sonst gehen? Tiefstapeln? Ist nicht ihr Ding, lieber übertreiben und "lügen".

w0mbat

2016-09-10, 02:58:43

Isen

2016-09-10, 06:28:59

Schaffe89

2016-09-10, 14:34:14

Haha... Studenten die durch Praktikum auf heiße Insiderinformationen gestoßen sein wollen und ihr Träumerisches Mäulchen über Mrd. Schwere Unternehmen aufreißen und Argumente aufführen.
Weißt du was, Schaffe? Das sind kleine Nerds die sich bei ihren Mitstudenten wichtig machen wollen und das tust du hier nun ebenfalls.

Die vor paar Jahren ihr Studium abgeschlossen haben arbeiten da teils in leitenden Positionen in der Forschung und lassen da durchaus grob etwas durchsickern. Und ich hab nicht das Gefühl dass sich irgendjemand wichtig machen wollte, sondern die sind einfach nur enttäuscht dass des wahrscheinlich wiedermal nichts gescheites werden wird, aber das klingt so als ob man sich wichtig machen will, natürlich, deswegen schweige ich lieber und schraube meine Erwartungen auf Null runter was Zen angeht.

N0Thing

2016-09-10, 14:52:25

An der Uni labern viele Blödsinn.

Und in Foren noch viel mehr. :P

Ob an den Insider-Informationen was dran ist, wird man nächstes Jahr sehen. Dass der Prozess von Global Foundries vermutlich nicht auf dem gleichen Level wie der von TSMC ist, scheint im Quervergleich zwischen Pascal und Polaris nicht unwahrscheinlich. Ob sich das dann wieder auf Zen übertragen lässt, steht auf einem anderen Blatt.

Aber nur weil einem die Informationen nicht passen, muss man den Überbringer nicht diffamieren, auch wenn er sonst gern den Troll heraus hängen lässt.

Gorkon

2016-09-10, 15:05:18

Aber nur weil einem die Informationen nicht passen, muss man den Überbringer nicht diffamieren, auch wenn er sonst gern den Troll heraus hängen lässt.
Es geht in diesem Fall nicht um die Qualität, sondern um die Quantität mit der gewisse Personen auf ihrer "Mission" sind :rolleyes:

Mir persönlich gefallen die Vorgehensweisen und strategischen Entscheidungen einiger Firmen im IT-Bereich auch nicht wirklich. Dann kann man seinem Unmut darüber gerne mal Luft machen und dann die persönlichen Konsequenzen daraus schließen...aber bitte ohne den missionarischen Eifer von Zeugen Jehovas o.Ä.

Isen

2016-09-10, 15:21:22

So ist es.
Um dagegen anzustinken, muss man Insiderinformationen auf den Tisch legen und auch beweisen. Geht nicht. Jobcenter lässt grüßen.
Stuss von Dritten nachgeplappert irgendwo in ein Forum platzieren geht natürlich.

Timbaloo

2016-09-10, 15:54:39

Also ein bekannte von mir arbeitet als Putzfrau bei Global Foundries. Die saugt da regelmäßig den Reinraum. Und die hat in der Tat ein strategisches Papier auf der Herrentoilette gefunden was die Aussagen von schaffe bestätigt. Daneben lag ein Insolvenzantrag. 100%ig sicher ist sie sich aber nicht mehr, weil sie mit ihrem McLaren nahe der Lichtgeschwindigkeit nach hause gefahren ist, was bekanntlich die Erinnerungen durch relativistische Effekte unscharf macht. Sie muss das wissen weil ihr Sohn Quantenmechatronik studiert.

=Floi=

2016-09-10, 16:22:58

wo soll es denn auch herkommen?
intel kann zigmal mehr R&D reinstecken und auch die architektur ist wesentlich ausgereifter, weil es die xte generation ist.
bei zen wirft man wieder alles um und das team wird auch nicht gerade groß sein. wie angeschlagen amd ist sieht man auch wieder am großen polaris chip, welcher erst 2017 kommen soll...

zen wird in einj paar bereichen sicherlich gut abschneiden aber es wird wohl auch schattenseiten geben.

Complicated

2016-09-10, 16:45:18

Da es keinen großen Polaris Chip gibt der "erst 2017" kommen soll, ist wohl auch der Rest als qualitativ ebenso gehaltvoll zu werten. Wie angeschlagen AMD ist, sieht man an wachsenden Marktanteilen seit 4 Quartalen in Folge bei GPUs - zumal das hier im Thread sowieso nichts verloren hat.

Und wenn an einer Uni irgendetwas spekuliert wird in den Hörsälen gab es bis dato daraus auch noch keine News - wird wohl seinen Grund haben. Manch einer verwechselt den Nabel der Welt mit seinem Hörsaal und den Professor mit Gott - besonders auf Unis in den ersten Semestern ein bekanntes Phänomen.

Zum Thema Kenntnisstand von Studenten fällt mir immer das ein:
https://www.youtube.com/watch?v=bGCl1f_GS4w

MikePayne

2016-09-10, 17:12:35

Die meisten Studenten werden ZEN kaufen, vielleicht auch wegen des Preises (werden sicher nicht ganz so günstig wie die "aktuellen" FX-CPUs, aber günstiger als die Intel-CPUs) ;)

gmb

2016-09-10, 20:09:15

Eine interne Verschiebung, und eine öffentliche Verschiebung ist ja was anderes.
Das was extrem dreißt ist, ist das Marketing zu Zen mit den 40% IPC usw..., angeblich soll man Probleme haben Design Wins zu ergattern, weil die Performance sehr schwankend ist, mal gut, mal schlecht. Das AMD Marketing sollte schleunigst zurückrudern, solange es noch geht.
Könnt das gerne für Blödsinn halten, aber welche Strategie soll AMD sonst gehen? Tiefstapeln? Ist nicht ihr Ding, lieber übertreiben und "lügen".

Das deutet sich langsam immer mehr an. Mich überrascht das nicht, weil AMD. Ein Bulldozer Fail wird es trotzdem nicht werden.

Elkinator

2016-09-11, 01:46:29

Schaffe89

2016-09-11, 07:59:27

Also ein bekannte von mir arbeitet als Putzfrau bei Global Foundries. Die saugt da regelmäßig den Reinraum. Und die hat in der Tat ein strategisches Papier auf der Herrentoilette gefunden was die Aussagen von schaffe bestätigt.

;D Top, bitte mehr von sowas.

Zen wird eine Relativ schwache, nicht unbedingt höhere Integer Performance aufweisen als bei Bulldozer, die Analyse aus dem Planet 3D now Form erklärt das ganz gut.
http://www.planet3dnow.de/cms/26077-details-und-analyse-der-zen-architektur-nach-der-hot-chips-konferenz/subpage-die-integer-einheit-im-detail/

Das würde auch die schwachen Geekbench Ergebnisse erklären.

"Zen hat also keine ALU/AGU-Pärchen, folgerichtig gibt es auch keine gemeinsame Warteschlagen mehr. Jede ALU oder AGU hat eine eigene, die jeweils 14 Einträge aufweist, zusammen sind dies also 6 x 14 = 84 Einträge. Dies ist – wie bereits in der Einleitung geschrieben – etwas optimistisch gerechnet. Schließlich kann man nicht frei über fünf Autos verfügen, wenn man selbst nur zwei besitzt und die restlichen drei den Nachbarn gehören. Dieser Sachverhalt ist deshalb gegenüber Bulldozer als ein kleiner Rückschritt zu werten, da die 40 Einträge Bulldozers im Idealfall auch nur einer einzelnen Pipeline zur Verfügung gestellt werden konnten. Damit wird das Design simpler, lässt sich energiesparender betreiben und ermöglicht auch einen etwas höheren Takt, der weiter gesteigert werden kann, sofern man die eingesparte Energie reinvestiert. Gegenüber den alten K8- und K10.5-Designs, die 8 bzw. 12 Einträge pro ALU-/AGU-Paar hatten, ist es in jedem Fall ein Fortschritt."

Dich AMD-Hateboy kann man bei dem Thema doch eh nicht ernst nehmen!

Nope, ich mag AMD, aber nach dem Polaris /Fury Launch sehe ich keine Veranlassung mehr AMD bei irgendetwas zu verteidigen, die reiten sich immer selbst ins Fettnäpfchen, äußere Einflüsse sind da so gut wie nicht vorhanden.

Gibt es dafür auch Anzeichen?

Im Prinzip schon ja. Erstes Anzeichen dafür war der eine Benchmark den AMD rausgehauen hat und sonst kam nichts. Das ist etwas dünn und genau die Vorgehensweise bei Bulldozer gewesen. Dort hat man auch vorab ganz wenige Benchmarks rausgehauen um die Presse und die Leute zu ködern.
Hätte man etwas gescheites im Gepäck, würde man einfach mehr zeigen, wieso auch nicht, Intel kann so kurzfristig sowieso nicht reagieren und das Pokern um die letzten Taktraten ist sowieso albern.

Zweitens dann die Geekbenchwerte des Naples Serverprozessor, wäre ich AMD würde ich hergehen und diese Werte mal eben dementieren ganz easy und locker mit einem System ohne finale Taktraten natürlich, oder zumindest dazu Stellung nehmen.
Ich mein, der Prozessor soll in wenigen Wochen aufschlagen für den Desktop.
Zweiteres Indiz ist die Notwendigkeit die man sieht, noch eine weitere Enwicklungsstufe der APU´s auf Excavator Basis herauszubringen, auch für den Desktop.
Würde Zen einschlagen, hätte man hier mehr Ressourcen für die Zen APU´s gebündelt und die Excavator APU´s entweder nur für den OEM Bereich gebracht, oder eben ganz gecancelt.
Jetzt argumentieren andere dass man ja auch Produkte benötigt die preislich weiter runtergehen können, gleiches soll aber gerade mit Zen besonders gut möglich sein. Kann ich halt einfach nicht ganz für glaubwürdig halten, daher schätze ich Zen in der ersten Ausbaustufe etwas stärker als Excavator ein, aber definitiv nicht besonders viel besser, weiterer Pferdefuß ist hier sehr wahrscheinlich auch wieder Globalfoundries Fertigung.

robbitop

2016-09-11, 08:42:50

Du machst die Integerleistung an der Anzahl der Einträge der Int Units fest? :|

Elkinator

2016-09-11, 09:53:24

löl, sie hätten Carrizo also nicht entwickeln sollen, du hast echt keine Ahnung welchen geistigen Scheißdreck du da von dir gibst...

Du machst die Integerleistung an der Anzahl der Einträge der Int Units fest?
Natürlich macht er das, diese Drohen hat so wenig Ahnung von CPUs, für IHN ergibt das wahrscheinlich sogar Sinn und er glaubt er hätte Recht!

HOT

2016-09-11, 09:57:44

Na ja, wenn er so über NV reden würde, wär er schon lange gesperrt...

Gorkon

2016-09-11, 10:08:27

Du machst die Integerleistung an der Anzahl der Einträge der Int Units fest? :|
Ne...anhand der Farbe auf den AMD-Folien für die ALU/AGUs...türkis geht ja nun mal gar nicht :ulol:

Das Zen auf INT-Seite einfach mal doppelt so breit ist ggü. Bulldozer wird dann natürlich unter den Teppich gekehrt. Und andere behobene Achillesfersen (Cache(!)) haben ja auch nix damit zu tun :rolleyes: Don't feed...

Schaffe89

2016-09-11, 11:27:03

Das Zen auf INT-Seite einfach mal doppelt so breit ist ggü. Bulldozer wird dann natürlich unter den Teppich gekehrt.

Nein wird es nicht, aber die Integer Einheiten bei Zen sind gegenüber Bulldozer sogut wie gar nicht aufgebohrt, ganz im Gegensatz zur FPU.
Und das ist schonmal der Pferdefuß des Designs, von daher wird man damit noch groß viel reißen können. Es mag zwar gut sein, dass man für beides jetzt eigene sheduler hat, dann könnte SMT mehr bringen, aber naja, wird man sehen müssen. So wie ich mir das angeschaut hab, wirds das auf Integer Basis kaum herausreißen, das ist auch unter anderen der Grund, warum man vor allem Blender geshowcased hat.

Hübie

2016-09-11, 11:27:46

Außer Spesen, nix gewesen. :D
Dachte es gibt Neuigkeiten und dann so etwas hier. Tststs. Was meinst du denn mit stark schwankender Performance, Schaffe89? Versteh ich nicht ganz.

Schnoesel

2016-09-11, 11:35:13

So wie ich mir das angeschaut hab,

Das wir der Fehler gewesen sein... Jetzt mal im Ernst du schaffts es noch jeden Thread hier zu zerstören. Macht dir das Spass? Man kommt hierher und erwartet eventuell neue Infos und Erkenntnisse und stattdessen wird hier ein Aluhut gebastelt.

S940

2016-09-11, 11:47:04

Nein wird es nicht, aber die Integer Einheiten bei Zen sind gegenüber Bulldozer sogut wie gar nicht aufgebohrt, ganz im Gegensatz zur FPU.
Und das ist schonmal der Pferdefuß des Designs, von daher wird man damit noch groß viel reißen können. Es mag zwar gut sein, dass man für beides jetzt eigene sheduler hat, dann könnte SMT mehr bringen, aber naja, wird man sehen müssen. So wie ich mir das angeschaut hab, wirds das auf Integer Basis kaum herausreißen, das ist auch unter anderen der Grund, warum man vor allem Blender geshowcased hat.
Also jetzt muss ich dochmal was schreiben: Wieviel des Artikels hast DU gelesen? Da steht eindeutig:
...ihren Weg in die Integer-Einheit. Dort werden sie im Scheduler anschließend auf sechs Pipelines verteilt. Vier davon sind ALUs zur Berechnung von Programmcode, die zwei AGUs berechnen Speicheradressen zum Laden oder Abspeichern der Rechenergebnisse. Damit ist die Architektur vierfach superskalar, doppelt so breit wie ein INT-Cluster der Bulldozer-Architektur und sogar noch etwas breiter als der K8/K10, der 3 Paare bestehend aus je einer ALU und AGU aufwies.

Also wie kommst Du auf die abstruse Idee, dass da nichts aufgebohrt worden wäre, wenns doppelt soviel ALUs gibt?

Les Dir am besten das Ganze nochmal von Vorne bis Hinten durch. Stell gerne Fragen, wenn Du was nicht kapierst. Das ist 1000x besser als peinliche Schlussfolgerungen zu publizieren.

Setsul

2016-09-11, 11:51:06

Wie gesagt, bis jetzt find ichs noch lustig.

Doppelt so viele ALUs = so gut wie gar nicht aufgebohrt.
Doppelt so viel FPU Bandbreite = enormer Unterschied.

Elkinator

2016-09-11, 12:19:12

Vielleicht vergleicht er ein CMT-Modul mit 2×2 ALUs mit einem Zen-Kern mit 4 ALUs.
Was natürlich Unsinn ist, weil bei Zen noch viel mehr gemacht wurde.

Ausführliche Analyse:
http://www.planet3dnow.de/cms/26077-details-und-analyse-der-zen-architektur-nach-der-hot-chips-konferenz/

Setsul

2016-09-11, 12:47:37

Dann wären es aber immernoch 256bit FMAC pro Takt für 2 Threads.

-> Zen ist eigentlich gar nicht schneller als Bulldozer. Dank niedrigeren Taktraten sogar langsamer.
Case closed, alle bitte nach Hause gehen.

Schaffe89

2016-09-11, 14:14:21

Vielleicht vergleicht er ein CMT-Modul mit 2×2 ALUs mit einem Zen-Kern mit 4 ALUs.

Da kommt jemand dem ganzen schon näher, wahnsinn.;D

Dank niedrigeren Taktraten sogar langsamer.

Je nach workload wird das sicherlich ab und an so sein, vielleicht nich im Verhältnis zu Bulldozer, aber zu Excavator.

robbitop

2016-09-11, 14:18:01

Du vergleichst ein Modul mit einem Kern? In bezug auf ST Int IPC (ST weils relevant ist - MT ist mit 8C/16T sicher nie der Flaschenhals)? Ernsthaft? :|

Locuza

2016-09-11, 14:21:39

Da kommt jemand dem ganzen schon näher, wahnsinn.;D
[...]

Das macht deine Aussage nicht weniger unsinnig.
Ein Zen Integer-Core ist praktisch doppelt so potent ausgestattet wie einer von Bulldozer, die ST-Performance sollte wesentlich höher sein.
Wenn du ein Kern mit einem Modul vergleichst, dann legt Zen in dem Aspekt nicht viel zu, aber du hast dann auch 8 Kerne vs. 4 Module, somit auch im Multithreading Fall viel mehr Raum für eine Performanceskalierung.

Setsul

2016-09-11, 14:25:46

Ich sags ja, der Unterhaltungswert ist unglaublich.

Schaffe89

2016-09-11, 16:28:37

Du vergleichst ein Modul mit einem Kern? In bezug auf ST Int IPC (ST weils relevant ist - MT ist mit 8C/16T sicher nie der Flaschenhals)? Ernsthaft? :|

Ich vergleiche ein Modul mit einem klassischen Kern, aufgrund des gesplitteten FPU bei Bulldozer und aufgrund dessen dass ein Kern bei Zen noch SMT mit an Board hat, das müsste etwa vergleichbar sein was den Tranistoraufwand angeht.
Ich bin besonders gespannt ob das nicht native Octacore Design dann Performanceinbußen zu Tage fördert, was die Multithreadingleistung angeht.

Schaffe89

2016-09-11, 16:31:49

Ein Zen Integer-Core ist praktisch doppelt so potent ausgestattet wie einer von Bulldozer,

Wo genau soll das der Fall sein?

Wenn du ein Kern mit einem Modul vergleichst, dann legt Zen in dem Aspekt nicht viel zu, aber du hast dann auch 8 Kerne vs. 4 Module, somit auch im Multithreading Fall viel mehr Raum für eine Performanceskalierung.

Ja sicher, du hast aber auch 14nm satt 32/28nm, AMD hätte Zen in 32nm SOI wahrscheinlich so gar nicht bauen können.

Isen

2016-09-11, 16:34:14

Ich bin besonders gespannt ob das nicht native Octacore Design dann Performanceinbußen zu Tage fördert, was die Multithreadingleistung angeht.

lol.... CMT / SMT nicht verstanden.

(lol) deswegen, weil ich jetzt schon weiß, das du dich bei diesem Thema genau auf deine (im Thread) Unsinnige Argumentation, die auf Unsinnige Vergleiche herrührt berufst und dich als im Recht darstellst, weil mit SMT bei MT-Anwendungen bei Zen weniger rum kommt.

Schaffe89

2016-09-11, 16:38:56

Ich meine damit gar kein SMT/CMT. Sondern dass AMD zwei Quadcores zusammenpappt.

Isen

2016-09-11, 16:40:27

Ja und?
Was hat das nun damit zutun? Nichts.
Du nimmst nur einfach das, was dir am Sinnvollsten erscheint um es zu vergleichen und darauf zu Argumentieren, aber, dass dein als Sinnvoll erkanntes dies nicht zulässt, das untergräbst du Bewusst dabei. Wenn du das aber nicht selbst erkennst, dann zumindest Unbewusst, dann frag also vorher, statt einfach drauf los zu Fabulieren.

Schaffe89

2016-09-11, 16:44:05

Du meinst also das ein nicht Nativer Octacore genauso schnell ist und so gut skaliert wie ein nativer? Okay.

Setsul

2016-09-11, 16:45:41

Erklär doch bitte deine Definition eines "nativen Octacores".

Isen

2016-09-11, 16:47:46

Du meinst also das ein nicht Nativer Octacore genauso schnell ist und so gut skaliert wie ein nativer? Okay.

Ich mein hier gar nichts. Das tust du die ganze Zeit, und das mit unsinnigen Dingen.

Locuza

2016-09-11, 16:59:27

Wo genau soll das der Fall sein?

Ja sicher, du hast aber auch 14nm satt 32/28nm, AMD hätte Zen in 32nm SOI wahrscheinlich so gar nicht bauen können.
2 ALUs vs. 4 + tiefere Puffer und anderes Cache-System.
Egal wie du es betrachtest, Zen ist wesentlich potenter aufgestellt als die alten Bulldozer Cores, von kaum einer Verbesserung auf der Integer-Seite zu sprechen ist einfach Quatsch, außer wir gehen davon aus das Zen mit maximal 2 Ghz taktet.

StefanV

2016-09-11, 17:06:41

2 ALUs vs. 4 + tiefere Puffer und anderes Cache-System.
Egal wie du es betrachtest, Zen ist wesentlich potenter aufgestellt als die alten Bulldozer Cores, von kaum einer Verbesserung auf der Integer-Seite zu sprechen ist einfach Quatsch, außer wir gehen davon aus das Zen mit maximal 2 Ghz taktet.
Die alten BD Cores sind auch nicht so schlecht.
Takte mal einen BD auf 2GHz runter und vergleich den mal mit anderen 2GHz CPUs...
Wetten, dass das dann nicht ganz so übel ausschaut?

Eines der größten Probleme bei BD war/ist das sack lahme Cache System, das Intel deutlich besser/performanter hinbekommen hat...

Das alleine schaut ja bei Zen deutlich besser aus als bei BD...

mboeller

2016-09-11, 17:46:17

Die alten BD Cores sind auch nicht so schlecht.
Takte mal einen BD auf 2GHz runter und vergleich den mal mit anderen 2GHz CPUs...
Wetten, dass das dann nicht ganz so übel ausschaut?

nicht wirklich:
http://www.notebookcheck.com/Mobile-Prozessoren-Benchmarkliste.1809.0.html?type=&sort=&maxTDP=16&archive=1&perfrating=1&or=0&showBars=1&3dmark06cpu=1&cb11_single=1&cinebench_r15_single=1&wprime_32=1&x264_pass1=1&x264_pass2=1&cpu_fullname=1&l2cache=1&l3cache=1&tdp=1&mhz=1&turbo_mhz=1&cores=1&threads=1

vergleich mal die Single-Thread Leistung. Intel und AMD APUs takten ja nahezu gleich hoch und haben 15W TDP

Oromis16

2016-09-11, 17:51:00

@StefanV
Da schneiden sie nicht ganz so schlecht ab, aber zumindest in den von mir getesteten Raytracern ist das Ergebnis immer noch mau: http://extreme.pcgameshardware.de/prozessoren/438341-lesertest-athlon-5370-freilaufgehege-fuer-den-alten-jaguar.html

[Abschnitt: Taktleistung]

S940

2016-09-11, 17:56:59

Ich vergleiche ein Modul mit einem klassischen Kern, aufgrund des gesplitteten FPU bei Bulldozer und aufgrund dessen dass ein Kern bei Zen noch SMT mit an Board hat, das müsste etwa vergleichbar sein was den Tranistoraufwand angeht.
Das eventuell, aber was interessiert der Transistorenaufwand bei der IPC-Betrachtung? Das ist doch nicht der Punkt.

Der Punkt ist, dass ein Thread von den fest aufgeteilten 2+2 INT-Pipes eines BD-Moduls nichts hatte, da er nur fest auf einem INT-Cluster lief.

In dem Fall kannst Du wieder das Beispiel aus dem P3D-Zitat hernehmen, die Pipes/Autos der Nachbarn bringen dich persönlich nicht weiter.

Verfügt Deine Familie aber selbst über 4 Autos ist das schon mal eine deutliche Verbesserung. Der Fall, dass die Autos ggf. etwas kleiner ausfallen (weil die Scheduler etwas weniger Plätze haben) ist dann nicht so wichtig, wenn Du 4 zur Auswahl hast.

Also mach Dir da mal keine Sorgen. Zen ist ne (sehr) gute Architektur ohne scharfe Ecken und Kanten. "Ausbalanciert" triffts wirklich gut.

Schaffe89

2016-09-11, 20:05:07

D
In dem Fall kannst Du wieder das Beispiel aus dem P3D-Zitat hernehmen, die Pipes/Autos der Nachbarn bringen dich persönlich nicht weiter.

Das ist doch mehr oder weniger der Punkt. Man kann ja alles verbreitern wenn man denn lustig ist, ob man es dann schafft das zu verteilen und sinvoll wegzuschaufeln, ist wieder die andere Frage.
Zen hat ja getrennte Sheduler für FPU und Integer, bei Intel ist es ein mehr aufgebohrter für beides. Was sind denn dann hier die Vorteile/Nachteile?

Dresdenboy

2016-09-11, 20:10:17

Ich meine damit gar kein SMT/CMT. Sondern dass AMD zwei Quadcores zusammenpappt.
Das ist ein Optimierungsproblem. Man kann für den 8C-Fall verschieden optimieren, v.a. dann, wenn es ein Die für mehrere Designs und ebenso ein wiederverwendbarer x-Core-Cluster in einer praktischen Größe werden soll.

Dank schnellem (Latenz ist im Vergleich recht gut :cool:) u. großem L3 (Thuban hatte 6 MB für 6C), Directory Cache, vermutlich schnellen on-die Interconnects (bei dem ~180mm² Die sind die inter-CCX- Distanzen nicht zu groß), und insgesamt eher CCX-local-DMC-Comm. als CCX-CCX-Comm. wäre eine 8C-XBar in der Gesamtbetrachtung (Fläche, Energie, Latenz, Kollisionen) evtl. einfach ungünstiger.

Falls ASF u. ggf. auch das Logical Core Renaming kommen sollten, werden die Bedenken noch schwächer.

Elkinator

2016-09-11, 20:11:04

Ich bin besonders gespannt ob das nicht native Octacore Design dann Performanceinbußen zu Tage fördert, was die Multithreadingleistung angeht.
Es ist nativ, MCM gibt es bei AM4 nicht...

Sondern dass AMD zwei Quadcores zusammenpappt.
Lüge, es ist nur eine native die...

Dresdenboy

2016-09-11, 20:17:34

Das ist doch mehr oder weniger der Punkt. Man kann ja alles verbreitern wenn man denn lustig ist, ob man es dann schafft das zu verteilen und sinvoll wegzuschaufeln, ist wieder die andere Frage.
Zen hat ja getrennte Sheduler für FPU und Integer, bei Intel ist es ein mehr aufgebohrter für beides. Was sind denn dann hier die Vorteile/Nachteile?
Getrennt: weniger eingeschränkte parallele Arbeit mit beiden Bereichen, natürlich mit Flaschenhälsen Front End u. L/S. Einer kann auch mal clock gated sein.
Unified: Wenn sowieso aus Design-Gründen diverse Ports (auch PRF) mehrfach verwendet werden, ist das ein gangbarer Weg. Vorher waren das eh schon parallele Reservation Stations. Dank spezialisierter Pipelines (FMUL geht nicht auf allen 4 Ex-Ports, so auch die L/S-Befehle usw.) kann da intern schon optimiert werden. Ein super universelles Design wird dagegen höhere Pipeline Stage Delays haben u. mehr Energie benötigen für alle Quer-Checks.

Dresdenboy

2016-09-11, 20:18:40

Es ist nativ, MCM gibt es bei AM4 nicht...

Lüge, es ist nur eine native die...

Das ist seine Sichtweise der beiden CCX.. :rolleyes:

Dresdenboy

2016-09-11, 20:28:12

Nuja, bin an einer der wenigen Unis die phsysikalische Technik als Studiengang anbieten und da kriegen die Jahrgangsbesten die ihre Praktika unter anderem bei Globalfoundries in Deutschland bzw. Auslandssemester in den USA gemacht haben, schon so bisschen was mit und was da gemunkelt wird, siehts mehr als schlecht aus mit den Globalfoundries Prozessen, auch bezüglich Zen. Bin ja erst seit dem Frühjahr dabei, aber da erfährt man schon bisschen was.

Eine interne Verschiebung, und eine öffentliche Verschiebung ist ja was anderes.
Das was extrem dreißt ist, ist das Marketing zu Zen mit den 40% IPC usw..., angeblich soll man Probleme haben Design Wins zu ergattern, weil die Performance sehr schwankend ist, mal gut, mal schlecht. Das AMD Marketing sollte schleunigst zurückrudern, solange es noch geht.
Könnt das gerne für Blödsinn halten, aber welche Strategie soll AMD sonst gehen? Tiefstapeln? Ist nicht ihr Ding, lieber übertreiben und "lügen".
Ist dir auf dem Wege auch bekannt, dass es bei 28nm wenig Tool-Vendor-Support gibt u. man als Fab vieles selbst machen muss?

Bei GF ist die Zen µarch übrigens kein Thema, eher Taktfrequenzen, Spannungen, Power, Yields. Wenn aus der Richtung Aussagen zur IPC kommen sollten, wäre das sehr seltsam.

Elkinator

2016-09-11, 20:38:35

Das ist seine Sichtweise der beiden CCX.. :rolleyes:
Hab ich vermutet, aber ich hatte keine Lust bei ihm im Forum zu spekulieren was er meint:O

Ist halt schlimm, wenn sich Leute nicht ausdrücken können:\

Dresdenboy

2016-09-11, 20:39:07

Hab mich doch zur Taktbarkeit nirgends geäußert, lediglich ging es mir darum, dass Excavator gegenüber Piledriver kaum an IPC hinzugewonnen hat, wenn man sich zwischen 3,5 und 4ghz Takt bewegt.

Und warum ich die guten Ergebnisse von Zen anzweifle, hab ich ja schon gesagt.
Es gibt aktuell einen Geekbenchmark mit unterirdischer Leistung, was immer man auch davon halten mag.

Gut sieht das jedenfalls nicht gerade aus. (http://www.hardwareluxx.de/community/f11/geekbench-ergebnisse-fuer-zen-prozessor-naples-aufgetaucht-1133824.html)
Na, warum bricht denn die XV IPC bei den hohen Takten so ein? :wink:

Und lies dir mal zu dem ES bitte:
https://www.reddit.com/r/Amd/comments/5137v0/a_server_zen_engineering_sample_benchmark_amd/d7b7zlb
https://www.reddit.com/r/Amd/comments/5137v0/a_server_zen_engineering_sample_benchmark_amd/d7ar4cz
durch. Da ist noch nichts sicher.

Und auch:
http://i.imgur.com/PniYXWO.png
http://i.imgur.com/pLYVeIV.png

Schaffe89

2016-09-11, 20:53:23

Bei GF ist die Zen µarch übrigens kein Thema, eher Taktfrequenzen, Spannungen, Power, Yields. Wenn aus der Richtung Aussagen zur IPC kommen sollten, wäre das sehr seltsam.

Ne, keine Aussagen konkret zur IPC ( dafür gibts ja den ominösen Geekbench womit die Spekulationen ins Kraut schießen), sondern eher zu dem Prozess mit dem Zen gefertigt werden soll.
Aber vielen Dank für die sinvollen Posts, da werd ich jetzt erstmal bisschen brauchen um das alles zu verstehen.

Naitsabes

2016-09-11, 21:29:53

Ob der Takt auf CCX-Ebene gleich ist, oder auch CCX intern die Kerne mit unterschiedlicher Frequenz laufen können?

Dresdenboy

2016-09-11, 22:14:18

Ob der Takt auf CCX-Ebene gleich ist, oder auch CCX intern die Kerne mit unterschiedlicher Frequenz laufen können?
Bei den vielen Hundert Spannungs/Takt-Kombinationen im Zen ist es noch eine Steigerung ggüber. der BD-Reihe, vermutlich Takt pro Kern u. separat noch einmal für den L3. The Stilt hatte sich mal dazu geäußert.

S940

2016-09-11, 23:29:23

Ne, keine Aussagen konkret zur IPC ( dafür gibts ja den ominösen Geekbench womit die Spekulationen ins Kraut schießen), sondern eher zu dem Prozess mit dem Zen gefertigt werden soll.
Naja, das ist dann aber auch nur Info aus 3. oder 4. Hand. Denn in Dresden gibts den Prozess ja nicht. Oder waren die Kommilitonen etwa in USA?

So oder so .. mit der IBM-Übernahme hat GF jetzt genügend interne "Feuerwehrmänner". Irgendeiner wird sich schon auskennen und wissen was gemacht werden muss ;)

Zumindest aus Yieldsicht seh ich also auch kein Problem. Takt bleibt weiterhin die offene Frage.

@Dresdenboy zum Thema unified/shared scheduler:
Vor längerer Zeit meinte mal ein fähiger Kopf bei anandtech, dass Intels gemeinsamer Scheduler auch ne verdammt komplexe Angelegenheit ist, da Daten irgendeines Warteschlangenplatz an jede Pipeline geliefert werden müssen. Also ne "schöne" m:n Sache, da brauchts einiges an Verschaltungen/Leiterbahnen.
Ne schnöde Halbierung wie bei AMD sollte da schon ziemlich viel bewirken/vereinfachen. Erst recht, wenn man dann auch noch auf dezidierte Scheduler wie bei den INT-Einheiten umstellt :freak: Was man sich wiederum eventuell nur deswegen leisten könnte, weil man sich wg. der Halbierung von INT/FP überhaupt erst vier fast symmetrische INT-Pipes samt eigener Ports leisten kann. Also da beißt sich die Katze eventuell in den Schwanz - aus positiver Sicht ^^

Die INT-Einheit sollte trotz 4 ALUs ziemlich sparsam, sowohl in Hinsicht auf Energie- als auch Transistorenverbrauch sein.

Elkinator

2016-09-12, 05:06:32

Jetzt frag ihn doch nicht so über Dinge aus, von denen er nichts versteht:O

Er dachte sicher, 14LPP wird in Dresden gefertigt!

Schaffe89

2016-09-12, 08:13:47

Jetzt frag ihn doch nicht so über Dinge aus, von denen er nichts versteht:O

Er dachte sicher, 14LPP wird in Dresden gefertigt!

:rolleyes:Du kannst auch nur stänkern oder? Das ist doch schon fast 2 Jahre bekannt dass der Prozess erstmal nur in den USA Fabs geramped wird.

SavageX

2016-09-12, 09:10:32

Das ist doch schon fast 2 Jahre bekannt dass der Prozess erstmal nur in den USA Fabs geramped wird.

Hmmm, so mir bekannt kommt dieser Prozess aber nie nach Dresden, dort steht doch "nur" FD-SOI auf dem Programm?

Elkinator

2016-09-12, 09:27:05

Hmmm, so mir bekannt kommt dieser Prozess aber nie nach Dresden, dort steht doch "nur" FD-SOI auf dem Programm?
Korrekt, nach Dresden kommt der Prozess nicht.

22FDX und 12FDX (SOI), 28SHP (Bulk) in Dresden
14LPP (Bulk) in Malta NY
14HP (SOI) in East Fishkill NY

HOT

2016-09-12, 09:34:24

28SHP/A kommt aus Dresden. Die Kaveri/Carrizo sind diffused in Germany. Malta fertigt nur 14LPP, LPE ist gecancelt worden. Zudem wird es eine Billigvariante davon noch geben, 14LPP+. In 2018 dürfte auch Malta z.T. auf 14HP umgestellt werden, während man East Fishkill auf 7nm (erstmal ohne EUV vermutlich) umbaut. Währenddessen läuft in Dresden dann 12FDX an.
Dresden: 32 SHP (SOI) -> 28 SHP/A -> 22 FDX -> 12 FDX (sekundärer Entwicklungsstandort, STM-Kooperation)
Malta: 28 LP + 14 LPP + 14 LPP+ + 14 HP -> 7 HP (irgendwann, man baut ja grad ein 2. Werk dort, das noch größer ist) (Produktionsstandort mit Samsung-Kooperation)
EF: 32nm SOI, 22nm SOI -> 14 HP -> 7 HP -> 7 HP EUV (GloFos primärer Entwicklungsstandort, IBM-Kooperation)
Singapur: 180nm bis 28 SLP/HPP (sicherlich folgend 22FDX und 12FDX, haben früher schon 65nm SOI gefertigt) (reiner Produktionsstandort)

gecancelte Prozesse:
20 LPM, 20 HPM, 20 SHP, 14 XM

AMD ist auch nicht GloFos einziger Kunde, so ne idiotische Annahme. Qualcomm beispielsweise lässt sowohl in 14LPP als auch in 28LP bei GloFo fertigen.

Elkinator

2016-09-12, 09:37:13

Hast recht, hab es nachträglich noch eingetragen und die falsche Zeile erwischt:\

45/32nm SOI kommt ja auch aus Dresden, aber alles wollte ich dann doch nicht eintragen.

GF fertigt kein 14LPE?
Das ist mir total entgangen:\

Complicated

2016-09-12, 10:03:20

LPP hat doch LPE ersetzt. Das E stand ja für "early" bis der LPP Prozess fertig war bei Samsung mit Feintuning. Soweit ich weis sind alle LPE Produkte auf LPP kompatibel gewesen (hab jetzt aber keine konkrete Quelle mehr zur Hand)

HOT

2016-09-12, 12:11:46

Es gab auch bei Samsung AFAIK nur ein einziges LPE-Produkt und das war der A9.

robbitop

2016-09-12, 12:22:53

Exynos 7. Der kam ca 6 Monate eher als A9. A9 könnte dann schon fast LPP sein.

HOT

2016-09-12, 12:26:30

Ah ok, kein Wunder ist ja Samsungs eigenes Produkt :D.

Schaffe89

2016-09-12, 14:54:29

Korrekt, nach Dresden kommt der Prozess nicht.

22FDX und 12FDX (SOI), 28SHP (Bulk) in Dresden
14LPP (Bulk) in Malta NY
14HP (SOI) in East Fishkill NY

Wer behauptet dass dieser Prozess nach Dresden kommt?:redface:

http://www.pcgameshardware.de/CPU-Hardware-154106/News/AMD-Zen-Kaby-Lake-Release-Termine-1207467/

Passend zur Einschätzung, Zen offenbar erst im Februar, nicht Q4 2016. Bin gespannt wie sie sich da jetzt wieder rausreden wollen, angeblich soll man ja dieses Jahr noch Prozessoren kaufen können.?! Das haben sie jetzt bei jeder Präsi immer wieder wiederholt das man das anpeilt.
Ich hätte ehrlichgesagt schon erwartet dass man zur Holiday Season wenigstens noch nen Test lesen kann.

Schnoesel

2016-09-12, 15:09:20

AMD hat niemals behauptet, dass ZEN sicher noch diese Jahr kommt. Dazu wirst du auch keinen Beleg finden es hieß schon immer:

"Bisher hat der Chiphersteller verlauten lassen, dass man mit einer größeren Verfügbarkeit ab 2017 rechne, erste Kontingente im Bestfall aber schon Ende 2016 den Markt erreichen könnten."

http://www.pcgameshardware.de/CPU-Hardware-154106/News/AMD-Zen-Kaby-Lake-Release-Termine-1207467/

Du legst hier AMD einfach Worte in den Mund oder verstehst konjunktiv nicht. (https://de.wikipedia.org/wiki/Konjunktiv) Wie wärs mal mit ner Pause? Scheinst ja recht überfordert zu sein.

Schaffe89

2016-09-12, 15:19:54

AMD hat niemals behauptet, dass ZEN sicher noch diese Jahr kommt.

Jetzt kommt wieder der Denail-Modus und das AMD in Schutz nehmen und natürlich der persönliche Angriff.:rolleyes:
http://wccftech.com/amd-confirms-zen-debut-q4-2016-apus-2017/

AMD hat mehrfach confirmed dass Zen noch Q4 2016 kommen wird die ganze Zeit, die letzten Wochen hat man das ein bisschen eingeweicht und jetzt um 2/3 Monate verschoben.
Das sieht mir alles andere als "on track" aus und mich würde es nicht wundern, wenn es nicht Februar, sondern eher März/April letztendlich wird, bis man was kaufen können wird.

Da ergibt scheinbar Excavator Q4 2016 doch mehr Sinn als zuerst geahnt.

Timbaloo

2016-09-12, 15:24:54

Denail-Modus
Klingt schmerzhaft ;(

N0Thing

2016-09-12, 15:25:48

Jetzt kommt wieder der Denail-Modus und das AMD in Schutz nehmen und natürlich der persönliche Angriff.:rolleyes:
http://wccftech.com/amd-confirms-zen-debut-q4-2016-apus-2017/

AMD hat mehrfach confirmed dass Zen noch Q4 2016 kommen wird, danach hat man das ein bisschen eingeweicht und jetzt um 2/3 Monate verschoben.
Das sieht mir alles andere als "on track" aus und mich würde es nicht wundern, wenn es nicht Februar, sondern eher März/April letztendlich wird, bis man was kaufen können wird.

Da ergibt scheinbar Excavator Q4 2016 doch mehr Sinn als zuerst geahnt.

In der ursprünglichen Meldung (https://www.computerbase.de/2016-01/amd-ceo-lisa-su-interview/) steht nichts davon, dass Zen definitiv 2016 auf den Markt kommen wird, sondern dass Ende 2016 die Serienfertigung anlaufen soll und erste Exemplare als Muster, vermutlich für OEMs und Serverfirmen, verfügbar sein sollen.

Zen sei nach wie vor „im Zeitplan“, 2016 soll das Jahr der Muster für den High-End-Desktop- und Server-Markt sein, zum Ende des Jahres die „frühe Serienproduktion“ anlaufen und erste Chips verfügbar sein, große Stückzahlen der Chips sind dann für 2017 geplant.

Iruwen

2016-09-12, 15:30:29

Genau das was du sagst steht da nicht. 2016 Jahr der Muster - Ende des Jahres frühe Serienproduktion - große Stückzahlen 2017, genau das steht da. Also 2016.

Schnoesel

2016-09-12, 15:34:48

Da steht "soll" nicht "wird"

HOT

2016-09-12, 15:41:16

Menace

2016-09-12, 15:54:52

Korvaun

2016-09-12, 16:32:13

Wer AMD noch Terminaussagen glaubt dem ist nicht mehr zu helfen. Das was AMD von sich gibt ist eher eine Prognose "wenn alles perfekt klappt". War das bei AMD/GloFo in den letzten Jahren jemals der Fall bei wichtigen Neuerungen?

Konservativ betrachtet sollte man 6 Monate auf den AMD-eigenen Termin draufrechnen, dann gibts den Kram ordentlich verfügbar im Handel (hoffentlich). Positive Überraschungen nehme ich natürlich gerne mit ;)

HOT

2016-09-12, 16:58:35

Hö? Polaris kam doch pünktlich... für Fiji gabs keinen Termin, aus gutem Grund, da das Projekt ja in windeseile durchgepeitscht wurde. Tonga scheint deutlich zu spät (wobei es auch dafür keinen Termin gab), aber alle anderen Produkte waren im Plan und pünktlich oder wurden komplett gecancelt (Tiran, Bermuda, der Sockel FM3, Skybridge+Nolan/Amur). BD war zu spät und der erste Phenom auch, das wird denen bis in alle Ewigkeit jetzt aufs Butterbrot geschmiert. Idiotisch find ich.

Complicated

2016-09-12, 17:32:53

Ich sichere jetzt die Aussagen von Schaffe schon einige Seiten lang. Man wird ja dann im Februar vergleichen können, welche Aussagen näher an der Realität dran sind (ich krame die dann gerne wieder vor), was Leistungsfähigkeit und Veröffentlichung angeht.
Wieso? Wird an den Unis nicht mehr gelehrt, dass der Februar nicht im Q2 ist?
Bei uns an der Uni wurd heute mal wieder über eine Verschiebung von Zen auf Q2 und über eine Verschiebung von Vega auf Q3 spekuliert.
Mal schauen wie lange es dauert bis die News kommen werden.

Passend zur Einschätzung, Zen offenbar erst im Februar, nicht Q4 2016. Bin gespannt wie sie sich da jetzt wieder rausreden wollen,...
Ich bin eher gespannt wie Schaffe sich da raus reden will. Denn der Bullshit von der Uni ist damit schon aufgeflogen. Bemerkenswert ist lediglich, dass er es selber nicht merkt. Das liegt vor allem daran, dass er keine Zusammenhängende Argumentation akzeptiert und so alle 4 Seiten anderes rein wirft - man nennt das gemeinhin trollen.

Aber der hier ist ja sehr verräterisch:
Jetzt kommt wieder der Denail-Modus und das AMD in Schutz nehmen und natürlich der persönliche Angriff.
><((((*>

Menace

2016-09-12, 17:45:54

@Complicated: Stimmt... Ich lasse mich schon einlullen. :freak: :biggrin:

gmb

2016-09-12, 17:57:31

Es gab Träumer, die Zen im Frühjahr 2016 erwartet haben. 2016 wurde als gesichert angesehen, weil AMD es auch in Roadmaps immer so hingestellt hat: http://images.anandtech.com/doci/9231/AMDCPUPlatforms.jpg

Dazu immer und immer wieder die "on track" Bekundung von AMD.
Echt witzig, dass davon keiner mehr was wissen will. Jetzt wird sich rausgeredet, dass damit nur die Serienfertigung gemeint war, lol. Vor ein paar Wochen (oder Monate?), als digitimes die CES als Starttermin nannte, wollte es auch noch keiner der AMD Meute wahrhaben. Jetzt soll es schon der Februar werden. Es ist schon sehr wahrscheinlich, dass AMD den Plan von vor 1-2 Jahren hinterherhinkt. Das wird AMD nur nicht zugeben wollen. Genauso wie sie jegliche Verschiebung bislang unkommentiert lassen. Das Marketing wird höchstens ein on track raushauen.

Timbaloo

2016-09-12, 18:22:28

Leude, mal janz ruhisch hier...

1-2 Monate hin-oder her interessiert doch keinen... Relevant ist ob die hoch gesteckten Erwartungen an IPC und Perf/W gehalten werden, denn das entscheidet über die Zukunft. Zen wird die Basis für die nächsten 8+ Jahre sein, da interessiert doch keine Sau ob das nun einen Monat früher oder später aufschlägt... Relevant ist ob Zen einschlägt oder floppt...

Menace

2016-09-12, 18:34:16

Es gab Träumer, die Zen im Frühjahr 2016 erwartet haben. 2016 wurde als gesichert angesehen, weil AMD es auch in Roadmaps immer so hingestellt hat: http://images.anandtech.com/doci/9231/AMDCPUPlatforms.jpg

Dafür würde es reichen, wenn sie die ersten CPUs im Dezember verschicken. ^^

Ich persönlich ging von Aug - Okt. aus (einfach meine Wunschvorstellung). Aber ganz ehrlich komme ich nicht aus der Fassung, wenn sich in der Hightech-Branche etwas für ein paar Monate verschiebt. Bin wohl noch jung genug, dass ich es erleben werde. Finde es aber immer witzig, wie Verspätungen hier sofort gepusht werden (ich erinnere an Mantle). Brauchst Du dringend ein Zen-CPU? :confused:

Dazu immer und immer wieder die "on track" Bekundung von AMD.
Echt witzig, dass davon keiner mehr was wissen will. Jetzt wird sich rausgeredet, dass damit nur die Serienfertigung gemeint war, lol. Vor ein paar Wochen (oder Monate?), als digitimes die CES als Starttermin nannte, wollte es auch noch keiner der AMD Meute wahrhaben. Jetzt soll es schon der Februar werden. Es ist schon sehr wahrscheinlich, dass AMD den Plan von vor 1-2 Jahren hinterherhinkt. Das wird AMD nur nicht zugeben wollen. Genauso wie sie jegliche Verschiebung bislang unkommentiert lassen. Das Marketing wird höchstens ein on track raushauen.

digitimes ist nicht AMD, oder sehe ich das falsch.
Und Zen sollte vor 1-2 Jahre erscheinen? Wo stand das denn?

Rabiata

2016-09-12, 18:56:29

AMD will die ersten SummitRidge noch dieses jahr ausliefern. Das hat nix mit kaufbar zu tun. Februar hört sich doch gut an. Dass man den Prozessor nicht kaufen kann in 2016 war doch schon ewig klar. Frühester Termin war CES, aber sieht ja so aus, als würde Intel das auch nicht mehr schaffen, also alles gut.
Kommt drauf an, was genau ausliefern in diesem Zusammenhang bedeutet.

Pessimistisch:
Es sind erst mal nur Engineering Samples für Dritte, in einer Stückzahl von ein paar hundert. Damit kann man sicher die Entwicklungsabteilungen weltweit bemustern, aber bis das Endprodukt kaufbar ist kann es gut Frühjahr/Sommer werden. :frown:

Optimistisch:
Die Mainboard- und PC- Hersteller haben schon Engineering Samples und können bis Jahresende fertige Geräte liefern, die sie mit den Samples jetzt entwickeln. Dann kann Auslieferung der CPUs sehr schnell zur Auslieferung fertiger PCs führen - Januar? :smile:

Unicous

2016-09-12, 19:25:21

@Rabiata

Die Engineering Samples schwirren seit mittlerweile Monaten umher, woher denkst du sonst kommen die ganzen Benchmark-Einträge her?

Es geht um die Massenproduktion, die im Q4 beginnen soll. Oktober war einmal angedacht, laut einer roadmap vom letzten Jahr (immer vorausgesetzt sie ist echt)

http://www.kitguru.net/wp-content/uploads/2015/06/amd_platform_samples_schedules_zen_summit_ridge.png

Es gibt aber auch einen Bug im Promontory Chipset der durchaus zu Verzögerungen führen kann. AM4 startet wohl erst im Oktober und sollte sicherlich schon zur Computex gelaunched werden.

Wenn es jetzt wirklich Februar wird, ist das keine sonderlich gute, aber auch keine wirklich schlechte Entwicklung. Intel launched Desktop auch später als ursprünglich angedacht, man sieht hier wohl auch keinen Handlungsbedarf.

Skysnake

2016-09-12, 20:50:49

28SHP/A kommt aus Dresden. Die Kaveri/Carrizo sind diffused in Germany. Malta fertigt nur 14LPP, LPE ist gecancelt worden. Zudem wird es eine Billigvariante davon noch geben, 14LPP+. In 2018 dürfte auch Malta z.T. auf 14HP umgestellt werden, während man East Fishkill auf 7nm (erstmal ohne EUV vermutlich) umbaut. Währenddessen läuft in Dresden dann 12FDX an.
Dresden: 32 SHP (SOI) -> 28 SHP/A -> 22 FDX -> 12 FDX (sekundärer Entwicklungsstandort, STM-Kooperation)
Malta: 28 LP + 14 LPP + 14 LPP+ + 14 HP -> 7 HP (irgendwann, man baut ja grad ein 2. Werk dort, das noch größer ist) (Produktionsstandort mit Samsung-Kooperation)
EF: 32nm SOI, 22nm SOI -> 14 HP -> 7 HP -> 7 HP EUV (GloFos primärer Entwicklungsstandort, IBM-Kooperation)
Singapur: 180nm bis 28SLP (sicherlich folgend 22FDX und 12FDX, haben früher schon 65nm SOI gefertigt) (reiner Produktionsstandort)

gecancelte Prozesse:
20 LPM, 20 HPM, 20 SHP, 28 HPP, 14 XM

AMD ist auch nicht GloFos einziger Kunde, so ne idiotische Annahme. Qualcomm beispielsweise lässt sowohl in 14LPP als auch in 28LP bei GloFo fertigen.
Wo wurde denn bite 28HPP gecanceled? Das wäre für mich aber etwas ganz Neues, was ich nicht glauben kann.

Menace

2016-09-12, 21:08:01

Hat keiner behauptet, vielleicht mal richtig lesen?

Stimmt. Asche auf mein Haupt. :biggrin:

Bleibt die Frage, ob Du Dir ein AMD-Zen-CPU jetzt brauchst? Ist ja auch egal. Das einzige, was mich etwas pessimistisch macht ist Sus Aussage, dass sie noch am Zen "arbeiten".

HOT

2016-09-12, 21:10:35

Wo wurde denn bite 28HPP gecanceled? Das wäre für mich aber etwas ganz Neues, was ich nicht glauben kann.
GloFo bietet 28 HPP auf jeden Fall an. Dürfte mit 28 SLP verwandt sein.

Schaffe89

2016-09-12, 22:13:31

Ich bin eher gespannt wie Schaffe sich da raus reden will. Denn der Bullshit von der Uni ist damit schon aufgeflogen.
;D Ich denke nicht dass das Bullshit ist, sondern die AMD Fans von hier sind ziemlich angepisst als sie von dem ein oder anderen groben Hint gehört haben.
Aber naja, glaub was du möchtest.

man nennt das gemeinhin trollen.

Bin ja kein Experte, vorbildlich ist wie Dresdenboy geantwortet hat, da kann man sich viel Infos und Anregungen rausziehen.:)

Und dass AMD den Zen verschoben hat, ist halt so. Meine Güte ob es wirklich letztendlich so wichtig ist, ob November oder Februar/März ist egal, nur der Prozess ist aktuell wichtig und da hakt es vermutlich, wenn es sich schon wieder so rauszögert. Ich hab aufgrund von AMD´s Aussagen fest damit gerechnet, dass 2016 noch ein Test kommt, aber naja, dann halt nicht, das war aber irgendwie sowieso klar, ich kapier halt nicht wieso sie nicht einmal sagen was Sache ist.

Elkinator

2016-09-12, 23:29:13

Wer AMD noch Terminaussagen glaubt dem ist nicht mehr zu helfen.
Warum?

Konservativ betrachtet sollte man 6 Monate auf den AMD-eigenen Termin draufrechnen
Warum?

Und dass AMD den Zen verschoben hat, ist halt so.
Es ist erst mal nur eine Behauptung von dir.

Meine Güte ob es wirklich letztendlich so wichtig ist, ob November oder Februar/März ist egal
Für DICH ist es anscheinend wichtig...

Schaffe89

2016-09-13, 00:37:19

Es ist erst mal nur eine Behauptung von dir.

Was soll eigentlich diese sinnlose AMD Verteidigung immer? Hast du nix besseres zu tun? Es ist doch absolut offensichtlich, dass AMD die Zeitpläne nicht einhalten kann, man hat Zen genauso wie Vega verschoben und das ca 1 Quartal.
Aber ich seh schon, selbst wenn er Q2 erst kommt, dann ist es auch irgendwie wieder keine Verschiebung.
Für DICH ist es anscheinend wichtig...

Eigentlich ist es mir ziemlich egal, nur scheint es einigen sehr wichtig zu sein negative AMD News vom Tisch zu wischen.:rolleyes:

Thunder99

2016-09-13, 00:38:58

Was soll eigentlich diese sinnlose AMD Verteidigung immer? Hast du nix besseres zu tun? Es ist doch absolut offensichtlich, dass AMD die Zeitpläne nicht einhalten kann, man hat Zen genauso wie Vega verschoben und das ca 1 Quartal.

Eigentlich ist es mir ziemlich egal, nur scheint es einigen sehr wichtig zu sein negative AMD News vom Tisch zu wischen.:rolleyes:
Woher nimmst du diese Gewissheit? :confused:
DAS (http://www.pcgameshardware.de/CPU-Hardware-154106/News/AMD-Zen-Kaby-Lake-Release-Termine-1207467/) sind Gerüchte, nicht mehr nicht weniger. Diese können auch bewusst falsch sein!

Setsul

2016-09-13, 01:03:45

Kommt doch alle mal wieder runter. Machts wie Menace. Im Februar werden dann die Zitate rausgekramt und dann darf eine Seite sagen "Ich habs ja gesagt".

@Schaffe89: Mich würde immernoch interessieren wo du die Grenze zwischen nativen und nicht nativen Octacores ziehst.
Natürlich nur falls ichs noch nicht auf die Ignorieren Liste geschafft habe.

robbitop

2016-09-13, 07:19:00

Füttert ihn doch nicht nicht noch.

Schaffe89

2016-09-13, 10:14:42

@Schaffe89: Mich würde immernoch interessieren wo du die Grenze zwischen nativen und nicht nativen Octacores ziehst.

Jedes CCX ist eine Kombination aus 4 unabhänigen Kernen mit jeweils eigenen L1 und L2 Caches und insgesamt zusammen 8MB L3 Cache die man adressieren kann. Die Summit Ridge Prozessoren kommen erstmal mit 2 CCX units.

Da die L3 Caches nicht untereinander kommunizieren können und dies nur innerhalb einer CCX unit möglich ist, dürfte das die Multithreading Skalierung einbremsen und auch die Zusammenarbeit zwischen den CCX Units erschweren.

Thuban hatte beispielsweise im Vergleich noch den L3 Cache für alle 6 Kerne reserviert.

Das ist etwa meine Vorstellung davon warum das Zen Design dadurch zwar platzsparend ist, aber so noch lange nicht besonders gut sein muss. Sieht mir eher nach einer Notlösung aus. Mir hätte ein seperates, natives 8 Core design mit smt besser gefallen. Auch die Sache mit den beiden shedulern für Integer und FPU unit gefällt mir weniger. Man muss das vorher also aufdröseln und dann kann es erst bearbeitet werden, das riecht nach einem IPC bottleneck.

Man teilt das Design so ein bisschen in einzelne Komponenten ein, um damit Strom sparen zu können, Intel macht das nach meinem Verständnis bisschen anders, das wird dann letztendlich den Unterschied ausmachen, warum Zen erstmal zurück bleibt, aber die können ja letztendlich noch vieles ändern, das hat man ja bei Bulldozer zu Excavator gesehen, dass man das Modul Design im Nachhinein deutlich aufgeweicht hat.

Elkinator

2016-09-13, 10:37:06

OK, dann ist also ein Quadcore ohne L3-Cache auch kein nativer Quadcore!
Es ist eine native Die, find dich damit ab!
Summit Ridge ist KEIN MCM...

Es ist zeitweise echt unpackbar welchen Mist du behauptest...

robbitop

2016-09-13, 10:38:00

Nicht füttern...

Schaffe89

2016-09-13, 10:43:25

OK, dann ist also ein Quadcore ohne L3-Cache auch kein nativer Quadcore!

Du hast ja mal gar nix verstanden, von dem was ich gesagt hab.:rolleyes:
Das ist doch wieder was völlig anderes.
Eine Serverdesign ohne L3 Cache wäre etwa sowas wie eine Würstelsemmel ohne Senf.

Timbaloo

2016-09-13, 10:47:15

Ist jetzt gut, wende dich wieder deinem Studium der tschechischen Physiologie zu.

YfOrU

2016-09-13, 11:11:58

Da die L3 Caches nicht untereinander kommunizieren können und dies nur innerhalb einer CCX unit möglich ist, dürfte das die Multithreading Skalierung einbremsen und auch die Zusammenarbeit zwischen den CCX Units erschweren.

Die Latenz von Cluster zu Cluster ist höher als bei Kernen innerhalb eines Clusters (da über Data-Fabric). Bei Intels Core Architektur (Ringbus) steigt die Latenz dagegen analog zur Entfernung an. Broadwell-EP verfügt deshalb oberhalb von 10C über zwei miteinander verbundene Ringe. Nach deiner Argumentation ist das dann genaugenommen auch kein natives Design mehr ;)

Siehe: http://www.pcgameshardware.de/CPU-Hardware-154106/News/Intel-Xeon-E5-2600-v4-Broadwell-EP-1191211/galerie/2552656/

Bezogen auf die Skalierung ist der Ringbus sicherlich das Optimum. Allerdings macht das Konzept nur Sinn (-> Aufwand) wenn grundsätzlich sehr viele Kerne auf einem Chip untergebracht werden sollen. Am Ende ist es aber auch ein Kompromiss denn Intel baut nicht zum Spaß mit praktisch jedem Update der Architektur die Konfiguration (Anzahl Kerne pro Ring) um.

Schaffe89

2016-09-13, 11:20:33

Die Latenz von Cluster zu Cluster ist höher als bei Kernen innerhalb eines Clusters (da über Data-Fabric). Bei Intels Core Architektur (Ringbus) steigt die Latenz dagegen analog zur Entfernung an. Broadwell-EP verfügt deshalb oberhalb von 10C über zwei miteinander verbundene Ringe. Nach deiner Argumentation ist das dann genaugenommen auch kein natives Design mehr ;)

Jup, oberhalb von 10C, bei AMD fängts bei 4c schon an.

Setsul

2016-09-13, 11:23:43

@Schaffe89: Wie funktioniert deiner Meinung nach Cache-Kohärenz ohne Kommunikation?

Ansonsten wollte ich genau auf das hinaus, was schon YfOrU geschrieben hat. Nach deiner Definition hat noch niemand etwas größeres als einen nativen Hexacore gebaut. Jeder Ring ist schließlich nochmal in 2 Reihen geteilt.

Leonidas

2016-09-13, 11:38:18

Complicated

2016-09-13, 12:29:54

Bin ja kein Experte, vorbildlich ist wie Dresdenboy geantwortet hat, da kann man sich viel Infos und Anregungen rausziehen.:)
Nun dann empfehle ich seine Analyse als Lektüre:
http://www.planet3dnow.de/cms/26077-details-und-analyse-der-zen-architektur-nach-der-hot-chips-konferenz/subpage-speichersubsystem-im-detail/
Da die L3 Caches nicht untereinander kommunizieren können und dies nur innerhalb einer CCX unit möglich ist, dürfte das die Multithreading Skalierung einbremsen und auch die Zusammenarbeit zwischen den CCX Units erschweren.
Denn Dresdenboy schrieb:

http://www.planet3dnow.de/cms/wp-content/gallery/AMD-x86-Zen-Core/dynamic/14-AMD-Zen-x86-Core.png-nggid048363-ngg0dyn-800x0x100-00f0w010c010r110f110r010t010.png
Man erkennt deutlich die acht 1-Megabyte-Blöcke des L3, die jeweils von 512 KiB L2 pro Kern flankiert werden. AMD wird diesen Quad-Modul-Kernbauplan für alle im Moment angekündigten Chips beibehalten. Das bedeutet also, dass erstens die 8-Kern-Version „Summit Ridge” über 2x 8 MiB = 16 L3-Cache verfügen wird und zweitens auch die Zen-APUs mit GPU-Teil und nur einem Zen-Quad-Modul erstmals ebenfalls über einen L3-Cache verfügen werden.

Entgegen anderslautender Gerüchte setzt AMD beim Cache-Aufbau weiterhin auf exklusive L3-Caches nach der „Victim Strategy”. Das heißt, dass Daten in der Regel entweder direkt in den L1- oder in den L2-Cache geladen werden: Fallen Daten aus dem L2 heraus, landen diese „Opfer” (victims) im L3. Bei Intel-Designs liegen L2-Daten dagegen automatisch immer als Kopie auch im L3, was einerseits die effektive L3-Cachegröße und damit indirekt auch die L2-Größe begrenzt, andererseits die Kern-zu-Kern-Kommunikation vereinfacht.

Cache-Organisation und -Aufbau gehen somit Hand in Hand. Weil AMD kein inklusives Cachedesign wählte, ein Datenaustausch über den L3 also ohehin fast unmöglich ist, benötigt man auch keinen einzelnen gemeinsamen L3-Cache, sondern kann sich mit simplen 8-MiB-Modulen begnügen. Insbesondere bei Serverchips mit vielen Kernen und noch mehr Cache, wird die Cacheorganisation zum Problem. AMD setzt bei den Serverchips aber auch auf einen bewährten MCM-Ansatz, mit dem von vorne herein keine gemeinsamen L3-Caches möglich wären. Somit ist die Designentscheidung insgesamt nachvollziehbar und schlüssig. Als Speichermodell findet die bewährte und schon von K8/K10 bekannte MOESI-Strategie Anwendung.

https://de.wikipedia.org/wiki/Cache
sharedHat teilweise unterschiedliche Bedeutungen: Bei MESI (https://de.wikipedia.org/wiki/MESI) gibt das an, dass der Block nicht geändert wurde, aber auch in Caches anderer Prozessoren vorhanden ist (dort ebenso unverändert). Bei MOESI (https://de.wikipedia.org/wiki/MOESI) bedeutet es nur, dass der Block in anderen Prozessorcaches vorhanden ist. Hier ist auch erlaubt, dass der Block verändert wurde, also inkonsistent zum Hauptspeicher ist. In diesem Fall gibt es aber einen „Owner“ (s. o.), der für das Aktualisieren des Hauptspeichers verantwortlich ist.
https://de.wikipedia.org/wiki/MOESI
Das MOESI-Protokoll ist eine komplizierte Variante des MESI-Protokolls (https://de.wikipedia.org/wiki/MESI). Es vermeidet das Zurückschreiben von modifizierten Cache-Lines, wenn andere CPUs diese lesen wollen. Stattdessen wird der aktuelle Wert bei jeder Veränderung zwischen den Caches direkt propagiert (siehe Zustand Owned).
MOESI bietet keinen wesentlichen Vorteil gegenüber MESI, wenn das Verbindungsnetzwerk zwischen Prozessoren und Speichercontroller ein Bus (javascript:void(0)) ist. Es ist hingegen bei direkten Netzwerken von Vorteil, wie zum Beispiel bei AMD-Opteron-Systemen. Das Vermeiden des Zurückschreibens von modifizierten Cache-Lines sorgt hier für die Entlastung von Verbindungsnetzwerk und Speichercontroller. Außerdem kann die Kommunikation zwischen zwei oder mehreren CPUs bzgl. Latenz und Übertragungsrate signifikant besser sein als zwischen CPU und Hauptspeicher. Bei Multicore-CPUs (https://de.wikipedia.org/wiki/Multicore-Prozessor) mit jeweils eigenen Caches pro Core ist dies meist der Fall.

Timbaloo

2016-09-13, 12:31:26

Hättens lieber zwei Monate mehr in die Entwicklung gesteckt!
;D

HOT

2016-09-13, 13:45:25

Warum diskutiert ihr mit dem überhaupt? Was an Daten extrahierbar war bislang haben Opteron und Dresdenboy herausgeholt. Alles weitere zeigt sich nach dem Launch. Bis dahin ist alles andere Spinnerei, da gibts auch keine pseudo-Uni-Superhirne, die schon alles andere wissen.

@Leo recht so. Die zwei Monate sind echt egal. Da sind wir deutlich schlimmere Launchfails gewohnt (BD oder GF100). Zudem verschieben ja sogar beide ihre neuen CPUs - Intel z.T. recht deutlich. Kaufbare Cannonlakes werden vor 2018 nichts mehr.

Elkinator

2016-09-13, 14:00:55

2016 werden nur geringe Stückzahlen von Summit Ridge ausgeliefert, aber das ist doch eh längst bekannt.
AMD spricht aber auch IMMER von Auslieferung, nicht von Verfügbarkeit im Handel!

Man wird ihn zu Weihnachten vielleicht kaufen können, aber bei geringer Stückzahl halt zu Apothekenpreisen.

Achill

2016-09-13, 15:47:40

Schaffe89

2016-09-13, 16:39:10

2016 werden nur geringe Stückzahlen von Summit Ridge ausgeliefert, aber das ist doch eh längst bekannt.
AMD spricht aber auch von Auslieferung, nicht von Verfügbarkeit im Handel!

Man wird ihn zu Weihnachten vielleicht kaufen können, aber bei geringer Stückzahl halt zu Apothekenpreisen.

Ich glaub diese lächerliche Streitfrage hatte man schonmal bei einer AMD CPU vor ein paar Jahren, dort argumentierte man genauso.
AMD nannte für Zen als Termin immer Q4 für erste Verkäufe, vor 2 Monaten mischte man dann maybe in die Aussagen hinein und nun verschiebt mans um ein paar Monate.
Aus jedem verschobenen Release der letzten Jahre folgte bei AMD Produkten später Ernüchterung, das ist ein ganz schlechtes Omen.

Skysnake

2016-09-13, 16:49:47

Wenn AMD etwas verkauft kannst DU/ICH/WIR das aber noch lange nicht kaufen...

Iruwen

2016-09-13, 21:42:54

Jo, sieht man ja an der 480. scnr

Isen

2016-09-13, 21:46:43

@Iruwen,

eben nicht.
Die 480er wurden Monate vorher schon verkauft, bis die im Retail Markt dann auch zu kaufen waren bzw angekommen sind (Anzahl interessiert hier nicht die Bohne) dauert das eben seine Zeit. Davon kriegt keiner was mit, außer du bist in den jeweiligen Vertriebszweigen vertreten und kriegst das selbst mit.
Genau von dort kommen die meisten Leaks, da hat man als Hersteller keinerlei Handhabe mehr, um das groß zu verhindern.
Und genau das ist gemeint, das weißt du auch, aber interessiert bei AMD ja nicht.

PrivateCeralion

2016-09-14, 09:30:45

Um Schaffe89 zu wiederlegen:

“So you're going to see first in desktop with a Summit Ridge configuration 8 core 16 threads, followed in Q2 with a set of server operating based on our Naples configuration and that is we demonstrated a 64K, 128 thread server implementation.“

Mark Papermaster, gestern

maximus_hertus

2016-09-14, 10:30:46

Aus jedem verschobenen Release der letzten Jahre folgte bei AMD Produkten später Ernüchterung, das ist ein ganz schlechtes Omen.

K7 verschoben, trotzdem Top Produkt.
K8 mehrfach verschoben, wurde trotzdem zum dominierendes Produkt.
Phenom II, verschoben, dennoch gutes Produkt. Nicht die "Nr. 1", aber gut "genug".
Radeon HD 7970, verschoben, heute eine Legende, noch nie konnte man so lange mit einer Karte "vorne" mit dabei sein

Elkinator

2016-09-14, 10:36:08

Bei HWL erzählte er gestern sein Onkel würde bei GF arbeiten.

Zettabit hat echt für jedes Forum ein neues Märchen:O

Schaffe89

2016-09-14, 11:00:35

“So you're going to see first in desktop with a Summit Ridge configuration 8 core 16 threads, followed in Q2 with a set of server operating based on our Naples configuration and that is we demonstrated a 64K, 128 thread server implementation.“

Wieso sollte Naples nicht in Q2 kommen?:confused:
Ich denke der Fokus liegt deutlich stärker auf dem Servermarkt wie schon bei Bulldozer damals.

Zettabit hat echt für jedes Forum ein neues Märchen:O

:biggrin: Wer Zettabit? Da musst du mich wohl verwechseln.
Und wenn jemand was von Onkel erzählt, sollte doch schon vorher klar sein, dass sich derjeniege nur einen Spaß erlaubt.;)

robbitop

2016-09-14, 11:36:01

Radeon HD 7970, verschoben, heute eine Legende, noch nie konnte man so lange mit einer Karte "vorne" mit dabei sein

R300 und G80 waren schon auch ähnlich.

Elkinator

2016-09-15, 09:50:08

Von K12 hat man AFAIK lange nichts mehr gehört. Ob der auch unter die Räder gekommen ist?
Dafür ist K12 viel zu wichtig, berichtet halt niemand darüber, weil es keine Gamerhardware ist.
In der aktuellen Roadmap ist K12 jedenfalls noch für 2017 eingetragen, mal sehen ob das bei der nächsten Roadmap auch noch so ist.

Allerdings ist das auch das Problem, es gibt keinen Markt für das Ding.
Es soll für K12 keinen Markt geben?
Wer bietet den ausser AMD lizenzierbare ARM-Cores an?

MediaTek will bei highend mitspielen, mit den Standardkernen wird das nichts und eine Eigenentwicklung ist für MTK wohl eine Nummer zu groß.

Apple könne mit K12 beim ApfelTV die Leistung steigern, sie wollen das doch auch zur Gaminplatform ausbauen.
Für SmartPhones und leistungssachwache Tablets die eigenen Kerne, fürs iPad Pro, ApfelTV,... K12.
Die Stückzahlen sind ja bei Apple groß genug.

robbitop

2016-09-15, 10:13:51

Elkinator

2016-09-15, 10:19:47

K12 ist für ARM Core Server.
Um das zu sagen ist noch viel zu wenig über K12 bekannt.

Zum Thema lizensierbare ARM Cores? Gibt es auch bei ARM selbst.
Mit relativ wenig Leistugn, da kann MTK dann bei Highend schlecht mitspielen.

Die großen Player im SoC Geschäft haben mittlerweile alle selbst custom ARM Cores und entsprechende Design Teams
MTK nicht und die würde ich jetzt nicht als klein bezeichnen.

Die werden sicher keinen K12 lizensieren. Zumal bspw Apple mit ihren Wirbelsturm mArch schon ziemlich gut ist in Bezug auf IPC und Perf/W. Ehrlich gesagt, glaube ich nicht, dass AMD das toppen wird mit K12.
AMD wird das sogar ganz sicher toppen, K12 wird wohl ein breiterer Kern + SMT.

Ergo ist auch der Lizenzmarkt jetzt nicht so besonders groß...
Eigentlich schon, aber ist mir eh klar das bei AMD hier mal immer alles schlecht geredet wird.
Was nicht sein darf, kann nicht sein!

fondness

2016-09-15, 10:28:55

K12 ist für ARM Core Server. In dem Markt gab es IIRC mit Calxeda, Applied Mirco und Cavium. Der Markt ist sehr klein.
Der Markt ist auch nicht unbedingt an die ARM ISA gebunden. Es geht dabei um Perf/W/Core und nicht um absolute Perf. Also um viele viele gleichzeitig laufende Anwendungen, die aber pro Anwendung nicht so performancehungrig sind. Das können bisherige ARM Cores sehr gut.
Aber es gibt auch noch low power x86 Cores (Atom, CoreM) und inzwischen auch noch Konkurrenz seitens OpenPower (bspw den iX).

Es geht AMD schon primär um die ARM-ISA. Hier wollte man einen neuen Markt schaffen, nämlich high-performace-ARM-Server und damit defacto nicht mehr in direkter Konkurrenz zu Intel stehen. Nur hat sich ARM eben nicht durchgesetzt, Intel hat mit x86 im Servermarklt überall rechtzeitig reagiert und bessere Angebote geliefert als der ARM-Markt.

Die großen Player im SoC Geschäft haben mittlerweile alle selbst custom ARM Cores und entsprechende Design Teams (Samsung: M1, Qualcomm: Kryos, Nvidia: Denver, Apple: Wirbelsturm Serie). Die werden sicher keinen K12 lizensieren. Zumal bspw Apple mit ihren Wirbelsturm mArch schon ziemlich gut ist in Bezug auf IPC und Perf/W. Ehrlich gesagt, glaube ich nicht, dass AMD das toppen wird mit K12.

Ergo ist auch der Lizenzmarkt jetzt nicht so besonders groß...

K12 ist kein Smartphone Core. Das Ding wird natürlich die von dir genannten Chips deutlich schlagen, alleine schon weil der Takt grob doppelt so hoch liegen wird und SMT vorhanden sein wird, auch die IPC wird mit sehr hoher Wahrscheinlichkeit deutlich höher liegen, das Ding hat immerhin >10MB Cache pro Quadcore-Modul. K12 steht deshalb auch nicht in Konkurrenz zu den ganzen Samrtphone-Cores. Interessant wäre K12 wie schon gesagt primär für ARM-Server oder anderen Gebieten, wo hoher Leistung gefragt ist.

Um das zu sagen ist noch viel zu wenig über K12 bekannt.

AMD hat mehrmals erwähnt, dass Zen und K12 sehr lange synchron gehalten wurden und erst so spät wie möglich die ISA-Unterschiede heraus gearbeitet wurden. Man kann also schon relativ klar sagen, was ein K12 ist, nämlich ein Core mit einer sehr ähnlichen Ausrichtung wie Zen nur halt mit ARM-ISA. Es wurde sogar eine höhere IPC für K12 versprochen, einfach weil die ARM-ISA manche Sachen performater lösen kann.

Elkinator

2016-09-15, 10:59:24

Naja, trotzdem könnte K12 für Hersteller wie MediaTek interessant sein.

Nicht für SmartPhones, aber für größere Tablets.

robbitop

2016-09-15, 11:12:17

Mit relativ wenig Leistugn, da kann MTK dann bei Highend schlecht mitspielen.
Also entweder ist K12 ein low Power Core oder ein high Performance core mit hohem Takt. IIRC hat AMD mal gesagt, K12 wird eher High Performance. Insofern ist die Frage, ob der in einen mobile SoC reinpasst. Leistungsaufnahme kommt von Leistung.

MTK nicht und die würde ich jetzt nicht als klein bezeichnen.
Sind sie nicht. Aber die ARM Cores sind was perf/W angeht schon relativ gut. Insbesondere mit A73. Und mit nur einem großen potenziellen Lizenznehmer, ist das nicht gerade ein ausgewogener Markt.

AMD wird das sogar ganz sicher toppen, K12 wird wohl ein breiterer Kern + SMT.
Dann wirds aber nichts mit mobile SoCs. Und damit nichts mit Mediatek.

Eigentlich schon, aber ist mir eh klar das bei AMD hier mal immer alles schlecht geredet wird.
Was nicht sein darf, kann nicht sein!
Wenn du das ernst meinst, ist mit dir keine sachliche Diskussion möglich.
Ich freue mich für jeden Erfolg eines Underdogs wie AMD, da es gut für den Markt ist. Außerdem bin ich absolut neutral und sachlich. (ich habe nie verstanden, wie man für einen Konzern Emotionen jeglicher Art empfinden kann).
Aber ich hinterfrage stets kritisch und skeptisch. Das ist ein riesen Unterschied, der aber nicht schwer zu differenzieren zu sein dürfte.

Ergo: führst du die Diskussion auf diesem niedrigen Level (damit meine ich nur letztes Zitat) weiter, bin ich raus.

Es geht AMD schon primär um die ARM-ISA. Hier wollte man einen neuen Markt schaffen, nämlich high-performace-ARM-Server und damit defacto nicht mehr in direkter Konkurrenz zu Intel stehen. Nur hat sich ARM eben nicht durchgesetzt, Intel hat mit x86 im Servermarklt überall rechtzeitig reagiert und bessere Angebote geliefert als der ARM-Markt.

Jetzt muss man aber einen Schritt weiterdenken. Welchen Vorteil hat die reine ARM ISA? Nur die reine ISA? Ich sehe keinen.
Zumal es, wie eingangs von mir aufgezählt, in diesem Markt schon ein paar Mitbewerber gibt. Und der Markt scheint klein zu sein.
Warum sollte es sich also lohnen, dafür eine mArch zu entwickeln?

K12 ist kein Smartphone Core. Das Ding wird natürlich die von dir genannten Chips deutlich schlagen, alleine schon weil der Takt grob doppelt so hoch liegen wird und SMT vorhanden sein wird, auch die IPC wird mit sehr hoher Wahrscheinlichkeit deutlich höher liegen, das Ding hat immerhin >10MB Cache pro Quadcore-Modul. K12 steht deshalb auch nicht in Konkurrenz zu den ganzen Samrtphone-Cores. Interessant wäre K12 wie schon gesagt primär für ARM-Server oder anderen Gebieten, wo hoher Leistung gefragt ist.

Ich nehme auch an, dass es kein Low Power Core ist. Wissen tue ich es aber nicht. Aber gehen wir mal davon aus: welchen Vorteil siehst du in einem High Performance ARM-Server Core ggü POWER, x86 und co? Wenn da keiner ist, wird es auch keine Marktanteile geben, weil eher Xeon oder POWER gekauft wird.

AMD hat mehrmals erwähnt, dass Zen und K12 sehr lange synchron gehalten wurden und erst so spät wie möglich die ISA-Unterschiede heraus gearbeitet wurden. Man kann also schon relativ klar sagen, was ein K12 ist, nämlich ein Core mit einer sehr ähnlichen Ausrichtung wie Zen nur halt mit ARM-ISA. Es wurde sogar eine höhere IPC für K12 versprochen, einfach weil die ARM-ISA manche Sachen performater lösen kann.
Das habe ich auch mal gehört. Und dennoch fließt nicht unwesentlicher Aufwand, weil die ISAs ja doch einige eklatante Unterschiede haben. Hinsichtlich Entwicklungskosten und Kosten für den Rampup liegt man sicher locker im dreistelligen Mio Bereich. Selbst wenn es nur ein hoher zweistelliger Mio Betrag ist, muss ein Markt vorhanden sein, der die Investitionen plus Rendite wieder reinholt.
Aktuell sieht es nicht so aus, als gäbe es einen so großen High-Performance-ARM Markt. Ich lasse mich aber natürlich gern vom Gegenteil überzeugen.

Naja, trotzdem könnte K12 für Hersteller wie MediaTek interessant sein.

Nicht für SmartPhones, aber für größere Tablets.
Aber in Tablets gibt es auch sehr sehr enge TDPs. Ich würde mich arg wundern, wenn man da besser in Punkto Perf/W als ein A1xX-SoC der selben Generation (gleiches Erscheinungsjahr) rauskäme.

Ailuros

2016-09-15, 11:21:22

Naja, trotzdem könnte K12 für Hersteller wie MediaTek interessant sein.

Nicht für SmartPhones, aber für größere Tablets.

Da ich erst vorgestern mit einem wahren insider darueber plauderte wollen MTK, Allwinner, Rockchip oder dergleichen nicht das geringste von Windows hoeren. Woher jetzt ploetzlich irgendwelche Maerchen ueber Mediatek erscheinen, ist wohl ein Kapitel fuer sich. Mediatek hat sich in letzten Jahren bewiesen sehr vorsichtige aber gezielte Entscheidungen zu treffen die stets zu einer stabilen und relativ sicheren Verkaufs-Volumen-Steigerung fuehren. Wieso MTK ploetzlich so strohdumm waere in etwas wie "tablets bzw. groessere tablets" zu investieren wo es ueberhaupt in China ausserhalb von ultra-billigen SoCs eher tote Hose ist kann ich natuerlich nicht wissen.

Aber in Tablets gibt es auch sehr sehr enge TDPs. Ich würde mich arg wundern, wenn man da besser in Punkto Perf/W als ein A1xX-SoC der selben Generation (gleiches Erscheinungsjahr) rauskäme.

Es ist zwar zu weit OT fuer den thread, aber MTK hat erstmal eine groessere Kadenz fuer tablet SoCs und diese sind leistungsmaessig bescheidener als ihre smartphone SoCs. Zum Zeitpunkt wo es einen update zum heutigen "high end" tablet MT8176 (2 A72@2.1GHz + 4 A53) geben wird, wird es womoeglich schon smartphone SoCs mit 12-core CPUs geben :P Helio X25 ist ein decacore und hat 2 A72@2.5GHz + 4 A53 + 4 A53.

robbitop

2016-09-15, 11:22:25

K12 ist ARM. Passt also nicht zu Windows. ;)

Rabiata

2016-09-15, 11:44:49

robbitop

2016-09-15, 11:53:10

Ich glaube, bei dem von mir genannten Anwendungfall, ging es eher um Virtualisierung bei dem jede einzelne Instanz aber kaum Leistung braucht. Also brauchst du viele Kerne. Die dürfen aber schwach sein und sind dann am besten sehr sparsam.
Und genau da sind die kleinen ARM Kerne richtig gut drin. IPC und Perf/W skalieren leider diametral.

Ein schönes Beispiel ist A7/A35. Absolute IPC ist eher "meh". Aber die Leistungsaufnahme ist wirklich winzig. Skaliert man die absolute Leistung rein linear auf das Niveau von einem A72, Twister oder Kryos oder meinetwegen eines Atoms oder CoreM hoch (bzw dessen Leistung und Leistungsaufnahmen linear herunter) sieht man, dass Perf/W bei den schnelleren Cores deutlich - damit meine ich exponenziell - schlechter ist.

Das gilt aber natürlich nicht nur für Kerne mit ARM ISA. Nur waren die in mobile Devices einfach so stark verbreitet, dass sie dafür am bekanntesten waren. Ein Intel Quark zielt ja - sogar noch extremer - in die gleiche Richtung.

Ailuros

2016-09-15, 11:58:51

K12 ist ARM. Passt also nicht zu Windows. ;)

Aendert aber auch nichts am vorigen. Es gibt von keinem der ueblichen Hersteller a la MTK irgendwelches Interesse fuer higher end tablets. Bei MTK ist die Masse ~$80 tablets und das was sie als "high end" verkaufen ist eher so etwas momentan http://www.mediatek.com/en/news-events/mediatek-news/new-mediatek-soc-selected-to-power-asus-zenpad-tablet/

Screemer

2016-09-15, 12:02:27

Aendert aber auch nichts am vorigen. Es gibt von keinem der ueblichen Hersteller a la MTK irgendwelches Interesse fuer higher end tablets.
Als er seinen kommentaren verfasdt hat stand in deinen löst noch keine wort von highend sondern vom desinteresse an windows und das tangiert k12 eben nicht mal im ansatz.

Ailuros

2016-09-15, 12:07:12

Als er seinen kommentaren verfasdt hat stand in deinen löst noch keine wort von highend sondern vom desinteresse an windows und das tangiert k12 eben nicht mal im ansatz.

Ich weiss in etwa wie MTK's roadmap der naechsten Jahre aussieht und ausser sie haben erst vor Tagen diese geaendert steht kein higher end CPU, windows, high end tablet oder dergleichen darauf. Besser so? Es gab mal fuer eine kurze Zeit vor ein paar Jahren eine Moeglichkeit dass MTK fast MIPS fuer ihre "high end" SoCs lizenziert haette, aber es kam nie so weit und waere auch nicht besonders toll fuer ihre Kompatiblitaet gewesen (ARM --> MIPS).

fondness

2016-09-15, 12:25:15

Jetzt muss man aber einen Schritt weiterdenken. Welchen Vorteil hat die reine ARM ISA? Nur die reine ISA? Ich sehe keinen.
Zumal es, wie eingangs von mir aufgezählt, in diesem Markt schon ein paar Mitbewerber gibt. Und der Markt scheint klein zu sein.
Warum sollte es sich also lohnen, dafür eine mArch zu entwickeln?

Ich nehme auch an, dass es kein Low Power Core ist. Wissen tue ich es aber nicht. Aber gehen wir mal davon aus: welchen Vorteil siehst du in einem High Performance ARM-Server Core ggü POWER, x86 und co? Wenn da keiner ist, wird es auch keine Marktanteile geben, weil eher Xeon oder POWER gekauft wird.

Das habe ich auch mal gehört. Und dennoch fließt nicht unwesentlicher Aufwand, weil die ISAs ja doch einige eklatante Unterschiede haben. Hinsichtlich Entwicklungskosten und Kosten für den Rampup liegt man sicher locker im dreistelligen Mio Bereich. Selbst wenn es nur ein hoher zweistelliger Mio Betrag ist, muss ein Markt vorhanden sein, der die Investitionen plus Rendite wieder reinholt.
Aktuell sieht es nicht so aus, als gäbe es einen so großen High-Performance-ARM Markt. Ich lasse mich aber natürlich gern vom Gegenteil überzeugen.

Ich habe wie schon öfter erwähnt auch so meine Zweifel an K12. Von daher habe ich da grundsätzlich keine andere Meinung, für das Ding ist kein Markt vorhanden und es wird auch schn sehr lange nichts mehr davon erwähnt, deshabl käme eine Streichung des Projekts für mich alles andere als übgerraschend.

Complicated

2016-09-15, 16:01:33

Hinsichtlich Entwicklungskosten und Kosten für den Rampup liegt man sicher locker im dreistelligen Mio Bereich. Selbst wenn es nur ein hoher zweistelliger Mio Betrag ist, muss ein Markt vorhanden sein, der die Investitionen plus Rendite wieder reinholt.
Aktuell sieht es nicht so aus, als gäbe es einen so großen High-Performance-ARM Markt. Ich lasse mich aber natürlich gern vom Gegenteil überzeugen.
Also der ARM-Server Markt scheint richtig in Bewegung zu sein:
http://www.golem.de/news/phytium-mars-chinesischer-riesenchip-besteht-aus-64-arm-kernen-1508-115917.html
Rein von der Geschwindigkeit steht der Mars-Prozessor für ein Single-Sockel-System sehr gut da: Bei den Multithread-Benchmarks SPECint_2006_rate erreicht der Mars-Chip 585 (Float) und 672 (Integer). Ein einzelner Xeon E5-2695 v3 (http://ark.intel.com/products/81057) (Haswell-EP) mit 14 Kernen schafft 410 und 557. Der Mars-Chip soll wie der Xeon 120 Watt benötigen, obgleich er in einem 28-nm-Verfahren (vermutlich bei TSMC) gefertigt wird. Das resultiert in einer Die-Fläche von satten 640 mm². Ähnlich groß sind IBMs Power8 (http://www.golem.de/news/ibm-power-8-bandbreiten-monster-steuert-bis-zu-1-tbyte-ram-an-1308-101253.html) und Intels Xeon Phi Knights Landing (http://www.golem.de/news/knights-landing-die-xeon-phi-beherbergt-intels-bisher-groessten-chip-1503-113211.html) und Haswell-EX (http://www.golem.de/news/xeon-e7-v3-alias-haswell-ex-intels-performance-trick-bei-server-chips-heisst-tsx-1505-113900.html) sowie einige ältere Prozessoren.
Dazu auch passend:
http://www.golem.de/news/scalable-vector-extension-die-basis-fuer-kommende-arm-supercomputer-ist-gelegt-1608-122839.html
http://www.golem.de/news/supercomputer-china-und-japan-setzen-auf-arm-kerne-fuer-kommende-systeme-1606-121731.html

AMD generiert weniger Margen, macht weniger Gewinn und verliert ihre Konkurrenzfähigkeit auf mittellange SichtDas tun sie nicht wenn sie der größere Chip weniger kostet als Nvidia bei TSMC. Und das ist der Fall, daher ist der Rest auch vorbei argumentiert. Es entscheidet nicht die größe des Chips, sondern die Kosten pro Chip über die Marge.
AMDs Marge ist stabil bei 31% geblieben (-1% zum Vor-Quartal) trotz dem höheren Anteil der semicustom Sparte (+59% in diesem Quartal).
Non-GAAP gross margin was 31%, down 1 percentage point sequentially, due primarily to higher mix of semi-custom SoC sales.

Wissen wir nicht, viel wahrscheinlicher ist es dass bei TSMC die Kapazitäten irgendwann ein Ende haben und Nvidia aus diesen Gründen in 14nm bei Samsung fertigen lässt.
Und dann wird man denke ich sehen ob es von AMD ein guter Schachzug war diesen Prozess für all ihre GPU´s auszuwählen, denn es war eigentlich schon vorher klar, dass Globalfoundries nicht die Qualität liefern kann wie TSMC. Warum sich AMD erneut daran bindet und schon wieder 100 000 000 Strafzahlungen in Kauf nimmt, weiß nur Gott.
Entweder sie haben schlecht verhandelt oder die Araber haben da wiedermal die Finger im Spiel.
AMD hat weder schlecht verhandelt noch ist das ein Managementfehler wenn es jedes Jahr Zahlungen aus dem WSA für GF gibt. Dazu hatte ich hier etwas passendes geschrieben, daher als Zitat:
http://www.planet3dnow.de/vbulletin/threads/412508-Prognose-Board-Wie-geht-es-bei-AMD-weiter-Entwicklungen-Strategien-Massnahmen-die-AMD-betreffen-bzw-die-AMD-treffen-koennte?p=5114279&viewfull=1#post5114279
Ich denke nicht dass AMD hier einen Fehler macht. Die Einmahlzahlungen machen das ganze für AMD kalkulierbar. Das entscheidene ist doch wie die Zahlungen ansonsten aussehen für die abgenommenen Wafer.
Beispiel:
Angenommen ein Wafer kostet bei TSMC 5.000,- $ (40nm GPUs hatten diese Waferkosten). AMD vereinbart eine Abnahme von 1.000 Wafern zu einem Preis von 3.000,- $ mit einer Strafzahlung von 3.000,- $ pro nicht abgenommenen Wafer. Dann bezahlt AMD in jedem Fall 3 Mio. anstatt 5 Mio. für die Wafer inkl. Strafzahlung. Nun liegt es an AMD genug Produkte abzusetzen, dass auch alle Wafer versilbert werden können. Ab der Abnahme von 600 Wafern kommt man in einen Breakeven, da ohne WSA ebenfalls 3 Mio. fällig gewesen wären. zwischen 600-1.000 Wafer muss man immer eine Strafzahlung zahlen, und fährt dennoch günstiger als mit dem Preis ohne WSA. ab 1.000 Wafern spart man richtig Geld. Als Unternehmen balanciert man solche Verträge am besten, dass man 80% schafft (schon billiger als ohne WSA und feste Kosten kalkulierbar) und freut sich über die zusätzliche Gewinnspanne wenn man über 20% mehr verkaufen kann als kalkuliert und damit keine Strafzahlungen leisten muss. Gleichzeitig fährt man nicht schlechter als ohne WSA wenn man 20% weniger umsetzen kann als kalkuliert und 40% Strafe zahlt.

Also hier eine Schieflage zu unterstellen nur weil es regelmäßige Einmalzahlungen gibt an GF aus dem WSA ist sehr kurzsichtig interpretiert.
Zumal AMD bei der Ausgliederung von GlobalFoundries sich zur Abnahme von Wafer-Kontigenten verpflichtet hat bis 2024 (15 Jahre). Nur die Bedingungen werden immer wieder neu verhandelt. Diesmal wurde ein 5-Jahres Vertrag geschlossen und ein ebenso langes strategisches Entwicklungsprojekt für 7nm bis 2020.

Skysnake

2016-09-15, 22:19:23

Es geht AMD schon primär um die ARM-ISA. Hier wollte man einen neuen Markt schaffen, nämlich high-performace-ARM-Server und damit defacto nicht mehr in direkter Konkurrenz zu Intel stehen. Nur hat sich ARM eben nicht durchgesetzt, Intel hat mit x86 im Servermarklt überall rechtzeitig reagiert und bessere Angebote geliefert als der ARM-Markt.

Das kann man so noch nicht sagen. Die Dinger von Cavium usw haben sich nicht durchgesetzt. Aber die haben auch teilweise nicht das geliefert, was man erwarten konnte. Da gab es teilweise z.B. Probleme, das man die theoretische Speicherbandbreite gar nie erreicht hat. Da waren also die MemoryController, oder aber sonst was nicht wirklich der Bringer.#

Bei AMD kann man aber davon ausgehen, dass die das schon im Griff haben. Daher kann man das nicht vergleichen. Zudem ist Cavium usw eben eher ein Unbeschriebenes Blatt. Da muss man dann natürlich auch mit Skeptik klar kommen. AMD steht da genau wie Intel und IBM schon deutlich besser da, da Sie das schon seit Jahren machen und über zich Generationen gezeigt haben, dass Sie das im Prinzip können.

K12 ist kein Smartphone Core. Das Ding wird natürlich die von dir genannten Chips deutlich schlagen, alleine schon weil der Takt grob doppelt so hoch liegen wird und SMT vorhanden sein wird, auch die IPC wird mit sehr hoher Wahrscheinlichkeit deutlich höher liegen, das Ding hat immerhin >10MB Cache pro Quadcore-Modul. K12 steht deshalb auch nicht in Konkurrenz zu den ganzen Samrtphone-Cores. Interessant wäre K12 wie schon gesagt primär für ARM-Server oder anderen Gebieten, wo hoher Leistung gefragt ist.

AMD hat mehrmals erwähnt, dass Zen und K12 sehr lange synchron gehalten wurden und erst so spät wie möglich die ISA-Unterschiede heraus gearbeitet wurden. Man kann also schon relativ klar sagen, was ein K12 ist, nämlich ein Core mit einer sehr ähnlichen Ausrichtung wie Zen nur halt mit ARM-ISA. Es wurde sogar eine höhere IPC für K12 versprochen, einfach weil die ARM-ISA manche Sachen performater lösen kann.
K12 ist sicherlich alles, nur nichts lowPower/Mobile mäßiges. Ich würde das Ding eher in die Richtung von Fujitsus ARM Design im Post-K.

Jetzt muss man aber einen Schritt weiterdenken. Welchen Vorteil hat die reine ARM ISA? Nur die reine ISA? Ich sehe keinen.

Zumal es, wie eingangs von mir aufgezählt, in diesem Markt schon ein paar Mitbewerber gibt. Und der Markt scheint klein zu sein.
Warum sollte es sich also lohnen, dafür eine mArch zu entwickeln?

Ich nehme auch an, dass es kein Low Power Core ist. Wissen tue ich es aber nicht. Aber gehen wir mal davon aus: welchen Vorteil siehst du in einem High Performance ARM-Server Core ggü POWER, x86 und co? Wenn da keiner ist, wird es auch keine Marktanteile geben, weil eher Xeon oder POWER gekauft wird.

ARM hat im Vergleich zu z.B. SPARC aber auch POWER eine deutlich! größere Nutzerbasis. Das sollte man wirklich nicht unterschätzen. Fujitsu hat mit ihrem SPARC wohl immer etwas damit zu kämpfen gehabt im K Computer, das es halt quasi keine Community gab/gibt. Auch IBM mit BLUE XY stand da anders da als die x86 Systeme. DIe hatten halt den Vorteil, das es schon wirklich viele große MAschinen davon gab.

Die Vectorerweiterung von ARM wird auch sehr sehr sehr hilfreich sein. Ich hatte mir das mal etwas angeschaut und mit einigen Leuten darüber gesprochen. Da wurde schon sehr viel sehr elegant/schön gelöst. Nur bei der maximalen Vectorbreite gehen die Meinungen sehr auseinander, wobei Fujitsu die ja noch nichtmal nutzt, also noch Potenzial hat. Meiner Meinung nach ist Sie ausreichend, andere würden aber gerne noch breitere Vector sehen.

Aber das ist im Prinzip erstmal egal. Man hat für HPC aber auch Server jetzt etwas absolut konkurrenzfähiges wie es scheint. Und da es von ARM kommt, bekommt man auch keinen fragmentierten MArkt bezüglich derartiger Erweiterungen.

MAn muss jetzt dann halt nur schauen, ob sich K12 dadurch verzögert hat oder nicht.

Aktuell sieht es nicht so aus, als gäbe es einen so großen High-Performance-ARM Markt. Ich lasse mich aber natürlich gern vom Gegenteil überzeugen.

NAja, die JApaner setzen auf ARM. Das ist jetzt schon nicht zu vernachlässigen. Und bei den Chinesen muss man auch schauen, wie sich das da weiter entwickelt. Die bauen ja einfach an allem rum und nehmen halt was sich durchsetzt.

Elkinator

2016-09-15, 23:14:10

Also entweder ist K12 ein low Power Core oder ein high Performance core mit hohem Takt.
K12 ist erstmal nur eine µArch, es steht dem Hersteller frei die Kerne zu takten wie er will.

Und mit nur einem großen potenziellen Lizenznehmer, ist das nicht gerade ein ausgewogener Markt.
MTK war ein Beispiel, es gibt aber schon noch etwas mehr.

Dann wirds aber nichts mit mobile SoCs.
Eigentlich gibt es da keinen Widerspruch, werden halt statt 4-8 langsamen Kernen 2-4 stärkere mit SMT verbaut.

Wenn du das ernst meinst, ist mit dir keine sachliche Diskussion möglich.
Hier ist eh keine sachliche Diskussion möglich, liegt aber NICHT an mir!

Ich würde mich arg wundern, wenn man da besser in Punkto Perf/W als ein A1xX-SoC der selben Generation (gleiches Erscheinungsjahr) rauskäme.
Warum?
Weil AMD zu blöd ist eine vergleichbar gute µArch zu entwickeln?
Neutral bist du jedenfalls nicht, mit deinen Vorurteilen gegenüber AMD!

Da ich erst vorgestern mit einem wahren insider darueber plauderte wollen MTK, Allwinner, Rockchip oder dergleichen nicht das geringste von Windows hoeren.
Wo soll ich das behauptet haben?

y33H@

2016-09-15, 23:28:50

Und eine µArch ist idR auf ein bestimmtes Taktspektrum ausgelegt ...

Setsul

2016-09-16, 00:24:44

Ich nehme an hinter dem K12 steht ein deutliches "vielleicht".
Das Problem ist, dass die restlichen ARM Server SoCs bis jetzt noch nicht so das Gelbe vom Ei sind und die Xeon D als einzigen Nachteil den Preis haben. Das ganze Ökosystem ist noch nicht an dem Punkt, den man bei AMD wohl ursprünglich erwartet hat.
Falls Zen hauptsächlich bei den Taktraten an die Wand rennt, aber recht effizient ist, kann man damit schon in die selbe Kerbe schlagen wie die Xeon D: Effizienter als bisherige ARM Produkte, wahrscheinlich noch konkurrenzfähig mit der nächsten Generation, wesentliche bessere single threaded performance und zusätzlich noch allseits beliebte x86_64 ISA.

Wir wissen ja, dass K12 und Zen ähnlich sein sollen, aber wie ähnlich? Wenn es nur Zen mit ARM Decodern ist, wird es wahrscheinlich auf Eis liegen. 10% hin oder her sind einfach nicht genug, da macht man sich lieber nicht selbst Konkurrenz, verkauft stattdessen mehr Zen und spart sich weitere Kosten. Wenn der K12 jetzt ein Monster wäre (durchgehend 6 statt 4 weit bis auf die FPU, was auch immer), dann könnte man erstens damit auch High Performance ARM Server salonfähig machen und zweitens würde AMD bestimmt die Entwicklungskosten wieder reinholen wollen.

Nachdem der K12 aber ursprünglich auch mal für Tablets geplant war, bezweifel ich, dass es die zweite Möglichkeit ist.

Außerdem hängen die anderen ARM Server SoCs auch bei der Fertigung noch hinterher, 10nm ändert nicht wahnsinning viel und 7nm ist noch weit weg, damit macht es nichts wenn man sich etwas Zeit lässt und die gemeinsame Entwicklung von Zen und K12 auf den letzten Metern nicht parallel sondern eher nacheinander macht. Also erstmal Zen, dann K12 irgendwann sehr spät in 2017 und dann ist immernoch genug Zeit, falls man auf 10nm etwas machen will oder noch mehr Zen oder man kann sich eben schon Zen+ zuwenden.

Langer Rede kurzer Sinn, wenn jetzt der ARM Server SoC Markt zwischen Xeon D und niedrig getakteten Zen CPUs zerrieben, dann bleibt der K12 wahrscheinlich auf Eis. Die Tablet APUs gibt es auch nicht mehr, man braucht ihn einfach nicht. Falls ARM doch an Fahrt gewinnt, erwarte ich das man irgendwann im Winter langsam Gerüchte von Tapeouts hört.

Aber was hat der K12 jetzt eigentlich mit Vega zu tun?
Wir kommen hier schon weit vom Thema ab.

Complicated

2016-09-16, 07:57:08

Und eine µArch ist idR auf ein bestimmtes Taktspektrum ausgelegt ...
Auf welches Taktspektrum ist Zen festgelegt? Hier geht doch AMD einen absolut klaren Weg. Für alle Taktfrequenzen und Märkt der selbe Kern. Wenn man das ganze mit ARM-Kernen macht ist es nicht sinnvoll?

Elkinator

2016-09-16, 08:27:06

Es geht um die K12-µArch, NICHT um einen fertigen Chip!
Festgelegt ist da eigentlich nichts, keine Kernanzahlt und nichtmal der Fertigungsprozess.

Für Tablets würde sich dann auch schon 12FDX anbieten, wenn die IPC mit derer von Zen vergleichbar ist, dann muß man den Kern nicht auf 3Ghz hochprügeln.

Bei 1,5 bis 2,0Ghz wird ein K12 wohl kaum eine schlechtere Effizienz als andere ARM-Kerne haben, sonst könnte sich AMD das echt sparen.

Complicated

2016-09-16, 10:20:26

Zen ist kein fertiger Chip. Zen ist ein Coredesign wie Jaguar oder K10, K8 und auch K12.

Zur 7 nm Fertigung bei GF:
http://www.globalfoundries.com/newsroom/press-releases/2016/09/14/globalfoundries-extends-roadmap-to-deliver-industry-s-leading-performance-offering-of-7nm-finfet-technology

GLOBALFOUNDRIES’ 7nm FinFET technology will be supported by a full platform of foundation and complex intellectual property (IP), including an application-specific integrated circuit (ASIC) offering. Test chips with IP from lead customers have already started running in Fab 8. The technology is expected to be ready for customer product design starts in the second half of 2017, with ramp to risk production in early 2018.

Ailuros

2016-09-16, 10:41:44

Ausserhalb von Apple & Intel gibt es keinen SoC Hersteller der tablet SoCs entwickelt der kein big.LITTLE benutzt. Ohne Modifikationen bei einem K12 oder sonst welchem core nicht so einfach mit anderen A53 oder A35 cores paaren fuer big.LITTLE. Wenn jetzt ein jegliches Mediatek so weit gehen wuerde cores anzupassen dann koennten sie auch gleich ihre Kosten erhoehen und custom cores entwickeln. Da sie aber nur low cost SoCs entwickeln kommt so etwas momentan nicht in Frage.

Elkinator

2016-09-16, 11:17:33

Warum den Core anpassen?
Warum muß es big.LITTLE sein?

Du willst K12 aber eh nur schlecht reden, noch offensichtlicher kannst du das ja nicht zeigen!

Deine antworten zeigen mir nur eines, du hast eigentlich von der Materie nicht viel Ahnung, willst aber andere belehren:\

Wäre K12 von Intel, würdest du ihn in den Himmel loben!

Ailuros

2016-09-16, 11:27:48

Warum den Core anpassen?
Warum muß es big.LITTLE sein?

Weil wie gesagt Hersteller ausserhalb Apple und Intel ausschliesslich heutzutage benutzen und weil sonst wichtige Einzelheiten fuer global task scheduling unter anderem nicht laufen wird vielleicht?

Du willst K12 aber eh nur schlecht reden, noch offensichtlicher kannst du das ja nicht zeigen!

Ich antworte lediglich auf Deine offensichtliche Ignoranz wenn es zu ULP SoCs und deren Hersteller kommt.

Deine antworten zeigen mir nur eines, du hast eigentlich von der Materie nicht viel Ahnung, willst aber andere belehren:\

Wäre K12 von Intel, würdest du ihn in den Himmel loben!

Wenn Du willst kann die Materie auf sachlicher Ebene besprochen werden. Und Du darfst selber damit anfangen mir zu erklaeren wieso heutige SoC Hersteller in ihrer Mehrzahl big.LITTLE benutzen und welche und wieso es nicht gehen kann/darf und dann werden wir schon sehen wer hier wirkliche keine Ahnung ueber die Materie hat.

Sonst wenn es zu Intel kommt, Ihr Atom ist momentan wirklich nicht viel wert denn weder die Leistung ist umwerfend noch der Stromverbrauch, trotz Intel 14nm.

***edit: wobei dummerweise auch Apple seit dem neuestem A10 SoC "grosse und kleine" cores benutzt um wie alle anderen Strom zu sparen.

iuno

2016-09-16, 11:43:31

Screemer

2016-09-16, 11:43:36

@ail: Big.little liegt doch schlicht daran, dass die großen Kerne schlecht nach unten skalieren wenn es um Effizienz bei geringer angeforderter Rechenleistung geht. Das muss ja bei k12 nicht so sein. Genug Beispiele für solche Designs hast du ja mit qq, Apple, etc. schon gebracht. Solche Kerne zu lizenzieren kann durchaus für andere Firmen interessant sein. Da kann rockChip, mediathek auch bei derzeit anderen Plan durchaus Interesse zeigen. Mit purem highend hat das erst mal nix zu tun wenn die Kerne auch nach unten skalieren. Alles natürlich immo.

Edit: scheine ja mit dem Gedanken nicht allein zu sein. 5 Sekunden :ugly:

Elkinator

2016-09-16, 11:51:21

Natürlich kann man K12 auf mit GCN kombinieren, es muß sich nur jemand finden der soetwas entwickeln will.

Oder Apple steigt von PowerVR auf GCN um, wäre ja auch möglich nachdem GCN lizenzierbar ist.

iuno

2016-09-16, 11:58:52

Edit: scheine ja mit dem Gedanken nicht allein zu sein. 5 Sekunden :ugly:
:P :D
@Elkinator: daran dachte ich auch schon, nachdem sie auch bei Macs nur noch GCN benutzen, waere das schon eine interessante Option. Auch hinsichtlich HSA sehr spannend. Aber allzu optimistisch waere ich da noch nicht, das ist schon noch sehr spekulativ

Ailuros

2016-09-16, 12:11:21

Aber warum muss es unbedingt big.LITTLE sein? Sind die grossen ARM Standard Cores wirklich so verschwenderisch? Apple hat single thread Leistung, von der die anderen nur traeumen, vergleichsweise "kleine" Akkus und trotzdem vergleichbare Laufzeiten. Bisher ging das gut, erst die neueste Generation hat jetzt auch kleine Kerne bekommen.

Zum Zeitpunkt wo die grossen cores im A10 vergleichbare (low end) desktop CPU Leistung erreicht wird, werden komischerweise kleine cores eingesetzt? Beantwortet es nicht schon von sich aus Deine erste Frage?

Wenn nicht, wer sagt dass die area NICHT den Stromverbrauch beinflusst? Ergo wird wohl ein kleiner core der um zumindest 1/4 Mal kleiner ist als ein grosser core wohl auch weniger verbrauchen. Und in dem Markt wuerden Hersteller fuer einen einstellig niedrigeren Verbrauch sogar ihre Mutter verkaufen.....

Womoeglich wuerde AMD so anderen Herstellern erlauben, mehr den Apple-Weg zu gehen. Vielleicht sind 2 fette Kerne auch kleiner und dementsprechend guenstiger herzustellen als 4+4?

Hersteller wie Mediatek, Allwinner, Rockchip und dergleichen gehen zu standard ARM CPU IP weil es billiger ist und weil es ihnen auch verdammt hilft mit jeglicher Kompatibilitaet.

Bei big.LITTLE geht es uebrigens nicht nur um den Stromverbrauch sondern es war eine absichtliche Initiaetive seitens ARM weil es das Leben und die Geldbeutel ihrer Partner einfacher macht. Wuerde einer dieser dynamische Frequenzen fuer CPUs z.B. einsetzen muesste er dann auch automatisch den design jedesmal dem unterliegenden Herstellungsprozess anpassen. Die Semis verkaufen aber das meiste mit einstelligen $ Preisen da kann man sich solche Turnereien nicht leisten ausser man hat Umsaetze und Margen wie Apple.

@ail: Big.little liegt doch schlicht daran, dass die großen Kerne schlecht nach unten skalieren wenn es um Effizienz bei geringer angeforderter Rechenleistung geht. Das muss ja bei k12 nicht so sein. Genug Beispiele für solche Designs hast du ja mit qq, Apple, etc. schon gebracht. Solche Kerne zu lizenzieren kann durchaus für andere Firmen interessant sein. Da kann rockChip, mediathek auch bei derzeit anderen Plan durchaus Interesse zeigen. Mit purem highend hat das erst mal nix zu tun wenn die Kerne auch nach unten skalieren. Alles natürlich immo.

Edit: scheine ja mit dem Gedanken nicht allein zu sein. 5 Sekunden :ugly:

Eine CPU mit N grosser IPC braucht auch dementsprechend die area. Wieso jetzt ausgerechnet K12 jegliche relevante Physik-Regeln brechen sollte kann ich mir ehrlich nicht vorstellen. Hier mal etwas (Marketing-) Lektuere wie Mediatek entwickelt seit neuestem: http://cdn-cw.mediatek.com/White%20Papers/MediaTek%20CorePilot%203.0%20White%20Paper%20PDFCP3WP%200915.pdf

Oder Apple steigt von PowerVR auf GCN um, wäre ja auch möglich nachdem GCN lizenzierbar ist.

Dafuer muss die relativ junge "multi-year" Lizenz bei IMG erstmal auslaufen. Danach gibt es mehr Chancen dass wenn moeglich Apple es wagt selber GPUs zu entwickeln als alles andere.

Screemer

2016-09-16, 12:23:44

Wuerde einer dieser dynamische Frequenzen fuer CPUs z.B. einsetzen muesste er dann auch automatisch den design jedesmal dem unterliegenden Herstellungsprozess anpassen. Die Semis verkaufen aber das meiste mit einstelligen $ Preisen da kann man sich solche Turnereien nicht leisten ausser man hat Umsaetze und Margen wie Apple.
genau darum ging es uns doch. das übernimmt in dem fall amd beim design des k12 + mögliche gcn-ip. was soll den semi, denn dann da noch groß stören?

Ailuros

2016-09-16, 12:28:10

genau darum ging es uns doch. das übernimmt in dem fall amd beim design des k12 + mögliche gcn-ip. was soll den semi, denn dann da noch groß stören?

Wenn es sich um CPU IP handelt dann faellt die Herstellung und jegliche Anpassung auf jeglichen Herstellungsprozess auf den SoC Hersteller. Wuerde es sich um fertige chips handeln dann bezahlt Dir jegliches Mediatek und dergleichen die Preise die IHVs dafuer verlangen werden nie und nimmer.

Sonst scheinst auch Du mit Absicht zu vergessen dass AMD keine fuer ULP angepasste GPU IP hat.

Screemer

2016-09-16, 12:31:44

Eine CPU mit N grosser IPC braucht auch dementsprechend die area. Wieso jetzt ausgerechnet K12 jegliche relevante Physik-Regeln brechen sollte kann ich mir ehrlich nicht vorstellen. Hier mal etwas (Marketing-) Lektuere wie Mediatek entwickelt seit neuestem: http://cdn-cw.mediatek.com/White%20Papers/MediaTek%20CorePilot%203.0%20White%20Paper%20PDFCP3WP%200915.pdf

was "ordentliches" powergating mit regeln der physik zu tun hat kannst du ja gerne mal erläutern. natürlich benötigen solche chips auch mehr energie als kleine chips, die kein powergating nutzten müssen, aber auch die logik für die ansteuerung der kleineren dice bzw. das verteilen der geforderten leistung auf das big.little-konsturkt benötigt energie. was soll amd hinder einen a53/35, oder auch einen kleinen custom-core, als winzling einem k12 core zur seite zu stellen um idle die geforderte rechenleistung zu bringen. das ist potentiell auch nicht schlechter als a10 oder ein 4+4+2-konstrukt. wie gesagt alles imho. wir spekulieren hier und da sollten solche gedankengänge durchaus erlaubt sein.

Sonst scheinst auch Du mit Absicht zu vergessen dass AMD keine fuer ULP angepasste GPU IP hat.
was man aus amd ip abfall machen kann sieht man an adreno. ist ja nicht grad so, dass amd komplett auf den kopf gefallen ist. wie gut gcn skalierbar ist, kann dir derzeit niemand beantworten und im höchsten fall spekulieren. eine integration von gcn in der größe war bisher ja schlicht sinnlos, denn es gab keine eigenen produkte dafür. das ändert sich möglicherweise mit k12 und der lizensierbarkeit von diesem und gcn. nur weil imgtec seine ip verschleudert, was man an den zahlen der letzten quartale (http://www.telegraph.co.uk/business/2016/07/05/imagination-technologies-shares-slide-after-posting-biggest-ever/) trotz rekorden bei der integration sieht, und deshalb die höchste markt durchdringung hat, muss das nicht heißen andere könnten es nicht ebenso.

S940

2016-09-16, 12:50:29

Ailuros

2016-09-16, 12:51:57

was "ordentliches" powergating mit regeln der physik zu tun hat kannst du ja gerne mal erläutern. natürlich benötigen solche chips auch mehr energie als kleine chips, die kein powergating nutzten müssen, aber auch die logik für die ansteuerung der kleineren dice bzw. das verteilen der geforderten leistung auf das big.little-konsturkt benötigt energie.

Power und clock gating wird in allen Faellen benutzt ergo ist es keines falls ein Argument fuer die eine oder andere Seite noch loest es das Problem der groesseren die area fuer einen core mit groesserem IPC. Auf das hab ich mich mit den Physik Regeln bezogen.

Insgesamt verbraucht eine big.LITTLE Loesung etwas mehr die area so oder so, aber die zusaetzliche die area der kleinen cores wird eben genau dafuer eingesetzt dass mehr Strom gespart wird. Denn ein core mit 4mm2 bei selbst nur 50MHz Takt wird immer noch mehr verbrauchen als ein 1mm2 core bei genau gleichem Takt. Dedizierte hw ist eben sehr verbreitet im ULP Raum weil N task im Idealfall sogar gar nichts verbrauchen sollte. Ein guter video decoder unter 28nm wird fuer einen 1080p stream heute nicht mehr als 10mW verbrauchen duerfen.

was soll amd hinder einen a53/35, oder auch einen kleinen custom-core, als winzling einem k12 core zur seite zu stellen um idle die geforderte rechenleistung zu bringen. das ist potentiell auch nicht schlechter als a10 oder ein 4+4+2-konstrukt. wie gesagt alles imho. wir spekulieren hier und da sollten solche gedankengänge durchaus erlaubt sein.

Resources zur Entwicklung. Und falls es Dir auch entgehen sollte ARM kassiert pro CPU IP in der Mehrzahl ab 50 cents; natuerlich geht es bis zu $25 je nach config hoch, aber wir reden hier wohl von potentiellen ULP tablet SoCs und dafuer liegt wohl nicht mehr als $1 an. AMD ist eben NICHT dafuer ausgelegt IP zu entwickeln und zu verkaufen, genau eben der Grund wieso AMD gerechtfertigt um einiges hoehere Preise fuer ihre Konsolen semi custom SoCs kassiert.

was man aus amd ip abfall machen kann sieht man an adreno. ist ja nicht grad so, dass amd komplett auf den kopf gefallen ist. wie gut gcn skalierbar ist, kann dir derzeit niemand beantworten und im höchsten fall spekulieren. eine integration von gcn in der größe war bisher ja schlicht sinnlos, denn es gab keine eigenen produkte dafür. das ändert sich möglicherweise mit k12 und der lizensierbarkeit von diesem und gcn. nur weil imgtec seine ip verschleudert, was man an den zahlen der letzten quartale (http://www.telegraph.co.uk/business/2016/07/05/imagination-technologies-shares-slide-after-posting-biggest-ever/) trotz rekorden bei der integration sieht, und deshalb die höchste markt durchdringung hat, muss das nicht heißen andere könnten es nicht ebenso.

Na dann lass AMD erstmal eine ULP GPU IP entwickeln, denn es lohnt sich auch nicht von Qualcomm zurueckzulizenzieren und dann weiterzulizenzieren. Ein desktop Design skaliert eben NICHT gut in ein smartphone, ebenso wie en smartphone design auch nicht endlose skalierbar ist um mit einem high end GPU chip zu konkurrieren. Man muss sich hinsetzen und dafuer entwickeln und dieses kostet wieder resources....

Stimmt im Prinzip, aber AMD hat erstens die HDLibs, zweitens die internen Stromspartechniken, drittens SMT, viertens Finfets, die die Leakage im Vergleich zu 28nm deutlich im Zaum halten.

Alles zusammen ermöglicht auf. rel. kleiner Die-Fläche eine performanten CPU hinzustellen, bei der im Stromspar-Betrieb z.B. nur 1 Kern mit 2 Threads läuft, womit man dank der höheren IPC aber gut mit 4 Mini-ARM-Kernen mithalten dürfte.

Das wär aus meiner Sicht dann nur noch für IoT zu "groß".

Einzigstes Problem könnte sein, dass AMD beim K12 wie beim Zen erstmal nur Quadkern-Module entwirft, was für Tablets aber dann aber zuviel ist. Da müsste ein Lizenznehmer also Dualkern-Module bestellen.

Sicher kein Hexenwerk, kostet aber halt wieder extra, wobei es in dem Segment aber eben nichts kosten darf.

Deja vu fuer den letzten Satz aber es gibt schon noch einige "aber". FYI ist Microsoft und Apple alles andere als zufrieden mit Intel's tablet und desktop Loesungen. Man koennte hier zwar argumentieren dass Atom z.B. einfach nicht genug fuer low power optimiert ist, aber fuer vergleichbare single und multi-threading Leistung mit einem big.LITTLE tablet braucht das Intel Atom Dingsda um 25% groessere Batterie, ohne dass es besonders grosse Abweichungen in Frequenzen zwischen den beiden Welten gibt. 28HmP fuer big.LITTLE bei 1.6GHz peak (quad A15 + quad A7@1.2GHz) und 14nm Intel fuer Atom bei 1.4GHz (1.8GHz boost).

Screemer

2016-09-16, 12:59:53

HOT

2016-09-16, 13:06:00

http://www.pcgameshardware.de/CPU-Hardware-154106/News/Globalfoundries-Fertigung-1207938/

Interessanter Artikel, leider mAn nach total falsch. 7HP kann nur von 14HP abstammen und der stammt von IBM. Und 7 FDX kann nur von STs planar-FDSOI-Linie abstammen und dürfte der Nachfolger von 12FDX für 2019 sein.
Wer verfasst so einen Unsinn?
Samsung kooperiert mit GloFo bezüglich des planar-FDSOI-Prozesses, die lizenzieren offenbar die Planar-Prozesse von GloFo; die engere FinFET-Kooperation endet mit 14LPP, schon die Weiterentwicklung des Prozesses läuft in getrennten Bahnen
14LPP -> 14LPC (Samsung)
14LPP -> 14LPP+ (GloFo)
14LPP -> Ersatz für den gestrichenen 14XM (der war wiederum abgeleitet vom gestrichenen 20HPM), deswegen die Lizenz (1:1 von Samsung übernommen)
22FDX -> Weiterentwicklung von 28SHP/A und STs 28FDSOI-Prozess (Planar-GateFirst-FDSOI-Fertigungsprozess)
22FDX (2016/17) -> 12FDX (2018) -> 7FDX (2019/20) (Hiermit werden vor allem Controller, sehr billige SoCs und andere Kleinchips gefertigt)
22SOI -> 14HP -> 7HP -> 7HP (EUV) -> 5HP (Prozess für Prozessoren, GPUs(?) und SoCs)

GloFos Zukunft ist 100% SOI.

Ailuros

2016-09-16, 13:16:10

@physik: fullack.

zum rest: genau darauf zielt doch der derzeitige weg von amd hin. weg von der reinen integration, hin zu mehr lizenzen. ich sag ja nicht, dass da morgen die tür aufgeht und amd verkündet: "tada, wir haben hier das beste das ihr auf dem markt bekommen könnt." und alle sofort darauf anspringen. wir spekulieren hier um ungelegte eier und möglichkeiten, die sich amd bieten. da bin ich bei der aktuellen situation schon wesentlich zuversichtlicher als noch vor 1 2 jahren.

AMD ist nach wie vor nicht fuer IP Lizenzierung ausgelegt. Eine komplette Reform der Firma auf so eine Business-Modell wuerde leider einen brutalen "shrink" fuer AMD bedeuten ueberhaupt fuer den Umsatz.

ARM und jeglicher CPU provider bieten so viel Flexibilitaet und so viel Kompatibilitaet dass es verdammt schwer sein wird jeglichen ARM Kunden zum Umschwung zu bringen. Ihre grosse Kunden entwickeln custom cores basierend auf ARM ISA weil sie es sich leisten koennen und alle anderen benutzen (garden variety) standard CPU IP. Eins der wichtigen Gruende von ARM's Erfolg fuer CPU IP im ULP Markt ist Kompatibilitaet.

Es sollte NICHT und nirgends heissen dass ich AMD's Technologie bzw. engineering Talente irgendwie unterschaetze. Es gibt aber sehr wohl und ziemlich gravierende Gruende warum AMD bis jetzt den ULP Markt nicht beruehrt hat und wieso Intel in diesem bis jetzt (ausser ab der subsidies Aera) besonders viel Land darin gesehen hat. NVIDIA direkt dahinter, Microsoft noch mehr. Es ist eine andere Welt und diese bewegt sich mit ihren eigenen Regeln und Konstanten. Ausser AMD kann einen Anteil der Firma trennen und diesen nur fuer CPU und GPU Entwicklung widmen, lohnt es sich schwer ausser man verschenkt einfach die IP oder sogar chips wie Intel. Sonst wird auch der AMD Ableger sich es genauso schwer tun Gewinn zu machen wie jeder IP provider ausser ARM.

HOT

2016-09-16, 13:26:59

AMD hatte mal die GPU-Technologie für diesen Markt, aber damit wird jetzt Qualcomm glücklich ;) (Radeon -> Adreno). Jetzt hat man "nur" GCN. AMD wird also in diesem Markt genausowenig Fuss fassen wie Intel. Wie Weichen dafür hätten schon 2009 gestellt werden müssen, aber die alte Führung brachte einfach den Mut nicht auf.

fondness

2016-09-16, 13:56:12

Wie Weichen dafür hätten schon 2009 gestellt werden müssen, aber die alte Führung brachte einfach den Mut nicht auf.

Was sicherlich nicht die schlechteste Entscheidung war. Sowohl Intel als auch Nvidia haben eine Menge Geld in den Markt verbrannt. Und Margen gibt es dort ohnehin nicht mehr mit den haufenweise Billig-Chinesen und den Custom-SoCs aller großen Hersteller. Selbst Qualcomm bekommt schön langsam Probleme.

Ailuros

2016-09-16, 14:03:31

Nicht dass es den thread interessiert aber QCOM suchte sich vor der Adreno4xx Vorstellung nach alternativen GPU IP um, weil sie ziemlich starke Probleme hatten mit ihrer DX11 Architektur. Sie sind bei ihrer eigenen in house GPU IP geblieben, aber erst nachdem sie so manches engineering Talent eingestellt haben um das Schiff zu retten u.a. auch Eric Demers. Seit Adreno330 laufen ihre 4xx und 5xx Generation GPUs (alles DX11) wie erwartet mit Ausnahme von teilweise intensivem throttling. Ich wuerde erwarten dass Adrenos wieder zum Adreno330-Alltag mit der naechsten GPU Generation kehren werden.

Sonst ist es zwar nett den meisten Erfolg des Adreno anagram (Radeon <-> Adreno) auf ATi zurueckzuleiten, aber um Gerecht zu sein hat QCOM Erbsen fuer Imageon bezahlt weil es auch eine ziemlich bescheidene Bude damals war und hat seither etliche Male mehr an Moneten in GPU Entwicklung geschuettet dass man den heutigen Adrenos mehr QCOM anerkennen sollte als jeglichem anderen. Wie auch bei Adoptionen: Eltern sind diejenigen die die Kinder erziehen....

HOT

2016-09-16, 14:06:03

Da habt ihr beide Recht. Und thx für die Info, sehr interessant.

y33H@

2016-09-17, 10:46:45

Sockel AM4 und Bristol (?) Ridge: http://www.hwsw.hu/hirek/56123/amd-socket-am4-foglalat-platform-bristol-ridge-summit-ridge-raven-ridge-promontory-chipster-alaplap.html

57402 57403

Elkinator

2016-09-19, 11:38:56

MediaTek hat also kein Interesse an Highend?
Den SOC entwickeln sie wohl nur zum Spaß?

http://www.tomshardware.de/mediatek-helio-x35-soc-smartphone-prozessoren,news-256878.html

Ailuros

2016-09-19, 12:40:27

MediaTek hat also kein Interesse an Highend?
Den SOC entwickeln sie wohl nur zum Spaß?

http://www.tomshardware.de/mediatek-helio-x35-soc-smartphone-prozessoren,news-256878.html

Der Helio X35 ist lediglich ein hoeher getakteter X30 refresh der aber nur als fuer ihre high end smartphone SoCs dienen wird. Ausser es hat sich irgend etwas geaendert steckt in den X3x SoCs fuer die CPUs 2*A73 + 4*A53 + 4*A35 und eine quad cluster GT7400 PowerVR GPU, wobei alles Helio X3x auf einer 10FF TSMC Variante hergestellt wird. Dass der X30 seine A73 bei 2.8GHz taktet, bezweifle ich ernsthaft dass sie ohne den Verbrauch sehenswert zu beinflussen nur einfach so auf 3.5GHz unter dem gleichen Prozess steigen koennen. Bei wccftech als "Quelle" kann man sowieso nur schmunzeln im Notfall. Sollte nicht heissen dass die "grossen" cores nicht low end desktop Leistung haben werden, aber Mediatek's Xn5 refresh SoCs haben meistens ein einstelliges Prozentual hoehere Frequenz und nicht um 25% mehr....

Heute hat Mediatek fuer ihre "high end" smartphones die 10-core Helio X20 und X25 im Verkauf, wobei sie fuer tablets stets bescheidenere SoCs entwickeln: http://www.mediatek.com/en/products/mobile-communications/tablet/mt8176/

"Nur" eine 2+4= 6-core CPU bei nur 2.0GHz waehrend der Helio X25 schon bei 2.5GHz taktet fuer seine A72 cores: http://mediatek-helio.com/x20/

Nicht dass ich nicht schon alles erwaehnt habe, aber wie gesagt ich hab ja "Null" Ahnung vom ULP Markt :biggrin:

davidzo

2016-09-19, 18:53:44

Sockel AM4 und Bristol (?) Ridge: http://www.hwsw.hu/hirek/56123/amd-socket-am4-foglalat-platform-bristol-ridge-summit-ridge-raven-ridge-promontory-chipster-alaplap.html

57402 57403

http://support.hp.com/ca-en/document/c05254568

Sehr hübsch. Der Lochabstand für den Kühler sieht etwas nach Sockel 1366/2011 aus, nur ist keine backplate vorhanden. Mal sehen ob noch ein retention frame kommt oder das so bleibt. Wenn diese Kühlermontage auch bei den retail boards so implementiert wird, kann man nun endlich auch bei AMD den Kühler einfach um 90Grad drehen, je nach airflow im Gehäuse.
Mit ganz viel Glück passen sogar alte 1366/2011 Kühler :wink:

Elkinator

2016-09-19, 19:04:36

90° drehen ist nicht möglich unt Intel-Kühler passen sicher nicht drauf, weil das Patenttauschabkommen das nicht erlaubt!

davidzo

2016-09-19, 19:42:07

90° drehen ist nicht möglich unt Intel-Kühler passen sicher nicht drauf, weil das Patenttauschabkommen das nicht erlaubt!

Ein patent für vier Löcher :confused: In welcher Welt lebst du denn?

Hübie

2016-09-19, 19:48:13

Interessiert letztendlich doch alles einen scheiß im Moment. Ich (und da bin ich bestimmt nicht alleine) will endlich mal richtige Performance-Ergebnisse sehen. Dieses Geplänkel nervt langsam nur noch. :D Ich will eine zweite Athlon-Ära sehen.
Scheiß was auf Fotos vom Sockel oder irgendwelche slides mit Marketing-Geblubber. Wenn man Bdw-Performance erreicht dann sollen die das konkret auf den Tisch knallen. Macht niemand. Also bleibt die Skepsis gegenüber AMDs Märchenonkelz.

Just my 2 pens on that...

Elkinator

2016-09-19, 20:08:25

Ich lebe in der Realität!

AMD darf die Infrastruktur nicht mit Intel kompatibel machen, also keine CPUs/APUs die auf Intel-Brettern laufen, keine Kompatibilität zu Intel-Kühlern,...

y33H@

2016-09-19, 22:40:47

Keine Kompatibilität zu Intel-Sockel-Bohrungen? Wo steht das?

samm

2016-09-19, 22:58:51

Interessiert letztendlich doch alles einen scheiß im Moment. Ich (und da bin ich bestimmt nicht alleine) will endlich mal richtige Performance-Ergebnisse sehen. Dieses Geplänkel nervt langsam nur noch. :D Ich will eine zweite Athlon-Ära sehen.Da wirst du enttäuscht werden, die gewaltigen IPC-Vorsprünge ggü. Intel werden nie mehr erreicht werden. Und wenn - dann gereicht es zum Nachteil, vgl. die aktuellen GPU-Architekturen, auf einmal ist wieder der GHz-Wahn losgebroch, und wer mehr pro Takt schafft ist egal :D Ne, solange die resultierende Spieleperformance der kommenden CPUs wieder auf aktuellem i5-Niveau ist, bin ich zufrieden. 2x mehr FPUs im Vergleich mit Bulldozer dürften allein schon helfen, dann noch SMT für bessere Auslastung.

Just my 2 pens on that...Eh, grosszügig :) Normalerweise kommt man günstiger davon.

davidzo

2016-09-20, 18:07:42

Ich lebe in der Realität!

AMD darf die Infrastruktur nicht mit Intel kompatibel machen, also keine CPUs/APUs die auf Intel-Brettern laufen, keine Kompatibilität zu Intel-Kühlern,...

Ich liebe die Realität auch, habe mich mit Patentanmeldung, patentrecherche etc. eingehend beschäftigt indem ich zwei Patente formuliert und eingereicht habe von denen eins auch mittlerweile erteilt wurde.
https://www.google.de/patents/DE102013010867B4?cl=de&dq=protonet&hl=en&sa=X&ved=0ahUKEwim-svIqrbKAhXG6g4KHbcUBRIQ6AEIODAD

Ein Patent kann sowas wie konkrete Abmaße von Sockellöchern wohl kaum abdecken, da hier die Erfindungshöhe nicht ausreicht. Dafür nimmt man dann lieber ein Gebrauchsmuster.

Für einzelne Nebenmerkmale vom Gebrauchsmuster oder Patent gilt kein einzelner Schutz, erst wenn Hauptansprüche zutreffen greift hier das Patent. Der Lochabstand von Montagelöchern kann aber wie gesagt kein Hauptanspruch sein.

Elkinator

2016-09-20, 18:16:00

Es geht hier auch um kein Patent, Intel hat das mit AMD im Patenttauschabkommen geregelt.
AMD darf es einfach nicht...

Und ob du dich mit Patenten beschäftigt hast, ist mir total egal!

Foobar2001

2016-09-20, 18:23:29

Wieder, wo steht das? Das Patentaustauschabkommen ist doch unter Verschluss. Das ist doch reine Spekulation?

Elkinator

2016-09-20, 19:11:47

For example, the companies are not allowed to build processors that are compatible with competitor’s infrastructure (e.g., sockets, mainboards, etc.).

http://www.kitguru.net/components/graphic-cards/anton-shilov/amd-x86-license-agreement-with-intel-cannot-block-our-merger-or-acquisition/

Foobar2001

2016-09-20, 19:24:29

Das sind elektrische Dinge, ich seh immer noch nicht wie du daraus auf die Kuehlerhalterung schliesst.

Timbaloo

2016-09-20, 19:24:30

In "infrastructure" kann man vieles hineininterpretieren, oder auch nicht

Jedenfalls ein sehr spannender und vor allem hinsichtlich des Themas irre relevanter Aspekt.

Elkinator

2016-09-20, 19:28:28

Das sind elektrische Dinge
Nein, es umfasst auch mechanische Eigenschaften...

Foobar2001

2016-09-20, 19:29:09

Steht da nicht. Und selbst wenn bezieht sich das eher auf den Sockel als auf die Kuehlerhalterung.

Screemer

2016-09-20, 19:36:28

Wenn dem so wäre, dann hätte amd das dochbschon längst getan. Breitere auswahl an kühlern für kunden und wenigstens aufwand für die partber. Ich kann mir schon mehr als gut vorstellen, dass das beschränkungen ist.

Elkinator

2016-09-20, 20:23:04

Mich willst du belehren, aber selbst spekuliertst du was es bedeuten könnte, echt lächerlich...

Foobar2001

2016-09-20, 21:10:46

Jetzt mal langsam. Du hast das ganze als Fakten dargestellt, nicht ich. Und jetzt gibst du indirekt zu auch wild rumzuspekulieren. Ergibt total Sinn, dass ich dann "laecherlich" bin :)

Kann ja sein, dass es in dem Abkommen so drin steht, du hast aber keine Quelle dafuer. Reine Spekulation.

Loeschzwerg

2016-09-21, 16:12:02

https://www.computerbase.de/2016-09/amd-a12-9800-bristol-ridge-mit-4.8-ghz-auf-asus-octopus/

Bis Q4 müssen wir uns noch mit den AM4 Boards gedulden.

Elkinator

2016-09-21, 16:36:53

Q4 fängt eh in 10 Tagen an^^^

Loeschzwerg

2016-09-21, 17:01:28

Für das Forum hier ne lange Zeit :D

Rabiata

2016-09-23, 23:23:32

Ich lebe in der Realität!

AMD darf die Infrastruktur nicht mit Intel kompatibel machen, also keine CPUs/APUs die auf Intel-Brettern laufen, keine Kompatibilität zu Intel-Kühlern,...
Das sehe ich jetzt nicht als vorrangiges Problem.

Kühler sind reichlich am Markt und eine der billigeren Komponenten. Außerdem hat AMD mittlerweile recht brauchbare Boxed-Kühler, ich denke daß ich da erstmals in meiner PC-Karriere mit einem AMD Boxed-Kühler zufrieden wäre.

Und bei den Boards hat mir das Angebot im AMD-Bereich bisher sogar besser gefallen, speziell weil ECC-Support bei Intel richtig viel extra kostet :wink:.

herp_derp

2016-10-24, 10:25:32

Hi all! I went into the forest recently and birds have tweeted something again. They spoke about 2 new SKUs that have just hit the post-boxes of the mainboard manufacturers. They are both A0 revisions and Engineering Samples, so there is no improvement since my last post.

The first one is an 8-core design with AMD's HT implementation and it's got a 3150 MHz base clock, it's all-core turbo is 3300 MHz and the max turbo for 1 core is 3600 Mhz. Yes, here are some improvements regarding the previous 8-core SKU under the same TDP envelope.

The second SKU is a 4-core one with AMD's HT. It's got a 65W TDP and the base clock is still 2900 MHz. All-core turbo is 3100 MHz, max turbo is 3400 MHz. I don't know if it's only an SKU for testing mainboards or something is not okay with the clock-wattage correlation. I mean on higher clocks the 4-core SKU steps into the 95W TDP envelope, AMD can't keep the wattage low. Maybe GloFo's 14nm process needs some maturing... Frankly I don't have a clue what's in the background.

Retail AM4 mainboards are under production. The whole platform will be ready to have a paper-launch at the end of the year with a real availability in February of 2017. Performance wise the Zen uarch will be around Haswell and Broadwell (except for FMA), it seems it won't catch Skylake clock for clock. It's not a big deal, but if the clocks can't go higher until the start it won't fulfill the expectations. And we all know that expectations in this case are very high...

https://forums.anandtech.com/threads/new-zen-microarchitecture-details.2465645/page-132#post-38535254