Alle kommenden Prozessoren - B3-Stepping, Triple-Core, Shanghai, Puma, Fusion, etc.

[reunion]

Da der andere Thread nach dem erscheinen des K10 nicht mehr aktuell ist und kürzlich die neuen AMD-Roadmaps geleaket wurden, ist denke ich ein neues Thema angesagt. Zuerst die offizielle Produktroadmap:

http://b.imagehost.org/0197/1_1.png

http://www.computerbase.de/news/hardware/prozessoren/amd/2008/februar/roadmap_amd-prozessoren_q4_08/


Liefertermine:

http://b.imagehost.org/0197/6.png

Technologieroadmap Desktop:

http://b.imagehost.org/0197/2_4.png

http://www.computerbase.de/news/hardware/prozessoren/amd/2008/februar/details_amd_deneb_propus_heka/


Technologieroadmap Mobile:

http://b.imagehost.org/0197/1n.png

http://www.computerbase.de/news/hardware/prozessoren/amd/2008/februar/neue_roadmap_amds_notebook-prozessoren/

[reunion]

Erste Shots des 45nm Chips Deneb/Shanghai inkl. Q&A zum neuen 45nm Prozess und der dazugehörigen Präsentation:

http://www.amd.com/us-en/assets/content_type/Additional/44695A_Die_single_047207_lowRes.jpg

http://www.amd.com/us-en/0,,3715_15503,00.html?redir=45nm01

AMD liefert erste 45 nm Shanghai und Deneb Chips aus:
http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1204648113

B3 Stepping rechtzeitig Anfang Q2:
http://www.xbitlabs.com/news/cpu/display/20080303162803_AMD_Ready_to_Launch_Refreshed_Barcelona.html

[Faint86]

Ist der Shanghai jetzt nur ein Shrink auf 45nm + 6MB Level 3 Cache oder wurde da noch ein bisschen was verbessert?

[w0mbat]

Es wurde noch was verändert, also kein einfacher Die-Shrink :)

[GeneralHanno]

AMD nenn die 45nm architektur nicht umsonst K10.5 ;)

es wird auch optimierungen am rechnenwerk genben!

[Gast]

Barcelona wurde vor 1 Jahr gezeigt, aktuell noch nicht richtig verfügbar. Penryn wurde vor 1 Jahr zum ersten Mal gezeigt und ist noch nicht wirklich verfügbar, beim K10.5 wird es kaum anders sein. 45nm CPU erwarte ich dieses Jahr nicht mehr von AMD und die 65nm-CPU sind nicht ansatzweise konkurrenzfähig, weder PLV noch Spitzenleistung.

[w0mbat]

Barcelona wird schon seit einiger Zeit massenweiße in Großrechnern verbaut und den Penryn kann man in Form eines QX9650 schon seit letztem Jahr kaufen.

[reunion]

Ich hoffe die Vcore wird nicht korrekt ausgelesen:

http://b.imagehost.org/0198/7.jpg

http://www.computerbase.de/news/hardware/prozessoren/amd/2008/maerz/amd_45-nm-prozessor/

[laser114]

Auf dem Shanghai-System liest CPU-Z 1,15 Volt aus:
http://www.pcgameshardware.de/?menu=browser&article_id=634840&image_id=786045

[w0mbat]

Laut cpuz wird die vcore beim deneb noch nicht korrekt ausgelesen.

[Thunder99]

Sind nun nach den Planungen von AMD der "Kuma" mit L3 Cache und sein Nachfolger "Regor" ohne? "0MBL3Cache" laut Folie.
Meine dem letzt was entsprechendes gelesen zu haben

[AnarchX]

Steht doch in der Roadmap in #1 -> "Shared L3 & 0MB L3".

Also wird es Modelle mit deaktiviertem L3 geben bzw. welche ohne um Waferspace zu sparen, aber auch welche mit L3-Cache.

[laser114]

Deneb (Quad-Core, 6 MiB L3-Cache), Propus (Quad-Core, kein L3-Cache) und Regor (Dual-Core, kein L3-Cache) sind meines Wissens native Dice, der Rest den es noch geben wird dann irgendwelche Ableitungen davon.

Propus wird dann sicher der Mainstream-Quad-Core.

[AnarchX]

Bei Regor mit L3-Cache könnte man ja eigentlich auch einen Heka mit defekten Core nutzen bzw. könnte ich mir vorstellen, dass es vielleicht gar keinen nativen Dual-Core mehr hier gibt.;)

[reunion]

AMD zeigt System mit 16 Kernen in 45 Nanometer:
http://www.pcgameshardware.de/aid,634840/News/Cebit_2008_AMD_zeigt_System_mit_16_Kernen_in_45_Nanometer/

[laser114]

Bei Regor mit L3-Cache könnte man ja eigentlich auch einen Heka mit defekten Core nutzen bzw. könnte ich mir vorstellen, dass es vielleicht gar keinen nativen Dual-Core mehr hier gibt.;)

Hmm, Barcelona fässt 283 mm² in 65nm. Da ist zwar noch etwas mehr Cache dabei, aber gleichzeitig kommt in Propus auch noch der neue Memory-Controller und ein perfekter Shrink ist auch nicht zu erwarten. Das werden IMHO mindestens 125 mm². Ist für Low-Cost-Produkte nicht so angenehm. AMD hat ja auch einen echten Single-Core in 65nm für das absolute Billig-Zeug (ob der sich rechnet weiß ich aber nicht).

[Gast]

AMDs eight core Montreal is a native one: http://www.fudzilla.com/index.php?option=com_content&task=view&id=6154&Itemid=1

[HOT]

Deneb (Quad-Core, 6 MiB L3-Cache), Propus (Quad-Core, kein L3-Cache) und Regor (Dual-Core, kein L3-Cache) sind meines Wissens native Dice, der Rest den es noch geben wird dann irgendwelche Ableitungen davon.

Propus wird dann sicher der Mainstream-Quad-Core.

Eher anders: Eher ist der Regor mit 3MB L3 nativ und der ohne ein teildeaktivierter Propus, während Heka teildeaktivierte Daneb sind. Was anders würde keinen Sinn machen. Der Regor ist in 45nm eh schon ziemlich klein (~80mm²). Meiner Meinung nach werden die Stars CPUs auch auf Rev.D umgestellt, wenn AM3/G3 kommt. Sie bekommen nur aus irgendeinem Grund keinen neuen Namen - wahrscheinlich weil einfach der Zeitabstand sehr gering ist, in dem die Rev.C für AM2+/F auf dem Markt ist (ca. 1/2 Jahr).

Hmm, Barcelona fässt 283 mm² in 65nm. Da ist zwar noch etwas mehr Cache dabei, aber gleichzeitig kommt in Propus auch noch der neue Memory-Controller und ein perfekter Shrink ist auch nicht zu erwarten. Das werden IMHO mindestens 125 mm². Ist für Low-Cost-Produkte nicht so angenehm. AMD hat ja auch einen echten Single-Core in 65nm für das absolute Billig-Zeug (ob der sich rechnet weiß ich aber nicht).

Von den 283mm² bleiben bei einem reinen Die-Shrink grad mal etwas weniger als 48% der Fläche übrig. Das wären ca. 135mm². Rechnet man jetzt noch den (um den Faktor 1,8-2) dichter gepackten Cache dazu und den Erhalt einiger Anschlussmöglichkeiten bleiben da ~160-180mm² übrig für eine Rev.C CPU. Die Rev.D soll nochmal die Cachepackdichte verbessern. Davon die Hälfte sind um die 80mm².
Für den Kuma siehts natürlich eher bitter aus. Der sollte so 160mm² haben. Deshalb ist das auch nur ein Nischenprodukt (2 oder 3 Ausprägungen bis er durch Regor ersetzt wird). Interessant wäre, ob er auch die IPC Improvements des K10,5 mitbekommen hat - halte ich nicht für unwahrscheinlich. Er ist ja in der gleichen Zeit entwickelt worden, nur wird das Die dank ausgereiften 65nm früher fertig. Ich denke, der Fertigungsfokus bleibt weiterhin auf dem K8 (Athlon4000 Serie).

AMDs eight core Montreal is a native one: http://www.fudzilla.com/index.php?option=com_content&task=view&id=6154&Itemid=1

Ist sicherlich problemlos machbar. Der sollte etwas mehr als 300mm² (Rev.D) haben und die Technik dafür wird man beim K10 schon mitentwickelt haben. Das wäre ein deutlicher Effizienzbonus ggü. Nehalem (270mm²). Von Beckton erst garnicht zu sprechen, der sollte so mit 700-800mm² daherkommen... Aber Intel hat ja Fabspace, da kann man sich sowas auch erlauben :D.

[Thunder99]

Steht doch in der Roadmap in #1 -> "Shared L3 & 0MB L3".

Also wird es Modelle mit deaktiviertem L3 geben bzw. welche ohne um Waferspace zu sparen, aber auch welche mit L3-Cache.
Verstehe, war mir bis jetzt nicht klar weil es immer hieß ohne L3 Cache (OMB)

[up¦²]

Hans de Vries (http://chip-architect.com) hat sich mal reingekniet:
Shanghai - Nehalem Vergleich:
http://aceshardware.freeforums.org/finally-an-image-of-shanghai-t405-15.html#5302

[Headman]

Von den 283mm² bleiben bei einem reinen Die-Shrink grad mal etwas weniger als 48% der Fläche übrig. Das wären ca. 135mm². Rechnet man jetzt noch den (um den Faktor 1,8-2) dichter gepackten Cache dazu und den Erhalt einiger Anschlussmöglichkeiten bleiben da ~160-180mm² übrig für eine Rev.C CPU. Die Rev.D soll nochmal die Cachepackdichte verbessern. Davon die Hälfte sind um die 80mm².



Wenn man sich die Daneb/Shanghai Die-Plots anschaut ist der Cache aber (noch) nicht dichter gepackt.

In der Praxis wird man nicht in die Nähe von 48% kommen, beim Sprung von 90nm auf 65nm (a64x2 rev f -> g) ging es auch nur von ca. 180 mm^2 auf 120 mm^2.

[HOT]

Das Die ist wohl doch etwas grösser als ich dachte ;).

[AnarchX]

Hmm... ob die Die-Sizes denn wirklich stimmen, beim Bloomfield wurden doch schon desöfteren knapp unter 200mm² genannt.

Beim Bloomfield/Nehalem hat er zudem einen Memorychannel unterschlagen.


Aber wenn die Daten wirklich stimmen, dann hat AMD wirklich noch etwas zu tun im Bezug auf Cachedichte.

[HOT]

Die Daten bezüglich der Cache-Dichte können nicht stimmen. L2 und L3 haben garantiert keine identsche Dichte beim K10.5. Das geht auch schon aus dem Bild hervor.

http://www.pcgameshardware.de/aid,635159/Alle_Details_zu_AMDs_45-Nanometer-Prozessoren/
nanu SSE5 schon im Shanghai? Die PCGH scheint sich da ja ziemlich sicher zu sein...

[Sorkalm]

CB scheint gute Quellen bei AMD zu besitzen - hier die Roadmap für OEMs:

http://s3.directupload.net/images/user/080313/6fgnly6i.png

http://s3.directupload.net/images/user/080313/n83vgh2w.png

http://www.computerbase.de/news/hardware/prozessoren/amd/2008/maerz/amd_triple-core-phenom/

[GeneralHanno]

meint ihr, AMD wird wirklich eine komplette produktionsstraße für die K10-dual-core aufmachen? oder wird man auf teildeaktivierte barcelonas zurückgreifen ...

[Gast]

Das barcelona die ist viel zu groß um wirklich profitabel k10 dcs herzustellen.
Das wird sicher ne eigene Produktionsstraße

[Gast]

Das wird sicher keine eigene Produktionsstrasse, sonst wären die Dual-Cores schon längst auf dem Markt. Oder gibt es sonst einen Grund, warum die erst lange nach dem Quad-Core erscheinen?

[GeneralHanno]

aber man will ja auch am brisbane festhalten (K8-dualcore@65nm). zudem kommt der neue notebookprozessor (K8.5@65nm) dazu. außerdem muss man ja auch den barcelona (K10@65nm) fertigen. ich meine mal gelesen zu haben, dass AMD parallel nur 3 65nm fertigungsstraßen zur verfügung hat *duck&weg*

[Sorkalm]

Der neue Mobilprozessor und Kuma könnten ein und dasselbe Die sein...

[GeneralHanno]

eigentlich nicht (außer AMD hat seine roadmap ordentlich umgekrempelt):

brisbane: K8 - Rev.G - K8@65nm - 2 cores
barcelona: K10 - Rev.B - K10@65nm - 4-cores
kuma: K10 - Rev.? - K10@65nm - 2-cores (nativ????)
mobilprozessor ("griffin"): K8 - Rev.H - K8.5@65nm - 2-cores(nativ!!!)

du siehst, dass kuma und griffin nicht das selbe sind.

€dit: auf computerbase werden die roadmaps von AMD sehr schön behandelt ...

[Sorkalm]

Woher hast du die Details von Kuma?

[GeneralHanno]

schaut mal bei computerbase news amd roadmap ;)

€dit: vll wissen ja HOT oder w0mbat mehr zu dem thema ...

[Sorkalm]

Hmm, gut die Angabe mit L3-Cache stimmt wohl nicht, von daher ist das wohl unwahrscheinlich. Aber generell wäre der Die wohl auch im Desktopmarkt einsetzbar.

[Thunder99]

Sry, doppelpost

[Thunder99]

Wenn man sich den Vergleich anschaut zwischen einem simulierten Phenom X2 und einem alten X2 sind die Unterschiede nicht sehr groß

AMD braucht auch bei den neuen X2 entweder wesentlich mehr Takt und/oder die 45nm Modelle :(

Quelle: PCGHW

[HOT]

Der Kuma soll 2MB L3 haben und 512kB pro Kern. Griffin (Rev.H) soll 1MB pro Kern aber keinen L3 haben. Zudem hat Kuma K10 Kerne und Griffin K8 Kerne. Das ist 100%ig nicht dasselbe Die ;).
Es ist natürlich nicht auszuschließen, dass Kuma nur ein teildeaktivierter K10 ist, da die Eckdaten sehr ähnlich sind. Meiner Meinung nach wird Kuma auch nur ein Nischenprodukt - AMD konzentriert den Markt sehr auf Quads und Triples. Für OEM-DualCore-Ware hat man ja den K8 Rev.G. Warum nicht Rev.H produziert wird muss produktionsbedingt sein, Rev.G ist wohl doch einiges billiger - grosse L2 mit niedrigen Latenzen usw. Die Rev.H wird sicherlich ein ziemlich optimiertes Design sein.
Meiner Meinung nach verdichten sich die Hinweise, dass es eher kein natives K10 DualCore Die in 65nm gibt - zumal es einfach keinen Platz dafür gibt. Ich denke, native K10-DualCores wird es erst mit Swift wirklich geben.
Man produziert dann bei AMD 4 Dies, für eine Fab reicht das dann auch:

K10 Rev.B Quad
K10 Rev.C Quad
K8 Rev.G Dual (wandert vermutlich nach Chatred und wird von der K10 Rev.C verdrängt mit der 45nm Umrüstung der Fab36)
K8 Rev.H Dual

Die AM3/G3-Wachablösung wäre dann ca. Frühjahr/Sommer nächsten Jahres (Die Fab38 ist dann ja in Betrieb):

K10 Rev.D (Montreal/Hydra-Die) Octa (Octa-Quad für G3)
K10 Rev.C Quad (Quad-Triple-Dual für AM2+/3 und F)
K10 Rev.C Quad ohne L3 (Quad-Dual für AM2+/3)
K10 Swift Dual (neuer Sockel nötig; Anm. siehe unten)
K8 Rev.H Dual (wandert vermutlich dann nach Chatred)

Anm.: Das Whiteswift ein teildeaktivierter Blackswift wird ist jetzt schon sicher. Es sind auch Versionen mit deaktiviertem IGP im AM3 Package als Regor ohne L3 möglich.

[GeneralHanno]

danke HOT! schöner post!

AMD K11 eventuell mit K6-Elementen?
http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1207000861

[reunion]

AMD K11 eventuell mit K6-Elementen?
http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1207000861

Oh mann, das ist doch derart offensichtlich ein Aprilscherz!

[Argoth]

Oh mann, das ist doch derart offensichtlich ein Aprilscherz!

Vorallem weil der Bericht um 00:01 des 1.April 2008 aufgeschaltet wurde. :rolleyes:

[BlackBirdSR]

Vorallem weil der Bericht um 00:01 des 1.April 2008 aufgeschaltet wurde. :rolleyes:

Das weniger. Vor Allem wegen dem Inhalt, der völlig unrealisitisch ist ;)

[Sorkalm]

AMD hat das CPUID-PDF aktualisiert und dabei folgende Punkte hinzugefügt:

• CPUID Fn0000_0001_ECX[SSE41]: Added.
• CPUID Fn0000_0001_ECX[SSSE3]: Added.
• CPUID Fn8000_0001_ECX[SSE5]: Added.
• CPUID Fn8000_0001_ECX[IBS]: Added.
• CPUID Fn8000_0008_EAX[GuestPhysAddrSize]: Ad
• CPUID Fn8000_0008_EAX[PhysAddrSize]: Updated
• CPUID Fn8000_000A_EDX[Ssse3Sse5Dis]: Added.

http://www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/25481.pdf

Die letzte Änderung war von Juli 2007, da wurde SSE4A hinzugefügt.

Kommt SSSE3/SSE4.1/SSE5 schon im Shanghai/Deneb?

[stickedy]

Wäre anzunehmen. Ansonsten machen ja dazugehörige CPUIDs wenig Sinn...

[Gast]

SSE5 gibt es definitiv erst mit Bulldozer, das wurde von AMD wohl nicht ohne Grund so angegeben.

[mrt]

Wenn dem so wäre, dann würde das CPUID-PDF eher wenig Sinn machen. Explizit angegeben hat es AMD eigentlich nie wirklich, könnte also durchaus sein das wir SSE5 in Shanghai/Deneb sehen. Ich halte es aber nicht für sehr wahrscheinlich.

Edit:
Da steht ja auch SSE4.1, dass kann sich dann nicht um Shanghai handeln, da das ein wenig zu schnell ginge, denn das Patentaustauchabkommen sieht einen längeren Zeitraum als 12 Monate Abstand vor.

[Gast]

AMD könnte seine schnellsten CPUs ja auch bei IBM fertigen lassen, dann könnten sie schon im Q3 2008 in 32nm herstellen. Ein Jahr vor Intel, das wär doch mal was.

"IBMs 32-nm-Chips ab dem 3. Quartal 2008 für Dritthersteller"
http://www.golem.de/0804/58999.html

[[fu]121Ah]

das sind speicherchips und einfache logikbausteine die da gefertigt werden... nen riesen chip kannst du da nicht einfach pressen.

[Gast]

121Ah;6432475']das sind speicherchips und einfache logikbausteine die da gefertigt werden... nen riesen chip kannst du da nicht einfach pressen.
?

"Nun hat IBM angekündigt, bereits im dritten Quartal 2008 die Serienfertigung der bisher feinsten Halbleiterstrukturen für Prozessoren aufnehmen zu können."

[[fu]121Ah]

?

"Nun hat IBM angekündigt, bereits im dritten Quartal 2008 die Serienfertigung der bisher feinsten Halbleiterstrukturen für Prozessoren aufnehmen zu können."
damit sind NICHT core 2 quads oder phenoms respektive prozessoren in deren liga gemeint!

da kannst du vielleicht nen atom oder nen C7 fertigen... ab anfangs 09 vielleicht auch brauchbare chips. merke, solche technologien müssen verfeinert werden.

du kannst auch nicht einfach n motor auf 700ps ziehen und dann in der redline starten!

[Sorkalm]

Da steht ja auch SSE4.1, dass kann sich dann nicht um Shanghai handeln, da das ein wenig zu schnell ginge, denn das Patentaustauchabkommen sieht einen längeren Zeitraum als 12 Monate Abstand vor.

Das weißt du woher...?

Der erste 64-Bit-Prozessor von Intel auf AMD64-Basis kam auch im zweiten Quartal 2004. Der erste Opteron kam am 22. April 2003, das ist kaum mehr als ein Jahr Abstand...

[Gast]

AMD könnte seine schnellsten CPUs ja auch bei IBM fertigen lassen, dann könnten sie schon im Q3 2008 in 32nm herstellen. Ein Jahr vor Intel, das wär doch mal was.

"IBMs 32-nm-Chips ab dem 3. Quartal 2008 für Dritthersteller"
http://www.golem.de/0804/58999.html

falsch http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=204800382

[Gast]

falsch http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=204800382
Hm, passt doch. Eetimes hat nur das falsche Jahr drin.

[mrt]

Das weißt du woher...?

Der erste 64-Bit-Prozessor von Intel auf AMD64-Basis kam auch im zweiten Quartal 2004. Der erste Opteron kam am 22. April 2003, das ist kaum mehr als ein Jahr Abstand...
Wurde inoffiziell angedeutet als man das Abkommen 01/02 neu verhandelt hat. (18-24 Monate)
Was aber mehr mit der Verspätung des K8 zu tun hat.

[Coda]

Ich kann mir nicht vorstellen dass IBM soviel vor Intel ist was den Prozess angeht. Ich würd instinktiv eher genau das Gegenteil erwarten.

[mrt]

Für Prozessoren vom Schlage eines C2D ist Intel traditionell weiter. Bei hochkomplexen (zB GPUs) aber auch bei einfachen Logikbausteinen sieht es natürlich anders aus, ist aber auch nicht wirklich Intels Markt ;)

[Coda]

Das mit dem "hochkomplexen" bezweifel ich jetzt mal. Nur weil sie weil sie viel Cache-Transistoren brauchen heißt das noch lange nicht dass sie die Logik nicht im Griff haben. Wo die auf dem Chip ist ist letzenendes ja egal. Sie muss funktionieren.

[mrt]

Es macht aber einen Unterschied ob ich auf dem Wafer hauptsächlich Logik- oder ob ich viele Cachetransistoren habe. Trifft ersteres zu und ich hab ein GPU-ähnliches Design, dann werde ich den Prozess eher dahin optimieren, dass beim Schalten der Transistoren möglichst wenig Ladungsträger bewegt werden müssen, ebenso werde ich versuchen Produktionsfehler zu vermeisen und dafür eher auf Takt versichten, da Redundanz für Logiktransisoren in der Regel eher teuer ist. Hab ich viele Cachetransistoren und ein Design ähnlich CPUs, werde ich eher die Leckströme bekämpfen (da ja weniger Transistoren schalten) und auf Teufel komm raus auf Taktraten setzen, da Fehler eher gleichverteilt sind und ich kann Cacheteile nett abschalten und einige Zellen für Redundanz ist auch billiger und einfacher.

Daher ist es für mich auch klar warum Intel Larabee nicht selbst fertigt.

[HOT]

?

"Nun hat IBM angekündigt, bereits im dritten Quartal 2008 die Serienfertigung der bisher feinsten Halbleiterstrukturen für Prozessoren aufnehmen zu können."
Das wird bei AMD nicht anders sein. Das dauert dann trotzdem bis Ende 2009 bis ein fertiges Design in Massen kaufbar ist. Genauso bei IBM.

[Coda]

Ich hoffe die Vcore wird nicht korrekt ausgelesen:

http://b.imagehost.org/0198/7.jpg

http://www.computerbase.de/news/hardware/prozessoren/amd/2008/maerz/amd_45-nm-prozessor/
Da kann ich dich beruhigen. Das würde kein 45nm-Prozess aushalten.

[AnarchX]

Jedenfalls nicht lange... :D

Mal etwas neues zum Thema:
Dodeca-core: The Megahertz Race is Now Officially the Multi-core Race (http://www.dailytech.com/Dodecacore+The+Megahertz+Race+is+Now+Officially+the+Multicore+Race/article11531.htm)

[ESAD]

Es macht aber einen Unterschied ob ich auf dem Wafer hauptsächlich Logik- oder ob ich viele Cachetransistoren habe. Trifft ersteres zu und ich hab ein GPU-ähnliches Design, dann werde ich den Prozess eher dahin optimieren, dass beim Schalten der Transistoren möglichst wenig Ladungsträger bewegt werden müssen, ebenso werde ich versuchen Produktionsfehler zu vermeisen und dafür eher auf Takt versichten, da Redundanz für Logiktransisoren in der Regel eher teuer ist. Hab ich viele Cachetransistoren und ein Design ähnlich CPUs, werde ich eher die Leckströme bekämpfen (da ja weniger Transistoren schalten) und auf Teufel komm raus auf Taktraten setzen, da Fehler eher gleichverteilt sind und ich kann Cacheteile nett abschalten und einige Zellen für Redundanz ist auch billiger und einfacher.

Daher ist es für mich auch klar warum Intel Larabee nicht selbst fertigt.

von wem wird denn Larrabee gefertigt?

[reunion]

Jedenfalls nicht lange... :D

Mal etwas neues zum Thema:
Dodeca-core: The Megahertz Race is Now Officially the Multi-core Race (http://www.dailytech.com/Dodecacore+The+Megahertz+Race+is+Now+Officially+the+Multicore+Race/article11531.htm)

Nicht schlecht. Der Nachfolger von Shanghai wird also mit Instanbul ein nativer Hexa-Core, ähnlich wie Intels Westmere. Wohl ganz klar eine Reaktion auf Intel. Und im Serverbereich bringt man eine 12-Core-CPU mit zwei Chips auf einem Package und einem fiktiven Quad-Channel-SI.

http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1208516368

[AnarchX]

Wenn man wirklich 4 Speicherkanäle nutzen will bedeutet das aber auch einen neue Sockel.

This move is likely a preemptive strike against Intel's Nehalem tri-channel memory controller.
Fragt sich nur ob Intel bei 3 Kanälen oberhalb von 8 Kernen stehen bleibt.

[GeneralHanno]

intel betont ja nicht umsonst, dass die nehalem architektur extrem flexibel skalierbar ist ;)

[reunion]

intel betont ja nicht umsonst, dass die nehalem architektur extrem flexibel skalierbar ist ;)

Auch nicht flexibler als ein K8 seit Jahren ist. Die Crossbar erlaubt es eben leicht neue Kerne anzuflashen.

[GeneralHanno]

naja das "problem" bei AMD ist, die crossbar ist super, aber der kern bereich so naja. intel hat einen super core und bald auch einen super off-core ...

[CrazyIvan]

Wurde inoffiziell angedeutet als man das Abkommen 01/02 neu verhandelt hat. (18-24 Monate)
Was aber mehr mit der Verspätung des K8 zu tun hat.
Will jetzt von Dir keine Quelle, aber bist Du Dir sicher, dass da so eine Art Rahmenvertrag geschlossen wurde? Ich war bisher immer davon ausgegangen, dass für jede Technologie einzelne Verträge gechlossen wurden - ähnlich der Sockel-Lizenzen für Chipfertiger. Und der letzte solche Vertrag war halt SSE3 <-> AMD64.

[Sorkalm]

Wenn man wirklich 4 Speicherkanäle nutzen will bedeutet das aber auch einen neue Sockel.

Den braucht man auch für DDR3, der ja auch im Serverbereich kommen sollte. Kann man daher zusammen einführen (und es soll ja 2009 die "Next Generation Server Plattform" kommen).

naja das "problem" bei AMD ist, die crossbar ist super, aber der kern bereich so naja


Dazu Derrick R. Meyer am 17. April 2008 (also vorgestern) zur Verkündung von AMDs Quartalszahlen:

The Bulldozer core is in development in 45-nanometer technology and we’ll be sampling that in 2009.
http://seekingalpha.com/article/72812-amd-q1-2008-earnings-call-transcript?page=10

[GeneralHanno]

bulldozer wird imo K11 werden und soll ja angeblich komplett neu sein ...
aber intel schläft ja nicht ;)

[Coda]

Bulldozer muss sich überhaupt erstmal gegen Nehalem behaupten. Das ist so einfach nicht.

[GeneralHanno]

naja bulldozer wird frühestens ende 2009 verfügbar sein - und dann sehen wir auch schon den nehalem shrink@32nm ...

ende 2008 heißt es erstmal K10.5 gegen nehalem ;)

[Sorkalm]

naja bulldozer wird frühestens ende 2009 verfügbar sein - und dann sehen wir auch schon den nehalem shrink@32nm ...

Eher 2010. Der Gegner wird vll. am Anfang, wenn alles klappt, Westmere (also Nehalem-Architektur), sonst aber Sandy Bridge...

Auf jedenfall ist damit AMDs langfristige Roadmap klar:

Ende 2008 -> Quad-Core K10 45 nm
Irgendwann 2009 -> Hexa-Core K10 45 nm (im Server auch x2)
2010 dann Bulldozer/K11 in 45 nm

[GeneralHanno]

ist eigentlich auch der umstieg von DDR2 auf DDR3 immer noch für den K10.5 vorgesehen, oder erst für bulldozer?

[Sorkalm]

Shanghai/Deneb bekommen einen kombinierten DDR2/DDR3-Speichercontroller, also eindeutig K10. :)

[GeneralHanno]

ist das gesichert? aber der Am3 sockel kommt doch erst ein paar monate nach dem Shanghailaunch?

wird bulldozer voraussichtlich einen neuen sockel brauchen?

[Sorkalm]

ist das gesichert? aber der Am3 sockel kommt doch erst ein paar monate nach dem Shanghailaunch?

Anders kann man AMDs Informationen nicht interpretieren. Dass der Sockel erst später startet hat wohl mit der Verteilung der Prioritäten zu tun (evtl. gab es da auch Anpassung an die Chipsatzabteilung ;) ).

http://s7.directupload.net/images/user/080419/x272eie2.jpg

wird bulldozer voraussichtlich einen neuen sockel brauchen?

Da musst du wohl einen Hellseher fragen. ;)
Für interne Core-Veränderungen wäre das aber eigentlich nicht notwendig...

[mrt]

von wem wird denn Larrabee gefertigt?
Das hat Intel noch nicht gesagt, ich würde da auf die üblichen Verdächtigen tippen, also TSMC oder UMC etc.
Will jetzt von Dir keine Quelle, aber bist Du Dir sicher, dass da so eine Art Rahmenvertrag geschlossen wurde? Ich war bisher immer davon ausgegangen, dass für jede Technologie einzelne Verträge gechlossen wurden - ähnlich der Sockel-Lizenzen für Chipfertiger. Und der letzte solche Vertrag war halt SSE3 <-> AMD64.
Es gibt zumindest ein Rahmenabkommen zwischen den Unternehmen, ob dann übr einzelne Technologien zusätzliche Verhandlungen nötig sind kann ich dir nicht beantworten, denke aber eher nicht sofern es sich um x86-Technik handelt.

[reunion]

Das hat Intel noch nicht gesagt, ich würde da auf die üblichen Verdächtigen tippen, also TSMC oder UMC etc.


Und wo hat Intel gesagt das man Larrabee nicht in der eigenen Werken fertigen wird? Würde mich schwer wundern wenn dem so wäre.

[mrt]

Hat Intel beim letzten IDF gesagt.
Quelle (http://www.heise.de/newsticker/IDF-Grafikkarten-mit-Intel-Chips-ruecken-naeher--/meldung/105919)
Diese will Intel allerdings nicht selbst fertigen, sondern die Produktion anderen Firmen überlassen, wie es auch AMD und Nvidia machen.

[AnarchX]

Das wird sich wohl eher auf PCB und Co. beziehen, was auch nicht verwunderlich ist.

[Coda]

Dann würde es anders dastehen. Offenbar will man wirklich extern fabben.

Obwohl. Wenn ich's mir recht überlege könntest du recht haben...

[up¦²]

Bekannt? ansonsten: confidential-Slides von AMD
http://forum.donanimhaber.com/m_22714727/tm.htm

[Sorkalm]

Neue Informationen aus der aktualisierten Roadmap von Computerbase:
http://www.computerbase.de/news/hardware/prozessoren/amd/2008/april/informationen_amd-prozessoren/

Wichtigste Punkte:

- Sockel AM3 mit DDR-Unterstützung auf Q4/2008 vorgezogen
- 45-nm-Modelle starten ebenfalls im Q4/2008 (gleich in AM3), erste Taktraten sind mit 2,4 - 2,8 GHz angegeben

[w0mbat]

Die News ist komisch. CB behauptet die 45nm CPUs würden nur noch auf dem Sockel AM3 laufen und nicht mehr für AM2(+) kommen.

[Sorkalm]

Die News ist komisch. CB behauptet die 45nm CPUs würden nur noch auf dem Sockel AM3 laufen und nicht mehr für AM2(+) kommen.

abwärtskompatibel ;)

[w0mbat]

Das Wort sagt noch nichts aus, es muss im richtigen Kontext stehen und das tut es in der CB-News eben nicht.

[AnarchX]

Grund dieser Verschiebung ist jedoch, dass AMD anscheinend auf eine Auslieferung der 45-nm-Prozessoren für den Sockel AM2+ verzichtet und sich voll und ganz auf den neuen, abwärtskompatiblen Sockel AM3 stürzt (AM3-Prozessoren können im Sockel AM2 und AM2+ betrieben werden)

Was ist daran nun nicht eindeutig? :|

Taktraten sind mit max. 2.8GHz nicht unbedingt vielversprechend, hoffentlich hat sich etwas an der IPC getan.

[w0mbat]

@AnarchX: Das wurde im nachhinein noch hinzugefügt. Am Anfang las es sich so als ob AMD den Sockel AM3 auf das Q408 vorzieht, dafür aber der Sockel AM2(+) nicht mehr 45nm kompatibel sein wird. Les dir einfach die ersten paar Kommentare durch. Haben wohl gemerkt das ihre "News" das falsch rüberbringt und noch schnell was editiert ohne ein "Update".

[AnarchX]

Achso, da ist dein Einwand natürlich berechtigt gewesen.
Eine Sockelpolitik ala Intel kann sich AMD momentan in der Tat nicht leisten.

Bleibt nur die Frage, wie es dann mit der Abwärtskompatibilität in der Praxis aussieht.

[Sorkalm]

Bleibt nur die Frage, wie es dann mit der Abwärtskompatibilität in der Praxis aussieht.

Wird halt das übliche BIOS-Problem sein. Wobei ich für die AM2+-Boards eigentlich relativ grün sehe, da diesmal zum einem weniger Änderungen am Konzept der CPUs gibt und es zum anderen sicherlich die DDR2-Preise verursachen lassen, das zum Anfang die Boards für DDR2 noch relativ gefragt sind. Und AM3 ist ja DDR3 exklusiv.

[Iwan]

Wird halt das übliche BIOS-Problem sein. Wobei ich für die AM2+-Boards eigentlich relativ grün sehe, da diesmal zum einem weniger Änderungen am Konzept der CPUs gibt und es zum anderen sicherlich die DDR2-Preise verursachen lassen, das zum Anfang die Boards für DDR2 noch relativ gefragt sind. Und AM3 ist ja DDR3 exklusiv.

Wie grün das alles läuft sieht man ja an dem herrausragendenden Bios Support von AM2-Boards für den Phenom.

[HOT]

Was ist daran nun nicht eindeutig? :|

Taktraten sind mit max. 2.8GHz nicht unbedingt vielversprechend, hoffentlich hat sich etwas an der IPC getan.

Na ja, man wird allein durch DDR3 schon ziemlich heftige Vorteile mitbekommen, denn a.) ist DDR3 sowieso schneller von der Latenz her und b.) wird der unganged Mode effizienter, da man keine Bandbreitenprobs mehr hat (zumindest wenn man an DDR1600 denkt).

[Sorkalm]

Ende Q2/2008 führt AMD die folgenden Prozessoren:

Phenom X3 8450e - 65 Watt
Phenom X4 9150e - 65 Watt
Phenom X4 9350e - 65 Watt
Phenom X4 9950 - 140 Watt

(wieder laut CB-Quelle)

[Gast]

AMD K10.5 Hydra to challenge Nehalem: http://www.fudzilla.com/index.php?option=com_content&task=view&id=7197&Itemid=1

After Deneb and Propus 45nm K10.5 Quad-cores AMD plans to change the process and improve the existing K10.5 cores. The new process is called 45nm K10.5 Rev. D and it will bring high K to 45nm SOI cores. K10.5 Rev. C is the 45nm SOI process that AMD plans to use for Deneb and Propus 45nm cores. AMD calls Rev D cores Hydra and these are the chips that will really go against Nehalem.

The test production of these rather interesting cores will start in Q1 2009, but we expect to see the production cores by the middle of 2009 or a bit later.

The new K10.5 Rev. D supports 1MB L2 per core, which is twice as much as in current K10 CPUs and 6MB L3 cache memory. The most important feature is that it will be able to get you eight cores and we believe this is eight-core native design and not MCM (Multi Chip Module), as many have suggested before. This confirms our earlier story that AMD’s eight cores are native and you can read it here.

reunion

[GeneralHanno]

wie sagte es der nvidia-fuzzi so treffend: AMD brauch vor allem eines, eine konkurrenzfähige neue architektur, und die wird erst mit bulldozer kommen ;)

ich bin trotzdem gespannt, was AMD noch so aus dem K8 rauskizzelt:
- 8 kerne
- neue befehlsätze
- 45nm high-K
- 1MiB L2-cache
- 6 MiB L3-cache
- breitere register u.a. optimierungen

[HOT]

Jo, Hydra = NB der Rev.D, die ganze Rev.D-CPU heißt Montreal. Es wird einiges Gemunkelt: Nativ bis zu 8 Kerne ("Hydra" halt), High-K-Gates, Rest ULK, das Ganze garniert mit SOI, G3MX, IOMMU, DC2 (PCIe) und sehr grosse Caches (1MB L2 pro Kern und bis zu 12MB L3), einige sprechen davon, dass IBMs eDRAM (1T-SRAM) Technik dafür zum Einsatz kommt, wie bei den 45nm-IBM-CPUs auch.
In erster Linie ermöglicht Hydra den Sockel G3, jedoch wird natürlich die Rev.D als 4-Kern-Variante auch in den Desktop wandern, da vermutlich schon einfach die Dies kleiner sind.

[Gast]

Jo, Hydra = NB der Rev.D, die ganze Rev.D-CPU heißt Montreal. Es wird einiges Gemunkelt: Nativ bis zu 8 Kerne ("Hydra" halt), High-K-Gates, Rest ULK, das Ganze garniert mit SOI, G3MX, IOMMU, DC2 (PCIe) und sehr grosse Caches (1MB L2 pro Kern und bis zu 12MB L3), einige sprechen davon, dass IBMs eDRAM (1T-SRAM) Technik dafür zum Einsatz kommt, wie bei den 45nm-IBM-CPUs auch.
In erster Linie ermöglicht Hydra den Sockel G3, jedoch wird natürlich die Rev.D als 4-Kern-Variante auch in den Desktop wandern, da vermutlich schon einfach die Dies kleiner sind.

Und wie will man das alles plus die rießen Caches in 45nm unterbringen? Schon Shanghai ist verhälltnismäßig groß.

reunion

[SavageX]

Und wie will man das alles plus die rießen Caches in 45nm unterbringen? Schon Shanghai ist verhälltnismäßig groß.


Ich glaube HOT meinte das mit "einige sprechen davon, dass IBMs eDRAM (1T-SRAM) Technik dafür zum Einsatz kommt" abgehandelt zu haben :)

[HOT]

Aber schon die 8 Kerne+iNB sind ne Hausnummer. Das Ding wird ziemlich gross (300mm²+), ich glaub davon kann man ausgehen.
Man meint offenbar genug Kapazität für sowas zu haben. Intel fertigt ja schon seit Jahren 400mm²+ Chips für den Serverbereich.

[Sorkalm]

Morgen hält AMD mal wieder ein Meeting ab. Eine Präsentation (zum Serversektor) ist schon durchgesickert und bei Planet3DNow gelandet:
http://www.planet3dnow.de/photoplog/index.php?n=2341

Besonders interessant: Die Server-Roadmap. ;)

Folgende Prozessoren sind erwähnt:
- Shanghai (Q4/2008), Quad-Core
- Istanbul (2H/2009), Six-Core
- San Diego (1H/2010), Six-Core
- Magny-Cours (1H/2010), Dodeca-Core

Alles 45 nm, wobei San Diego & Magny-Cours auf einer neuen Plattform kommen ("Maranello") und gegenüber Shanghai/Istanbul ein paar neue Features zugeschrieben bekommen haben.

[stickedy]

It seems to be too little too late...

Der Zeitfaktor erscheint mir angesichts der momentanen Konkurrenz und v.a. der kommenden etwas lang gewählt. Jeweils 6 Monate eher, das würde was reißen. Aber so wirds verdammt schwierig im Servermarkt zu bestehen.

[HOT]

Damit kann man Montreal als endgültig gecancelt betrachten. Und der gute alte SockelF muss bis 2010 durchhalten - das gibt Anlass zur Sorge.
Rev.D = Istanbul und das ohne Hydra - ohoh.

[SavageX]

Damit kann man Montreal als endgültig gecancelt betrachten. Und der gute alte SockelF muss bis 2010 durchhalten

aber ab Shanghai wenigstens mit cHT-3. Damit droht wenigstens kein Bandbreitenflaschenhals.

[HOT]

Also doch so ne Art SockelF+. Na ja, wenn man genau darüber nachdenkt, wäre Hydra auch nur für den Servermarkt wirklich interessant gewesen. Wenn man mit Hexacores fast ähnliche Ergebnisse erreicht, ist der Aufwand für Hydra beim K10 sicherlich einfach zu teuer gewesen. Istanbul ist dann die 3. K10 Ausbaustufe, die dann als Hexa sicherlich auch in den Desktopmarkt wandert. Da der Aufwand für diese CPU nicht so hoch ist, wie er für Hydra wäre, da es sich ja im Grossen und Ganzen um einen Shanghai mit 2 Cores mehr und verbesserter Fertigung handelt, wird man sicherlich auch den Markt relativ schnell erreichen damit.
Es stellt sich zudem folgende Frage: Sao Paulo = BD?

Interessant an den Folien ist auch, dass die AM2 Opterons bald kommen und in 2009 dann die AM3 Varianten.

[GeneralHanno]

eigentlich ist AMD jetzt in einer ähnlichen lage, wie intel zu hochzeiten des P4:

man hat eine "grundarchitektur" (hier eben K8), die der gegnerischen architektur unterlegen ist, erst netburst < K8 , jetzt k8/k10 < "core"

intel ging den weg der hohen taktraten (und dann eben multi-package), was sich bei der pipeline ja auch anbot und AMD nutz jetzt seine crossbar und steigert die kernzahl ...

kurz: AMD befindet sich in der selben "sackgasse" wie intel damals mit netburst. es wird höchste zeit für einen befreiungsschlag wie damals "core(2)": höchste zeit für bulldozer :D

[mrt]

Naja die Architektur ist nicht schlecht, nur müssten sie relativ weit hintem anfangen, damit sie die Flaschenhälse beseitigen. Allerdings happert es bei AMD eben an R&D weil man es sinnlos verballert für die ursprünglichen K9/K10. Was sich dabei gedacht hat, frage ich mich bis heute. IMO eindeutiger Fehler im Management.

[aylano]

Heftig, und von 32nm hört man monentan auch kaum was. Bulldozer detto.
Ich kann mach noch gut erinnern, dass 32nm 1 Jahr nach 45nm kommen soll/könnte/müsste/dürfe, was Mitte 2009 gewesen wäre.

Und Bulldozer hätte AFAIK schon (Ende) 2008 kommen sollen. Es wäre interessant zu wissen, was da schief gelaufen ist.

eigentlich ist AMD jetzt in einer ähnlichen lage, wie intel zu hochzeiten des P4:

man hat eine "grundarchitektur" (hier eben K8), die der gegnerischen architektur unterlegen ist, erst netburst < K8 , jetzt k8/k10 < "core"
absolut mag es ähnlich sein, aber relativ nicht.

Denn hingegen zu Damals war auch Intel mit der Fertigungstechnologie vorne, wodurch die sehr schlechte Architektur dann doch nicht so extrem viel schlimm ausfiel.

[AnarchX]

Heftig, und von 32nm hört man monentan auch kaum was. Bulldozer detto.
Ich kann mach noch gut erinnern, dass 32nm 1 Jahr nach 45nm kommen soll/könnte/müsste/dürfe, was Mitte 2009 gewesen wäre.

Und Bulldozer hätte AFAIK schon (Ende) 2008 kommen sollen. Es wäre interessant zu wissen, was da schief gelaufen ist.

Da trügen dich deine Erinnerungen doch etwas, Bulldozer war für Mitte 09 vorgesehen. Und 32nm für 2009 war auch eher eine sehr optimistische Schätzung.

[Gast]

Ganz offensichtlich hat sich AMD etwa davon verabschiedet, 2009 die neuen Prozessorarchitekturen Bulldozer (als Ablösung der aktuellen x86/x64-Kerne K8 und K10) und Bobcat (eine mit Intel Atom konkurrierende Stromspar-Architektur) einführen zu wollen. Die beiden Produkte stehen nicht einmal für 2010 auf dem aktuellen Plan, der allerdings nur Server betrifft und bis ins erste Halbjahr 2010, also fast genau 24 Monate, in die Zukunft reicht. Doch der mittlerweile entschwundene Chief Technology Officer Phil Hester hatte vor nicht einmal einem Jahr noch den Serverprozessor Sandtiger mit bis zu 16 Bulldozer-Kernen für 2009 angekündigt – war dieses offenbar unhaltbare Versprechen der Grund für seinen Abgang?

Das schreibt der Heise-Ticker. Heißt das jetzt, das wir bis wahrscheinlich 2011!!! keine großen Fortschritte bei AMD sehen werden? :eek:

[GeneralHanno]

hier ist der ganze heise artikel (sehr lesenswert!):
http://www.heise.de/newsticker/Wann-kommt-die-naechste-AMD-Prozessorarchitektur--/meldung/107646

[Gast]

War denn ernsthaft etwas anderes zu erwarten? Wo kein Geld, da auch keine schnelle Entwicklung.

[HOT]

Vielleicht war diese Entwicklung aber auch so negativ garnicht. Dass AMD sich verkleinern musste war schon 2007 klar, das man jetzt wieder mit bewährter Technik arbeitet minimiert das Risiko erheblich, dass man da was grundsätzlich vor die Wand setzt (Stichwort Bulldozer). Ich denke, es wird noch eine lange Zeit die K7 Architektur geben und immer weiter aufgebohrt werden, so wie Intel das mit dem PentiumM gemacht hat. Das ist der billigste und sicherste Weg, die CPU-Technik weiterzuentwickeln. Netburst hat ja gezeigt, wie katastrophal man sich verschätzen kann mit einer "noch nie dagewesenen, neuen Architektur". Im Prinzip ist Intel beim Core2 ja auf altbewährtes umgestiegen und nicht auf was revolutionär neues ;). Der Punkt ist halt der, dass der K7 eine schon recht nahe am Optimum entwickelte, ausgewogene Architektur ist. Von dem PentiumM kann man ähnliches behaupten. Man muss das halt nur an neue Gegebenheiten anpassen.
Und K10 kann man wohl kaum mit Netburst vergleichen. In der SPEC Suite zeigt sich ja deutlich, dass der K10 deutlich mehr Bums hat als die Core2 Generation - sie bringt es halt bei Singlethreaded, aus welchem Grund auch immer, nicht auf die Strasse. Irgendwo ist da ne Handbremse eingebaut bei den 65nm K10, die sich durch sehr viel Feintuning und schnellem Speicher allerdings sogar halbwegs lösen lässt. Die Spatzen pfeifen es von den Dächern, dass ausgerechnet hier ja der Shanghai einige wichtige Änderungen enthalten soll.

[GeneralHanno]

zudem hat AMD als 2. problem (was intel zu netburst zeiten nicht hatte) die fertigung. ein großteil es penryn erfolges (super IPW) geht ja auf die kappe der 45nm high-k fertigung ...

und wenn überlegene architektur auf überlegene fertigung trifft, dann wirken sie als multiplikatoren - und das tut weh für AMD :D

[HOT]

Na ja, da will man ja auch immer dichter ran, und man hat sich ja auch ein paar Vorteile durch die Allianz ggü. Intel erarbeitet, wie die verbesserte Lithographie.
Die super IPW des Penryn ist aber auch nur dadurch bedingt, dass noch sehr viel alte Software auf dem Markt ist, bei dem er sehr gut profitieren kann und das der Rechenkern doch sehr klein ist und der Cache dafür sehr gross. Dieses gute Verhältnis wird Nehalem wohl kaum halten können. Zu diesem Zeitpunkt ist Penryn wahnsinnig effizient - kann man auch als parallele zum Dothan damals sehen. Würde man einen K8 auf 45nm schrinken, wäre der vllt sogar noch sparsamer.

[w0mbat]

Wie laden die Newsseiten eigentlich die ganzen Präsentationen immer in einzelnen Bilder hoch und nicht gleich das ganze PDF-Dokument? Ich finde es ist so zum Anschauen immer etwas umständlich.

[darkvader]

Jedes Bild ein Klick in der Webstatistik

[BlackBirdSR]

Wie laden die Newsseiten eigentlich die ganzen Präsentationen immer in einzelnen Bilder hoch und nicht gleich das ganze PDF-Dokument? Ich finde es ist so zum Anschauen immer etwas umständlich.

Ich z.B würde nur ungerne über Wasserzeichen und andere Merkmale preisgeben, woher die PDF kommt.
Ob das nun der Grund ist, oder weil sich Bilder leichter im Cache speichern lassen ;).. who knows. Wahrscheinlich Beides + mehr.

[w0mbat]

Nein, die haben keine Wasserzeichen. Ich wundere mich eben nur, weil auch ich immer das ganze meistens als PDF bekomme. Da ist zT auch kein NDA drauf, also könnte man es doch zum Download freigeben.

[darkvader]

Nochmal: Ein pdf mit 30 Seiten und 100 downloads: 100 Hits. Dasselbe als Bildgallerie: 3.000 Hits.

[Sorkalm]

Mal was zu aktuellen Neuerscheinugen:
Kommt laut CB im Juni, außerdem haben die einige Folien bekommen:
http://www.computerbase.de/news/hardware/komplettsysteme/notebooks/2008/mai/viele_details_amds_puma-plattform/

[Psychopat]

Na endlich kommen die mobilen 3800er. Hatte mich schon gefragt wo die bleiben. Mal sehen wie die Turion-Ultras sich schlagen, ob es gerechtfertigt ist da noch auf den K8 zu setzten.

[w0mbat]

http://www.computerbase.de/news/hardware/komplettsysteme/notebooks/2008/mai/amd-notebooks_auf_puma_shrike_eagle/

Klingt super, wenn sie´s jetzt auch noch so umsetzten.

[AnarchX]

Interessant, dass selbst für 2010 noch DX10.1 auf der Roadmap steht.

[mrt]

Naja für 2010 brauchts eigentlich noch keine DX11 IGP.

[AffenJack]

die notebookgrafikkarten kommen doch eh immer späer,selbst wenn aufn desktop 2010 dx11 kommt dauerts doch erstmal bis das bei den notebooks ankommt nochn halbes jahr

[AnarchX]

Naja für 2010 brauchts eigentlich noch keine DX11 IGP.

Wenn D3D11 den "Compute-Shader" und somit ein offizielles GPGPU-Interface mit sich bringt, wäre das doch gar nicht so verkehrt. ;)
Aber das wird sich zeigen müssen, so eine Roadmap ist ja auch nicht in Stein gemeißelt.

[mrt]

Naja mal schaun ob das überhaupt kommt und wenn, wie sinnvoll das ganze für einen so schwachen Chip ist.
AMD möcht sowieso gewisse Funktionen des integrierten Grafikchips über x86 extension verfügbar machen.

[aylano]

Naja mal schaun ob das überhaupt kommt und wenn, wie sinnvoll das ganze für einen so schwachen Chip ist.

Mal abwarten, welche TDP die Mobil-CPUs überhaupt haben.

Immerhin ist das auch die erste "echte" Mobil-CPU von AMD und nicht ein Abklatsch der aktuellen Desktop-CPU mit niedriger VCore.

Ich könnte mir auch vorstellen, dass AMD die Griffin-CPU als 25Watt-Standard-CPU anbietet wird.
Dann wäre die Puma-Plattform ganz okay.

[mrt]

Naja dir Revision H des K8 (Griffin) wird wohl auch für den Dektop kommen.
25W TDP für die mobile Variante halte ich für wahrscheinlich.

[Sorkalm]

Bisher hieß es doch immer 35 Watt für den Turion X2 Ultra und 31 Watt für den Turion X2. ;)

[AffenJack]

Montreal lebt doch noch??

http://www.fudzilla.com/index.php?option=com_content&task=view&id=7297&Itemid=35

Allerdings sehr merkwürdig in anbetracht der Serverroadmap die gerade rauskam.
High End destop wie Fudzilla spekuliert würde ich auch nicht erwarten.

Dann auch noch Piranha Platform? passt alles nicht so ganz zusammen

[mrt]

Bisher hieß es doch immer 35 Watt für den Turion X2 Ultra und 31 Watt für den Turion X2. ;)
Das schon, aber aus marktstrategischer Sicht würde 25W IMO mehr Sinn machen.

[HOT]

Turion X2 gibts von 31 bis 35W TDP, in den Regionen wird sich der Turion Ultra ebenfalls bewegen - nur mit deutlich mehr Takt. ULV-Varianten wirds sicherlich auch geben.

[Gast]

Wieso soll der plötzlich mit 25w kommen/gehen? Puma ist doch immer noch 65nm, oder? Einmal mit *magic fingers* drüber? Da kann es aus "Marktstrategischer" Sicht noch so toll sein ne 25w CPU zu haben. Bei den taktraten erwarte ich keine Wunder, immrehin war schon angekündigt das die langsamer als Centrino werden.

[reunion]

AMD planning to outsource CPU production to TSMC in 2H08:
http://www.digitimes.com/mobos/a20080513PD207.html

[Gast]

Na Mahlzeit. Dann ist es bis zum Verkauf der Fabs wohl auch nicht mehr weit.

[Sorkalm]

Na Mahlzeit. Dann ist es bis zum Verkauf der Fabs wohl auch nicht mehr weit.

Eventuell verkaufen sie ja eine (z. B. an TSMC -> Outsourcing), beauftragen die gleichzeitig mit dem Fusions-Projekt und lassen nur eine bei AMD laufen. Bleibt typisches AMD-Konzept ("Real man have fabs".), passt zur Asset-Smart-Strategie und auch zu einer merkwürdigen Aussagen von Ruiz (eine Fabrik zu kontrollieren bedeutet nicht eine auch zu besitzen), da ja wahrscheinlich die Mitarbeiter übernommen wurden / von AMD ausgeliehen wurden oder ähnlich.

[mrt]

Ähm so recht dran glauben kann ich daran nicht. Ohne Fabs gäbe es AMD schon lange nicht mehr.

[Coda]

Das is aber hart, weil TSMC gar kein SOI hat :|

Edit: Ah, TSMC will das einführen, okay. Ja gut für Fusion macht das evtl. schon Sinn.

[mrt]

Könnte für VIA auch interessant sein.

[HOT]

Damit setzt sich SOI auch an den letzten grossen Bastionen durch, die nicht Intel sind. SOI ist wohl eine echte Erfolgsstory. Hätte damals niemand für möglich gehalten.
Ich denke auch, dass AMD seine Fabs anteilig abgeben wird, um sein Anlagevermögen zu verkleinern und die Auslastung zu optimieren. TSMC kann dann CPUs und Grafikchips fertigen, wo es optimal ist. Und eine Allianz zwischen TSMC und AMD macht auchnoch Sinn, da AMD sowieso bei TSMC in Auftrag fertigen lässt. Wenn man schon Grafikchips fertigen lässt, wieso dann nicht auch gleich Mittelklasse-CPUs? Das bedeutet dann aber auch, dass SOI in AMDs Grafikchips wandern könnte. Angesichts von Fusion wird man bei der nächsten Generation (R800 Generation) sowieso an 45nm Chips mit SOI arbeiten.

[Gast]

Sieht man ja an AMDs aktuellem 65nm Prozess.

[Psychopat]

Dann könnte die Fusion mit ATI endlich Früchte tragen. Ich kann mir gut vorstellen, das AMD die SOI-Technik nur für eigene Chips an TSMC lizensiert. So kommt das Fertigungs-Knowhow von AMD endlich auch den ATI-Chips zugute.

[HOT]

Oder TSMC tritt der Fertigungsallianz um IBM bei. Das wäre auch eine nicht unwahrscheinliche Option. Lizenzieren kann SOI AFAIK sowieso nur die Fertigungsallianz oder sogar IBM selber.

[Coda]

Damit setzt sich SOI auch an den letzten grossen Bastionen durch, die nicht Intel sind. SOI ist wohl eine echte Erfolgsstory. Hätte damals niemand für möglich gehalten.
Das seh ich aber anders. Es ist wesentlich teurer und Intel hat trotzdem bei gleicher Strukturgröße den besseren Prozess. Große Probleme macht auch die Wärmeabfuhr, weil Siliziumdioxid ein beschissener Wärmeleiter ist.

Ich denke nicht dass TSMC SOI für alle Kunden einsetzen wird.

[HOT]

Das seh ich aber anders. Es ist wesentlich teurer und Intel hat trotzdem bei gleicher Strukturgröße den besseren Prozess. Große Probleme macht auch die Wärmeabfuhr, weil Siliziumdioxid ein beschissener Wärmeleiter ist.

Ich denke nicht dass TSMC SOI für alle Kunden einsetzen wird.
Werden sie aus kostengründen sicherlich nicht, hab ich aber auch nicht behauptet. SOI ist bei der Fertigungsallianz sehr beliebt und wird auch entsprechend Vorteile bringen. Sonst würde man sich sowas nicht ans Bein binden.

[Coda]

Nun in letzter Zeit mehren sich die Gerüchte dass man immer mehr Probleme mit SOI bekommt.

[reunion]

Wieder etwas gegenteilige Aussagen:

AMD’s Plans to Build Fab in New York Are “Moving Along”: http://www.xbitlabs.com/news/other/display/20080515112125_AMD_s_Plans_to_Build_Fab_in_New_York_Are_Moving_Along.html

[Gast]

Durchwachsener Vorabtest der Pumas: http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1212576580

Abwarten was andere testen, falls die auch nur auf 135 Minuten Laufzeit kommen... autsch.

[Sorkalm]

Scheint aber einiges noch nicht zu funktionieren (gerade Richtung Maßnahmen die die Leistungsaufnahme begrenzen). Würde da mal ein fertiges Design abwarten.

[Gast]

Die Leistungsaufnahme kommt mir ebenfalls sehr hoch vor. Angeben sind: Stromverbrauch FSC Amilo Pa3553cBei hoher Last (CPU- & GPU-Benchmark) – 77 Watt Officebetrieb – 37 Watt Standby – 0,9 Watt Ausgeschaltet – 0,4 Watt. Zum Vergleich: Mein Desktop Rechner Last 67 W idle 32 W augeschaltet 2 W.

[AffenJack]

Swift wird in Dresden gefertigt:
http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1212593227

Da frage ich mich,wo werden eigentlich gerade die mainboardchipsätze mit igp gefertigt?Könnte es sein,dass AMD falls Kapazitäten vorhanden sind auch Chipsätze mit igps und und als nächsten schritt irgendwann Grakas zu sich inne fertigung holt?

[Coda]

Die Mainboardchipsätze sind von ATi und werden dementsprechend bei TSMC gefertigt. Ich denke das wird auch so bleiben.

Wieder etwas gegenteilige Aussagen:

AMD’s Plans to Build Fab in New York Are “Moving Along”: http://www.xbitlabs.com/news/other/display/20080515112125_AMD_s_Plans_to_Build_Fab_in_New_York_Are_Moving_Along.html
Man will Dresden aber weiterhin betreiben und plant da soweit ich weiß auch eine dritte Fab.

[Sorkalm]

Die Mainboardchipsätze sind von ATi und werden dementsprechend bei TSMC gefertigt. Ich denke das wird auch so bleiben.

Fragt sich noch wie lange. Swift heißt ja schonmal, das man auf jeden Fall Grafiktechnologien zu SOI transferieren wird...

[AffenJack]

Die Mainboardchipsätze sind von ATi und werden dementsprechend bei TSMC gefertigt. Ich denke das wird auch so bleiben.

Man will Dresden aber weiterhin betreiben und plant da soweit ich weiß auch eine dritte Fab.

Die Frage ist was macht Amd mit den Kapazitäten in der Fab 38 wenn diese hochgefahren wird?
Fab36 ist nichtma 100% ausgelastet und ich denke die stückzahlen werden sich nicht so stark ändern mit den neuen Prozessoren,dass Amd gleich ne 2te fabrik ausgelastet kriegt.
Außer der Verlagerung der chipsätze zu sich selbst gibts sonst ja nur noch die Möglichkeit den Vertrag mit Chartered zu kündigen und komplett alle Prozessoren in Dresden zu bauen.

Ne dritte Fab in dresden?
kann ich mir kaum vorstellen, da Amd immo nicht so das geld hat und die Förderung in New York gut fürn Bau gebrauchen kann.

[Sorkalm]

Fab 30 + 38 in Dresden sowie Fab 4x in East Fishkill (New York) sind derzeit AMDs Planungen. Fraglich ist nur, wo das Geld für die dritte Fab herkommen soll...

[Coda]

Fragt sich noch wie lange. Swift heißt ja schonmal, das man auf jeden Fall Grafiktechnologien zu SOI transferieren wird...
Ich halte SOI für GPUs nicht geeignet, weil dort sowieso meistens alles schält und die Wärmeabgabe über den Insulator äußerst schlecht ist.

Aber das ist ganz sicher keine Expertenmeinung. Ich habe nur anrissweise Ahnung was Chip Design angeht.

[Headman]

Bei den ersten Fusion Cpus(Swift&Falcon) wird es sich mit ziemlicher Sicherheit um MCMs aus einem CPU- und einem GPU-Die handeln.

Somit würde auch nichts dagegen sprechen den Grafikteil weiterhin extern fertigen zu lassen.

[Psychopat]

Ich halte SOI für GPUs nicht geeignet, weil dort sowieso meistens alles schält und die Wärmeabgabe über den Insulator äußerst schlecht ist.

Aber das ist ganz sicher keine Expertenmeinung. Ich habe nur anrissweise Ahnung was Chip Design angeht.
Ich hab zwar noch kein Schichtdiagramm gesehen, aber nachdem das "Silicon ON Insulator" heisst, würde ich doch mal davon ausgehen dass der Insulator auf der Unterseite des Chips ist. Kühler sitzt aber oben drauf, also kein Problem. Oder hab ich da was falsch verstanden bzw. sitzen Chips verkehrtherum im Package?

[HOT]

Bei den ersten Fusion Cpus(Swift&Falcon) wird es sich mit ziemlicher Sicherheit um MCMs aus einem CPU- und einem GPU-Die handeln.

Somit würde auch nichts dagegen sprechen den Grafikteil weiterhin extern fertigen zu lassen.
lt der P3DNow Meldung ist Fusion schon in der ersten Generation monolithisch - er wurde wohl genau deshalb verschoben. Man hat angesichts HT3 wohl einfach keinen Sinn mehr in der MCM-Lösung gesehen und diese einfach gecancelt. Stattdessen gibts ja den K8 Rev.H (Griffin). Und was aus der P3DNow Meldung noch hervorgeht: Diese ganzen Spekulationen um Werksverkäufe und Fertigungsauslagerung sind purer Nonsens. Das deckt sich ziemlich genau mit dem, was ich mir vorher schon gedacht hatte: Fusion wir der DualCore-Ersatz für alle bisherigen K8 Modelle, hat einen IGP und wird ganz normal in 45nm (MetalGate?) Prozess in Dresden gefertigt. Es gibt ab Mitte 2009 also nurnoch 3 Dies (wie immer bei AMD): K10+L3, K10-L3 und Swift. Ende 2009 haben wir dann K10 Rev.D mit 6 Kernen, K10 Rev.D mit 3 oder 4 Kernen und Swift.

SOI heißt AFAIK, dass der BulkKontakt an den Transistoren durch eine Isolatorschicht erweitert wurde, was an sich die elektrische Leitfähigkeit aber auch die Hitzeableitung des Transistors verringert. Offenbar ist der Nutzen aber grösser als die Nachteile+zusätzlichen Kosten, sonst wäre der SOI-Prozess lange nicht so erfolgreich. Ohne SOI wären diese Taktraten, die AMD mit den derzeitigen CPUs bietet, nicht erreichbar meiner Meinung nach.

[Gast]

Oder hab ich da was falsch verstanden bzw. sitzen Chips verkehrtherum im Package?


dich chips sitzen auf jeden fall "verkehrt" im package, ob das auswirkungen auf SOI hat weiß ich aber nicht.

[Sorkalm]

AMD Auto-Overclock for Phenom

http://www.tgdaily.com/content/view/37816/135/

Taipei (Taiwan) - AMD has pulled a rabbit out of its hat to increase the performance of its existing Phenom triple-core (8000-series) and quad-core (9000-series) processors. Six “hidden pins” on the processors and chipsets are the secret, which, our sources told us, will enable simple overclocking through the southbridge – and accelerate the current processors on demand.

Das erklärt die neuen Overclocking-Funktionen durch die neue Southbridge, denn:

The name of the game is called “unlocking the multiplier”, which will be played with the SB700 and SB750 southbridge chips. If you are running an upcoming 2.8 GHz Black Edition CPU, a motherboard with the old SB600 model (RD690) will keep the processor cores operating at 2.8 GHz. However, if you have a motherboard with the SB700 chipset, you will receive a free upgrade to 3.0 GHz. And if you get a motherboard with a SB750 chip, your processor will run at 3.2 GHz, which matches the clock speed of the Athlon X2 6400+ - the highest clocked processor AMD ever offerred.

2,8 GHz BE = der erste Deneb?

Ist natürlich auch ne Lösung die Kunden zum Kauf der eigenen Chipsätze zu überreden. ;)

[palace]

AMD Auto-Overclock for Phenom
http://www.tgdaily.com/content/view/37816/135/
Das erklärt die neuen Overclocking-Funktionen durch die neue Southbridge, denn:

2,8 GHz BE = der erste Deneb?

Ist natürlich auch ne Lösung die Kunden zum Kauf der eigenen Chipsätze zu überreden. ;)
Da bin ich ja mal gespannt!

AMD läßt seine CPUs 1/2 Jahr mit angezogener Handbremse laufen um eine _Southbridge_ (!?) zu vermarkten?

Ausgerechnet die _Southbridge_ geht mit 6 Leitungen nochmal den ganzen Weg übers Board zurück zur CPU?

NEVER!

Edit: Kopfschüttel

[HarryHirsch]

ach! bis zur nächsten generation (2009?) haben die nix

[AnarchX]

Kuma und Agena FX wurden gecancelt, laut HKEPC:
http://www.hkepc.com/?id=1290&fs=news

[Sorkalm]

Dass Agena FX gecancelt wurde überrascht weniger, bei der Leistung von Agena ging das eben nicht.

War Kuma überhaupt mal ein eigenständiger Die?

[GeneralHanno]

Kuma und Agena FX wurden gecancelt, laut HKEPC:
http://www.hkepc.com/?id=1290&fs=news

den verdacht hatten einige (zumindest HOT und ich) schon vor ein paar monaten, damit dürfte es dann wohl offiziell sein ;)

[Denniss]

Dafür gibt es wohl bald einen Phenom X4 9850 non-Black Edition. Bei Asrock ist er schon in der Kompatibilitätsliste, lediglich der HT-/Northbridgetakt ist dort noch nicht bekannt.

[HPVD]

Wird der 45nm Phenom (einige) neue Features haben oder ist er das so gut wie identische Design als verkleinerte Version + vergrößerten Cache?

bei neuen Features denke ich an Dinge wie:
neue Energiesparmodes
(z.B. Kernabschaltung=> idle stromverbrauch wie ein dualcore)
Unterstützung für neue Befehle z.B. SSE5
etc.

[GeneralHanno]

der kern soll schon überarbeitet werden (hab was von größeren registern gehört), aber der sprung ist etwa mit memron(65nm) zu penryn(45nm) zu vergleichen. also nur feintuning + größere caches ...

[HOT]

Shanghai wird noch kein SSE5 haben.

[GeneralHanno]

kuma doch nicht gecancelt :eek:
http://www.computerbase.de/news/hardware/prozessoren/amd/2008/juni/amd_geruechte_kuma-einstellung/

€dit: fehler gefixed

[HPVD]

besserwissermodus:
nicht puma (notebook) sondern Kuma (Dualcore auf phenom basis)

:-)

[HOT]

Na ja, Kuma ist eh ein Quad, bei dem nur 2 Kerne aktiv sind. Ich halte den Chip sowieso für nicht sonderlich empfehlenswert und langsam wird er auch ggü. den Core2.

[Psychopat]

Nein, Kuma ist ein nativer Dualcore. Was er allerdings genau ist, ist zur Zeit noch nicht wirklich klar. Es heisst nur "not associated with Phenom" aber auch "based on Stars architecture".

[GeneralHanno]

wird dann eben so nen hybrid wie griffin/puma ;D

[HOT]

Nein, Kuma ist ein nativer Dualcore. Was er allerdings genau ist, ist zur Zeit noch nicht wirklich klar. Es heisst nur "not associated with Phenom" aber auch "based on Stars architecture".
Er heisst Athlon, deswegen der Satz. Das hat mit nativ oder nicht nativ nichts zu tun. Das Ding ist 100%ig nicht nativ.

[Zockerfrettchen]

Glaubst du den Mist den du da verzapfst? Kuma ist nativ, oder denkst du AMD ist so dumm einen Quadcore als Dualcore zu verkaufen? Modelle, bei denen ein Kern kaputt ist wird doch als Tolliman verkauft. Die Dualcores werden nativ sein, glaub es einfach^^
Mfg Zockerfrettchen

[HOT]

Glaubst du ernsthaft, AMD wird dafür sinnlos Geld aus dem Fenster? Was ist das überhaupt für ne bescheuerte Anmache von dir? Einen DualCore K10 kann man nicht konkurrenzfähig gestalten. Stattdessen kann man mehr Chips, die eben nicht zum Triple taugen, ebenfalls im OEM Bereich absetzen. Zumindest die jetzige Roadmap sieht genau danach aus.
Wenn der K10 DC wirklich nativ wäre, dann würde man ihm einen deutlich grösseren Raum in den Roadmaps einräumen und nicht nur als Lückenfüller aufführen. Der K8 Rev.G DualCore wird eher durch den K8 Rev.H DualCore, bisher gibts den als Griffin, ersetzt.

[Psychopat]

Der Griffin ist wohl ein bisschen mehr als nur eine neue Revision des K8...

[GeneralHanno]

der griffin heißt AMD intern offiziel K8-Rev.H ;)

[Gast]

der griffin heißt AMD intern offiziel K8-Rev.H ;)
hat ja aber die k10 speichercontroller und die crossbar glaubich auch.

[GeneralHanno]

hat ja aber die k10 speichercontroller und die crossbar glaubich auch.
das hab ich ja auch nicht bestritten. der core-bereich ist K8 und der off-core ist vom K10.

[SavageX]

Angeblich UMPC-CPU von AMD in Vorbereitung:

http://www.eeepcnews.de/2008/06/15/neue-amd-umpc-und-netbook-cpu/#more-868

Also ein Sempron Singlecore (kennt jemand die Die-Size in 65nm?) im Platzsparenden BGA-Gehäuse. Dürfte natürlich von der Performance her locker mit Atom mithalten, ist aber kein Wundersparer ( http://www.heise.de/newsticker/64-Bit-Embedded-Prozessor-mit-9-Watt-Leistungsaufnahme--/meldung/90413 ). Mit einem passenden mobilen 690 oder 780 Chipsatz vielleicht dennoch ganz nett.

[GeneralHanno]

also ein günstiger singelcore, der K8 basierend ist. wird wohl eher mit VIA NANO (OO) also mit Intel ATOM (IO) vergleichbar sein ...

[SavageX]

also ein günstiger singelcore, der K8 basierend ist. wird wohl eher mit VIA NANO (OO) also mit Intel ATOM (IO) vergleichbar sein ...

Wohl wahr. Der Nano kommt bei 1 Gigahertz auf 5 Watt, hat aber natürlich keine Northbridge. Kriegt man mit drei Watt einen Speichercontroller befeuert?

edit: Namensvorschlag für AMDs Marketingabteilung: AMD Quanton ;)

[Sorkalm]

Also ein Sempron Singlecore (kennt jemand die Die-Size in 65nm?)

77 mm² hat das Die, allerdings hat es nativ 512 KiB L2-Cache.

[GeneralHanno]

77 mm² hat das Die, allerdings hat es nativ 512 KiB L2-Cache.

und dualchannel ;)

[Sorkalm]

und dualchannel ;)

Wohl wahr. Ist halt für vollwertige Single-Core-Prozessoren entwickelt wurden.

[SavageX]

und dualchannel ;)

Mir war noch gar nicht aufgefallen, dass da die Schere angesetzt wurde. Kriegt man die Pads für dual-channel nicht auf 27x27mm oder ist auf den UMPC-Platinen zu wenig Platz für die Leiterbahnen?

[GeneralHanno]

die reduzierte pin anzahl, spricht für weniger speicherkanäle und/oder HT links ...

[Gast]

die reduzierte pin anzahl, spricht für weniger speicherkanäle und/oder HT links ...Reduziert? Im Vergleich zum Sockel S1 eher erhöht... (S1 hat sogar Dualchannel) Entweder könnte dort also mehr auf dem Package sitzen, oder die Folie ist Fake

[SavageX]

27x27mm ist übrigens nicht sooooo schrecklich kompakt (ziemlich genau so groß wie ein 80286 im Keramikgehäuse - hier hängt ein 286-Board an der Wand). Ich frage mich, ob AMD nicht mal mit dem Gedanken spielt, auf einem Package sowohl die CPU als auch den Chipsatz (ohne Southbridge) unterzubringen. Dann hätte man einen performanten Ersatz für den Geode.

Na ja, spätestens mit Fusion ist man ja weiter.

[GeneralHanno]

AMD versucht wohl sich möglichst "billig" (keine großen R&D-ausgaben) bis zum fusion durchzuschlagen ;)

[AnarchX]

AMD to launch low-cost PC processor by year-end (http://www.digitimes.com/news/a20080619PD218.html)

Damit wäre er wohl bestätigt, jetzt noch ein abgespeckter 780G und man hat einen nette Low-Cost-PC bzw. NB.

[AnarchX]

http://img123.imageshack.us/img123/301/amd20024bi9.jpg

http://www.gottabemobile.com/AMD%20Coming%20To%20The%20LV%20ULV%20Space.aspx

[reunion]

Sieht nach einem Die aus.

[Sorkalm]

Sieht nach einem Die aus.

Jap. Da ist wirklich die gesamte Northbridge in den Prozessor gewandert. GPU + Speichercontroller + PCIe-Interconnect.

Geplante TDPs für die APU (so nennt AMD das Ding) sind 19W, 30W und 43W (alles Mobil-Varianten, da kommt Fusion ja als erstes).

[AnarchX]

AMD Readies K8-Class Processors for Low-Power Systems – Pictures.
AMD’s Rival for Intel Atom Tested by Company’s Partners (http://www.xbitlabs.com/news/cpu/display/20080627185904_AMD_Readies_K8_Class_Processors_for_Low_Power_Systems_Pictures.ht ml)

http://img47.imageshack.us/img47/1618/k8bgamobobacksmvt1.jpg

[Sorkalm]

9150e, 9350e und 9950 BE wurden nun vorgestellt:
http://www.heise.de/newsticker/AMD-stellt-140-und-65-Watt-Vierkernprozessoren-vor-Update--/meldung/110239

Wer wollte konnte anscheinend auch Textexemplare bekommen, jedenfalls gibts Tests im Netz:
http://www.hothardware.com/articles/AMD_Phenom_X4_9350e_and_9950_BE_Debut/
http://www.madboxpc.com/review-amd-phenom-x4-9350e-x4-9150e/

Zudem hat AMD wohl den Resellern einen Opteron 2370 HE angekündigte (Shanghai, 4x 2.0 GHz):
http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?id=1214905621

[AnarchX]

AMD 45nm Deneb Pictures, CPU-Z and Super Pi Results (AMD 45nm Deneb Pictures, CPU-Z and Super Pi Results)

Ein 65nm Phenom @3GHz benötigt wohl ~27s -> ~15% mehr Leistung pro Takt.

[Sorkalm]

Naja, SuperPi ist relativ cachelastig. 15% mehr Leistung pro Takt wäre aber schon ne ganze Menge, jedenfalls mehr als Intel mit Penryn herausgeholt hat.

[reunion@work]

Die 3.4Ghz Takt sind ausgehend von den 2.2Ghz auch nicht schlecht.

[Chrisch]

Wenn man sich so die Spannungen anguckt ist die CPU einfach nix für overclocker...

http://www.abload.de/img/55270f24-0d37-450c-9dg3.jpg

Die 3.4Ghz Takt sind ausgehend von den 2.2Ghz auch nicht schlecht.

bezweifel ich, ist ja auch wieder nen sample mit offenen Multi und somit wohl
"selektiert"... ich wette mit dir das die kleinen modelle die keinen offenen Multi
haben da nicht ansatzweise hinkommen werden ;)

[Sorkalm]

Die 3.4Ghz Takt sind ausgehend von den 2.2Ghz auch nicht schlecht.

Naja, nen 3 GHz Phenom gabs schon auf der letzten GC zu sehen - in 65 nm. Und womit ist er dann gestartet? 2,3 GHz...

@Chrisch: Naja, nimmt man 400 MHz weg geht die Spannung um 0,25 Volt nach unten - das Problem ist bei den Prozessoren nur, dass man zu früh hohe Spannungen braucht. ;)

[Chrisch]

Ja das isses ja... da kommt schlagartig die Stelle wo die richtig saft brauchen... Wenn die wenigstens
gescheit mit der Spannung skalieren würden, aber so!?

[HOT]

Wenn man sich so die Spannungen anguckt ist die CPU einfach nix für overclocker...

http://www.abload.de/img/55270f24-0d37-450c-9dg3.jpg



bezweifel ich, ist ja auch wieder nen sample mit offenen Multi und somit wohl
"selektiert"... ich wette mit dir das die kleinen modelle die keinen offenen Multi
haben da nicht ansatzweise hinkommen werden ;)
Ja das isses ja... da kommt schlagartig die Stelle wo die richtig saft brauchen... Wenn die wenigstens
gescheit mit der Spannung skalieren würden, aber so!?

Jaja, das Teil ist C0. Der Endkunde wird C1 oder C2 bekommen, es steht also noch garnichts fest in der Hinsicht. Bedenke: Das ist das allererste 45nm Design! Das man da nicht allzuviel Takt erwarten kann, ist ja wohl klar. Da müssen erstmal die Speedpath-Probleme behoben werden u.a., dafür gibt es diese Samples. Das ist ähnlich wie ein B0 oder B1 K10. Da waren auch nicht mehr als 2GHz mit drin. Ehrlich: Ich finde es ganz schön bescheuert von einem frühen Sample auf die endgültige Taktbarkeit zu schließen, vor allem da noch weitere Revisions ausstehen...
Übrigens läuft der Prozessor noch nicht mit vollem NB-Takt, der wird bei 2GHz+ liegen, dort läuft sie nur mit 1,8GHz und das Teil läuft mit DDR2. Also vollständig auf 65nm K10 Niveau.


Ich finde es heftig, dass die CPU ausgerechnet in Super-PI soviel besser abschneidet, vor allem, da es ja nur einen Kern belastet.

[Chrisch]

Ich bezweifel dennoch das sich da noch viel tun wird was OC angeht ;)

[Gast]

geil, dann kann ich ja echt auf den deneb warten *freu*

[aylano]

Bei AMD muss man momentan froh sein, wenn sie ihre Phenoms mal rechtzeitig rausbringen.

Da es keinen Phenom X2 in 65nm gibt, frage ich mich, wann es diese in 45nm gibt?
Denn wahrscheinlich hat sich AMD früher auf Phenom X2 in 45nm konzentriert, wodurch diese Einführung früher als damals geplant kommen könnte.

[HOT]

Da wirds auch keinen geben. AMD setzt nicht mehr auf DualCore, es sei denn im Billigsegment. Und hier kommt Swift als 45nm DualCore. Solange gibts keine neuen DualCores. Regor wird genau wie Kuma ein teildeaktiviert 4-Kerner.

Ich bezweifel dennoch das sich da noch viel tun wird was OC angeht ;)
War mir klar. Ist aber wie gesagt völlig unbegründet.

[S940]

Jaja, das Teil ist C0. Der Endkunde wird C1 oder C2 bekommen, es steht also noch garnichts fest in der Hinsicht. Hmmm wieso ? Beim A64 wurde schließlich auch gleich C0 verkauft, solange es keine BUGs gibt seh ich keinen Grund für ein neues Stepping.

Ausserdem ist das alles ganz gut, die erreichen 3,4 GHz mit Luftkühlung .. sag das mal nen B3 K10 Besitzer >3 GHz ... da fließt eindeutiger weniger Saft durch die Leitungen, das verwendete K9A2 hat ja auch nicht die besten SpaWas...

ciao

Alex

[Triskaine]

Jetzt müssen nur noch die neuen 790FX Boards mit der SB750 auftauchen und die Spider Platform 2.0 wäre komplett. Genau das richtige für meinen neuen PC, gegen Ende des Jahres.

[HOT]

Hmmm wieso ? Beim A64 wurde schließlich auch gleich C0 verkauft, solange es keine BUGs gibt seh ich keinen Grund für ein neues Stepping.

Ausserdem ist das alles ganz gut, die erreichen 3,4 GHz mit Luftkühlung .. sag das mal nen B3 K10 Besitzer >3 GHz ... da fließt eindeutiger weniger Saft durch die Leitungen, das verwendete K9A2 hat ja auch nicht die besten SpaWas...

ciao

Alex
1.) sind Takt und Spannung ein sehr guter Grund
2.) die Rev.C0 des Athlon64 war eine fehlerbereinigte Bx Revisions im gleichen Fertigungsprozess mit Designänderungen, um höhere Takte zu erreichen - das ist absolut nicht vergleichbar. Das ist ungefähr so, als würde der B3 mit den Änderungen des C0 im 65nm Prozess kommen. Der C0 des K10 ist aber obendrein ein neuer Fertigungsprozess und zusätzlich noch ein komplexes Design, nicht nur ein Die-Shrink wie der Winchester oder Brisbane, selbst hier brauchte man eine weitere Rev. Der Brisbane kam als G1, und war aber sogar dann noch gut optimierbar mit G2. Nur beim Winchester klappte schon die erste Rev., das war aber ein purer Die-Shrink des CG.
Das ein verändertes Design in einem neuen Fertigungsprozess gleich in der ersten Rev. in Serie geht ist so gut wie unmöglich. Der Endkunde bekommt sehr wahrscheinlich nichtmal C1 zu Gesicht, da sich AMD bis Mitte November schätzungsweise Zeit lässt, wird man sogar C2 eingeplant haben und die C1 geht nur als Shanghai-Opteron an die Firmenkunden.

Zudem würde ich mir eher Gedanken um die Korrektheit der Anzeige von CPU-Z machen, da Screenshots mit 1,6V übertaktet durch die Gegend geistern - das wird ein 45nm Prozessor mit ULK-Gates 100% nicht überleben ;).
Jetzt müssen nur noch die neuen 790FX Boards mit der SB750 auftauchen und die Spider Platform 2.0 wäre komplett. Genau das richtige für meinen neuen PC, gegen Ende des Jahres.
Das AM3 gegen Ende des Jahres ebenfalls geplant ist, würde ich eher da zuschlagen, da die Stromversorgung des AM3 nicht so flexibel sein muss wie bei AM2 (AM3 muss nur 45nm und 32nm CPUs supporten) und das somit sparsamer sein könnte und man bei AM3 DDR3 1600 RAM mit sehr niedrigen Latenzen hervorragend im unganged-Mode einsetzen kann, was nochmal einiges an Leistung, vor allem in Spielen, bringen dürfte, aufgrund der stark verringerten Speicherlatenz.

[S940]

1.) sind Takt und Spannung ein sehr guter Grund
2.) die Rev.C0 des Athlon64 war eine fehlerbereinigte Bx Revisions im gleichen Fertigungsprozess mit Designänderungen, um höhere Takte zu erreichen -Stimmt hast Du recht, das war kein DIE Shrink. Naja lassen wir uns überraschen was kommt, ist ja eingentlich egal ob C0, C1 oder C2, Hauptsache pünktlich im November und ohne schlimme Bugs ^^

Die 1,6V sind schon krass aber anscheinend scheints ja zu laufen, der Type hat das System auch CPU-Z verifiziert.
http://valid.x86-secret.com/show_oc.php?id=387395

Komischerweise fehlt da aber die vcore Anzeige ? Sollten 1,568V sein:
http://www.itocp.com/attachments/month_0807/20080711_717befd070291a68a29dgjCA5Di6Dnz7.jpg.thumb.jpg

Naja Intel hat in Ihren Spitzenmodell auch 1,35V, so toll scheinen 45nm also wohl nicht zu sein:
http://i.neoseeker.com/a/intel_qx9770/penryn400x8.png

ciao

Alex

[Triskaine]

Das passt zwar nicht zu Shanghai, aber ich denke mehr gute Nachrichten für AMD schaden nicht:biggrin:: http://www.tomshardware.com/de/athlon-2000-Atom-230-Undervolting,testberichte-240084-15.html.

EDIT:Naja Intel hat in Ihren Spitzenmodell auch 1,35V, so toll scheinen 45nm also wohl nicht zu sein:
http://i.neoseeker.com/a/intel_qx9770/penryn400x8.png

ciao

Alex

Außerdem sollte man bedenken das in der ersten Generation von AMDs 45nm Prozess noch kein HK/MG verwendet wird, die benötigte Spannung sollte im Vergleich zu Intels Prozess also generell höher sein.

[HOT]

[...]
Komischerweise fehlt da aber die vcore Anzeige ? Sollten 1,568V sein:
http://www.itocp.com/attachments/month_0807/20080711_717befd070291a68a29dgjCA5Di6Dnz7.jpg.thumb.jpg
[...]
Weil sie nicht stimmt. Da wird sich schon wieder vielzuviel dran aufgehangen. Das macht einfach keinen Sinn. Bei 1,6V würde die CPU spätestens nach wenigen Minuten daherrauchen.

[S940]

Weil sie nicht stimmt.
Hmm kann man die CPU-Z Verifikation fälschen ? Dachte das wäre einigermaßen sicher ...

ciao

Alex

[HOT]

Narf :rolleyes:... Die Spannung stimmt nicht, das betrifft natürlich nicht den Screenshot :D. Natürlich kann man die Verifikation nicht fälschen. Aber was nicht korrekt ausgelesen werden kann wissen die CPU-Z-Macher am genauesten und das werden sie auch nicht verifizieren. Dieser Wert fehlt dann einfach in der Verifikation des Daneb in der CPU-Z-Version. Wie soll man denn die Spannung eines Daneb verifizieren, wenn man diese nicht korrekt auslesen kann?
Dass die Spannung in der Verifikation fehlt ist ein eindeutiger Hinweis darauf, dass sie falsch ausgelesen wird.

[Gast]

Stimmt hast Du recht, das war kein DIE Shrink. Naja lassen wir uns überraschen was kommt, ist ja eingentlich egal ob C0, C1 oder C2, Hauptsache pünktlich im November und ohne schlimme Bugs ^^

Die 1,6V sind schon krass aber anscheinend scheints ja zu laufen, der Type hat das System auch CPU-Z verifiziert.
http://valid.x86-secret.com/show_oc.php?id=387395

Komischerweise fehlt da aber die vcore Anzeige ? Sollten 1,568V sein:
http://www.itocp.com/attachments/month_0807/20080711_717befd070291a68a29dgjCA5Di6Dnz7.jpg.thumb.jpg

Naja Intel hat in Ihren Spitzenmodell auch 1,35V, so toll scheinen 45nm also wohl nicht zu sein:
http://i.neoseeker.com/a/intel_qx9770/penryn400x8.png

ciao

Alex

Guten Morgen. Die Spannung sagt noch gar nix über die Verlustleistung aus. Ohmsches Gestz schon mal gesehen?

[Gast]

Das passt zwar nicht zu Shanghai, aber ich denke mehr gute Nachrichten für AMD schaden nicht:biggrin:: http://www.tomshardware.com/de/athlon-2000-Atom-230-Undervolting,testberichte-240084-15.html.

[...]

WoW :) Nicht schlecht.

[Triskaine]

Guten Morgen. Die Spannung sagt noch gar nix über die Verlustleistung aus. Ohmsches Gestz schon mal gesehen?

Klar, aber wenn man sich mal überlegt das es 1.6V mit 3,44 GHz Takt sind, dann nehm ich mal stark an das die Verlustleistung nicht allzu niedrig sein kann.

[HOT]

Klar, aber wenn man sich mal überlegt das es 1.6V mit 3,44 GHz Takt sind, dann nehm ich mal stark an das die Verlustleistung nicht allzu niedrig sein kann.
Zum 100000sten Mal, die Spannung stimmt nicht!

[S940]

Dass die Spannung in der Verifikation fehlt ist ein eindeutiger Hinweis darauf, dass sie falsch ausgelesen wird.
Ok, ist mir dann auch egal, Hauptsache die 3,4 GHz stimmen ^^
Guten Morgen. Die Spannung sagt noch gar nix über die Verlustleistung aus. Ohmsches Gestz schon mal gesehen?Guten Nachmittag, wo schreib ich im zitierten Abschnitt etwas von Verlustleistung ? Lern lesen bzw. feile an Deiner Textverständnis :)

Deutsch - schon mal gehört ? ;D

ciao

Alex

[Ronny145]

Zum 100000sten Mal, die Spannung stimmt nicht!


Wer sagt das?

[w0mbat]

Ich.

[Ronny145]

Ich.


Dann ist es kein Fakt.

[w0mbat]

Dann ist es kein Fakt.

Ich habe es für dich korrigiert, jetzt erwarte ich ein Dankeschön dafür ;)

[Ronny145]

Ich habe es für dich korrigiert, jetzt erwarte ich ein Dankeschön dafür ;)


Behaupten kann man viel. Hast du einen Deneb bei dir zuhause und hast mal die reale Spannung nachgemessen? Ich glaube nicht, also was soll dieses Geschwätz? So ganz nach dem Motto alles was w0mbat sagt ist Fakt, hört auf den Meister, der ultimativen Quelle.

[Gast]

Der Prozessor würde diese Spannung nicht durchhalten und direkt sterben.

[Nakai]

Behaupten kann man viel. Hast du einen Deneb bei dir zuhause und hast mal die reale Spannung nachgemessen? Ich glaube nicht, also was soll dieses Geschwätz? So ganz nach dem Motto alles was w0mbat sagt ist Fakt, hört auf den Meister, der ultimativen Quelle.

Genau ;).^^

Im Bezug zu AMD und Co., da is w0mbat sehr zuverlässig. Du musst es ja nicht glauben, ich tues.


mfg Nakai

[Gast]

Jo hat man ja beim R600 & Phenom Desaster gesehen -.- scnr

[Ronny145]

Genau ;).^^

Im Bezug zu AMD und Co., da is w0mbat sehr zuverlässig. Du musst es ja nicht glauben, ich tues.


mfg Nakai

Meinst du mit sehr zuverlässig das hier: http://www.forum-3dcenter.org/vbulletin/showpost.php?p=6496604&postcount=1154
http://www.forum-3dcenter.org/vbulletin/showthread.php?p=6564538#post6564538
http://www.forum-3dcenter.org/vbulletin/showthread.php?p=6514396#post6514396

Wer viel spekuliert muss auch mal ins schwarze treffen, von sehr zuverlässig kann keine Rede sein. Da muss man nur an seine für AMD/Ati damals gehypten und völlig überzogenen Threads denken. Hier mal ein Beispiel: http://www.forumdeluxx.de/forum/showthread.php?t=370618&highlight=Phenom

Da sollte man die Kirche mal im Dorf lassen. Wie der Gast weiter oben sagte, die CPU würde es nicht überleben, halte ich auch für sehr warscheinlich, könnte es aber nicht als Fakt oder absolut gesichtert ansehen, bevor es die CPU nicht zu kaufen gibt und dies auch bestätigt. Bei den geleakten Deneb screens ist nichtmal die Kühlung bekannt.

[HOT]

Die Spannung wird nicht von CPU-Z validiert, alles andere schon. Das sagt mir, dass die Spannung nicht stimmt. Zudem, hallo sag mal gehts noch? Plausibilität? Probier mal aus wie lange ein Penryn bei 1,6V macht, das kann sich auch nur um Minuten handeln. Die AMDs sind mit ULK-Material meiner Meinung nach sogar noch anfälliger gegen überhöhte Spannung.

[w0mbat]

@Ronny145: Jupp, ich weiß eben nichts und spekulieren fleißig mit, da lande ich zufällig schon mal einen Treffer und dann behaupte ich immer ich hätte das von einer geheimen Quellen bekommen. Du hast es erfasst, also kann ich jetzt weiterspekulieren? Danke.

[Gast]

@Ronny145: Jupp, ich weiß eben nichts und spekulieren fleißig mit, da lande ich zufällig schon mal einen Treffer

Genauso siehts aus!

[w0mbat]

Sag ich doch.

[Ronny145]

Die 20 Sekunden Marke hat der Deneb übrigens schon unterschritten...mit Luftkühlung: http://66.102.9.104/translate_c?hl=de&sl=zh-CN&tl=en&u=http://www.itocp.com/redirect.php%3Ftid%3D11147%26goto%3Dnewpost&usg=ALkJrhg40h4KxMCt7O8k11lGCzfc-rXz7A#newpost

[Gast]

Die 20 Sekunden Marke hat der Deneb übrigens schon unterschritten...mit Luftkühlung: http://66.102.9.104/translate_c?hl=de&sl=zh-CN&tl=en&u=http://www.itocp.com/redirect.php%3Ftid%3D11147%26goto%3Dnewpost&usg=ALkJrhg40h4KxMCt7O8k11lGCzfc-rXz7A#newpost

SuperPI rein gar nichts über eine CPU aus, da es eine x87 und keine x86 Applikation ist.:P

[Ronny145]

SuperPI rein gar nichts über eine CPU aus, da es eine x87 und keine x86 Applikation ist.:P


Das dürfte hier (fast) jeder wissen, aber darum geht es primär auch nicht.

[Gast]

Das dürfte hier (fast) jeder wissen

Warum werden dann solche schwachsinnigen Bechmarks verglichen z.b. mit Intel...

[S940]

Das dürfte hier (fast) jeder wissen, aber darum geht es primär auch nicht.
Jo, ihc würd mich mal freuen, wenn der Kollege mal irgendwas andres benchem würde, sogar Sandra wär schon toll gegenüber SuperPi ^^
Naja vielleicht macht er noch was am Sonntag, Montags muss er das Teil sicherlich zurückgeben, nachdem Ihm sein Chef den Hals umgedreht hat, da AMD den Anwalt vorbeischickt ^^

ciao

Alex

[Ronny145]

Warum werden dann solche schwachsinnigen Bechmarks verglichen z.b. mit Intel...


Hab ich mit Intel verglichen? Ich glaube nicht. Das ist nunmal das einzige was es gibt vom Deneb, was dagegen? Ich finde es in erster Hinsicht interessant, dass der Deneb ~15% schneller läuft in Super PI als der 65nm K10 Phenom.

[reunion]

AMD Serversockel G34 gesichtet:

http://images.dailytech.com/nimage/8709_large_amd_g34.png

Soll 2010 für den 12-Core Istanbul und den 8-Core Sao Paolo kommen und satte 1974 Pins haben sowie Quad-Channel DDR3-Support.
http://www.dailytech.com/Hello+AMD+Socket+G34/article12400.htm

[w0mbat]

Krass, 4-Channel DDR3 Interface.

[deekey777]

Krass, 4-Channel DDR3 Interface.
Nehalem hat drei Kanäle. Und kommt sehr bald.

Montreal ist weg, wird durch Istanbul ersetzt (ein Okto-Core durch einen Hexa-Core).

[reunion]

Montreal war ein nativer Quad-Core, dafür mit jeweils 1MB L2-Cache. Istanbul ist ein nativer Hexa-Core mit weiterhin 512KB L2. Beide wird/sollte es aber auch als MCM geben. Passt wohl besser gegen Intels Hexa-Core Westmere in 32nm 2010.

[Gast]

http://www.computerbase.de/news/hardware/prozessoren/amd/2008/juli/amd_leistungsaufnahme_45-_65-nm-cpu/

Ein kleiner Vergleich zwischen 65 nm Phenom und 45 nm.

[Denniss]

Es gibt wohl bald mal wieder einen neuen Athlon64 X2 als Black Edtion in Gestalt eines 5400+

Eine Suche nach ADO5400DSWOF sollte etliche Treffer bringen. Ist ein Brisbane in G2.

[Avalox/Gast]

Ein kleiner Vergleich zwischen 65 nm Phenom und 45 nm.


ich bin mir immer unsicher ob mit C1E im Phenom Idle Betrieb in solche Tests gemessen wird, oder ob nur das alte c'n'q I genutzt wird.