Chipfertigung: 10 FF, EUV, 7 nm, 5 nm, 3 nm, GAF, ... [Archiv] - Seite 9

davidzo

2021-04-26, 18:47:16

Was für in Shrink soll das dann sein?

Ich denke das Beispiel war genau richtig um zu zeigen dass es eben nicht immer ein shrink sein muss um eine bessere Leistung pro Watt wie auch eine bessere Gesamtleistung zu erziehlen.
Der größte Effizienzsprung in dem Beispiel kam mit Maxwell, der in derselben 28nm Fertigung wie Kepler 600er und 700er karten gefertigt wurde.
Maxwell hat das Kunststück vollbracht gleichzeitig das Featurelevel anzuheben als auch die leistung pro CU, pro Watt und pro Transistor erheblich zu steigern (um gute 30% im selben 28nm Prozess).
Pascal war dann architektonisch nur noch ein kleiner Wurf, neue Fertigung, mehr Takt, mehr Einheiten.

Bei aber 6 Generationen (3090 bis 950), die heute je 2 Jahre gehen, wird das eher leicht möglich. Denn die Generationen dauern ja wie gesagt heute 2 Jahre. Ausgehend von der GTX 1650 (es gibt noch keine 3050) rechne ich mal 7 Generationen anstatt deine 6 Generationen, da ich ja wie gesagt von Turing aus rechne.

Die Kepler bis Maxwell Marketing-Namen haben ja gezeigt dass aus drei Chiparchitekturen schnell 5x Generationen gemacht werden, bzw. sogar Nummern übersprungen. Insofern würde ich tatsächlich eher von 4x echte Chip-gens zwischen 3090 und 9050 ausgehen und der Rest wird über SKU Abstufungen, und kontinuierliche Prozessverbesserung erreicht (yield, takt, voltage).
Du kannst davon ausgehen dass nvidia versuchen wird wenn möglich für die OEMs jedes Jahr eine neue Gen zu bringen und nicht immer werden das bloß "super refreshes sein". Im Schnitt wird das nicht immer gelingen wenn es irgendwo mal verzögerungen gibt, bzw. wird die kompetitive Situation sie dzau nicht zwingen, aber trotzdem kann man von 2-3Jahre pro Architektur und 1-2 Generationen pro Architektur ausgehen.

Das bezweifle ich halt. Die Entwicklung stößt an ihre Grenzen.
Beispiel: Willst du Äpfel pflücken, rüttelst du kräftig am Baum. Bei entsprechendem Reifegrad fallen die meisten Äpfel herab.
Für die anderen mußt du zu anderen Techniken greifen, hineinklettern, mit langen Stangen hantieren. Ein paar Äpfel bleiben halt hängen, da unereichbar.
Ich denke halt, die Schüttelphase haben wir bei den Halbleitern schon hinter uns gelassen.
Oder: Ich kann mich noch gut daran erinnern, als Autos noch mit 50 bis 100 PS unterwegs waren. 100km/h waren da schon schnell.
Heute gilt 100 PS schon fast als minimum und 200km/h sind auch für den Durchschnitt gut erreichbar.
Ich sehe aber nicht, dass in den nächsten Jahren 200 PS Standard werden und wir wie selbstverständlich mit 400 km/h über die Autobahn sausen( abgesehen davon das dazu >800 PS nötig wären).
Oder Ladekurven von Akkus und Kondensatoren. 80% Ladung erreicht man schnell, die letzten 20% brauchen mehr Zeit und irgendwann ist voll.
Die aktuelle Halbleitertechnik hat die 80% Grenze überschritten. Nur noch ein paar Spezialisten versuchen die letzten Äpfel zu pflücken.
Mit "nächstes Jahr bekomme ich die gleiche Leistung zum halben Preis" bzw. "nächstes Jahr gibt es doppelte Leistung für das Geld" ist es ja jetzt schon vorbei.
Und selbst wenn noch ordentliche Fortschritte gemacht werden: mit abnehmender Konkurrenz ist es fraglich, ob wir uns das noch Leisten können. Das Top Produkt läßt sich jeder vergolden.

P.S.: Vielleicht gibt es ja doch noch etwas anderes. Bei der Röhrentechnik war man auch mal an dem Punkt und dann kam der Transistor.

Was du da nennst ist das klassische "5 stage product life cycle" Modell.
Da gibt es Wachstum kontinuierlich und irgendwann einen peak, ab dem technologiesche barrieren, größere Konkurrenz und Market Cap das Wachstum umkehren. Da geht es allerdings eher um allgemeine meta Tech trends, wie z.B. Kameras (Peak in den 80ern), Flugzeuge (Peak in denr 1960-70ern), die Eisenbahn (Peak in den 1900ern), etc.
Für Computergrafik ist das eher schwer anwendbar, da die eigentlich teil anderer Ökosysteme sind (Konsolen, PCs, Mobile). Die verhalten sich als ganzes aber wohl schon so ähnlich wie in dem Modell. Nur ist die Chipentwicklung einerseits nur ein kleiner Teil, geht aber andererseits auch über mehrere Branchen und Märkte (Consumer, Server, HPC, AI,...)

Zudem ist es ausgerechnet der Chipmarkt, bzw. Computing im Allgemeinen, das sich seit Gordon Moore 1965, diesem Modell entzieht.
Ein Großteil der Innovation in Computergrafik geht wie auch in anderen Workloads nämlich gar nicht von der Hardware aus, sondern von der Software her aus. Das macht es so unzuverlässig den Markt rein auf basis von technologischen Limits her zu interpretieren.

Nicht nur hat nvidia zwischen Kepler und Maxwell+ Pascal die DP-Tesla Fähigkeiten abgetrennt, sondern auch eine Menge gelernt und das Design aufwändig für höhere Takte optimiert, die Treiber und der workload haben sich auch entsprechend verändert dass das möglich geworden ist.
Wäre der Workload gleich geblieben hätte man manche Architekturschritte wohl nicht so gemacht. Ein Maxwell hätte es ohne Softwarefortschritt wohl nie gegeben, Pascal wär ein Dieshrink von Kepler geworden.

Wenn du also in 6 Jahren noch dieselben Benchmarks benutzt, ja dann bekommst die vielleicht nicht die Steigerung die du dir von einer RTX 9050 erhofft hast. Ja, vielleicht ist bei Rasterizing auch die Fahnenstange erreicht und die Karte aber mit Raytracing 10mal so schnell? Wer weiß, von der Softwareseite aus kommen jedenfalls auch viele Veränderungen...

Wenn der Workload

smalM

2021-04-26, 19:01:27

Bei 100 000 Wafer/Monat mit 200 Chips/Wafer * 12 Monate über 5 Jahre = 1,2 Milliarden.
15,7 Mrd / 1,2 Mrd = 12,5$ pro Chip.
Noch etwas Gewinnmarge drauf, Restwert der Fab nach 5 Jahren berücksichtigen...
Dürfte sich noch rechnen für TSMC.

TSMC verkauft die Produktion von ganzen Wafern.
Die Fab ist nach 5 Jahren komplett abgeschrieben.
Die Rohertragsmarge ist nicht etwas, sondern 53%, die Nettomarge 38%.
Der Anfangspreis für einen N5-Wafer soll 12500$ gewesen sein. Wegen der Knappheit dürfte sich der sonst übliche Preisrückgang in nächster Zeit deutlich verlangsamen oder ganz aufheben.

Die TSMC-Rechnung für einen neuen Node lautet: Apple nimmt davon 1 Mio. Wafer ab. Lohnt.
Die Entwicklung kommt zum Erliegen, wenn Apple Nein sagt.

Ganz offensichtlich glaubte TSMC, daß nach N5 sich auch N3 lohnen werde, sonst wäre Phase 4-6 der Fab 18 nicht in Bau.
Und da in Hsinchu bereits erste Planierarbeiten erfolgen, wird die nächste Fab für N2 wohl auch realisiert...

Platos

2021-04-26, 19:04:35

@davidzo: Ist natürlich möglich, allerdings seit 2016 gibts nur noch im 2 Jahresrhytmus neue Chipgenerationen und Grafikkartengenerationen (die Super"generation" hatte ja schliesslich die selbe Ziffer).

Kann sich natürlich wieder ändern, aber das sehen wir dann in den nächsten 1.5 Jahren.

y33H@

2021-04-26, 20:42:51

Was viel interesanter ist das Qualcom bei den neueren 870 Chips zurück bei TSMC N7P gegangen ist anstatt 5nm LPE zu verwenden.Der 870 ist ein 865++, der war immer für N7P ausgelegt.

amdfanuwe

2021-04-26, 20:45:24

Was du da nennst ist das klassische "5 stage product life cycle" Modell.
Da gibt es Wachstum kontinuierlich und irgendwann einen peak, ab dem technologiesche barrieren, größere Konkurrenz und Market Cap das Wachstum umkehren. Da geht es allerdings eher um allgemeine meta Tech trends, wie z.B. Kameras (Peak in den 80ern), Flugzeuge (Peak in denr 1960-70ern), die Eisenbahn (Peak in den 1900ern), etc.
Für Computergrafik ist das eher schwer anwendbar,...
Ich meinte auch die Fab Möglichkeiten und die 9050 war wohl ein dummes Beispiel.
Und da sehe ich halt 5nm für die nächste Generation, 3nm, 2nm und dann?
Es wird immer teurer und eine gewisse Dicke müssen die Leiterbahnen nunmal haben.
Also, wie viel Full Node Sprünge werden wir noch haben? 2? 3?

Sicherlich wird die Computergrafik auf Softwareseite und durch fixed Funtions noch an Qualität gewinnen.

Bei CPUs dachte man auch mal daran 10GHz zu erreichen. Stieß man aber an technologiesche barrieren und man ging dann auf mehr IPC und mehr Kerne in einem Chip.
Bei GPUs ging es mit vielen Kernen und wenig Takt los und jetzt steigert man schon den Takt um aus dem Silizium mehr rauszuholen. Letztendlich ist man durch die TDP und sinnvoll produzierbarer Chipgröße eingeschränkt und muß sehen, wie man da das Maximum rausholen kann.

smalM

2021-04-27, 11:07:41

How to Spend $100 Billion Dollars in Three Years (https://semiwiki.com/semiconductor-manufacturers/298361-how-to-spend-100-billion-dollars-in-three-years/)

Platos

2021-04-27, 13:26:33

Interessanter Artikel, aber das sind TW$ und nicht US$. 100 Milliarden Taiwandollar sind gerade mal 3.59 Milliarden US Dollar.

Und 30 Milliarden TW$ sind 1.08 Milliarden US$.

Teuer ist es natürlich trotzdem. Vor allem im Vergleich zu den Einnahmen. So hoch sind die Einnahmen ja anscheinend/angeblich nicht. Und 2022 könnte ja sogar zum Minusgeschäft werden für TSMC.

amdfanuwe

2021-04-27, 13:36:18

TW$ gibt es nicht.
Offizielles Symbol ist NT$ (New Taiwan Dollar)
Oder auch ISO-4217-Code TWD; verbreitet auch NTD oder NT$ oder einfach Taiwan-Dollar.

Distroia

2021-04-27, 15:13:50

Interessanter Artikel, aber das sind TW$ und nicht US$. 100 Milliarden Taiwandollar sind gerade mal 3.59 Milliarden US Dollar.

Und 30 Milliarden TW$ sind 1.08 Milliarden US$.

Wie kommst du denn darauf? :confused:

Capex liegen dieses Jahr schon bei 17,2 Milliarden US$ und die sollen eben auf 100 Milliarden in drei Jahren steigen.

1.08 Milliarden US wären ja im Vergleich lächerlich wenig, so viel machen die in einem Monat Gewinn.

Teuer ist es natürlich trotzdem. Vor allem im Vergleich zu den Einnahmen. So hoch sind die Einnahmen ja anscheinend/angeblich nicht. Und 2022 könnte ja sogar zum Minusgeschäft werden für TSMC.

Und wieder, wie kommst du darauf? TSMCs Gewinne gehen jetzt schon durch die Decke und ich sehe nicht, warum sich das bis 2022 ändern sollte. Ich glaube eher, der Gewinn wird weiter steigen, weil man eben massiv mehr Geld in Produktionsstätten pumpt und so den technologischen Vorteil weiter ausnutzen kann.

Platos

2021-04-27, 15:34:38

Distroia

2021-04-27, 16:04:03

Hmm stimmt, eine Milliarde wäre sehr wenig. Aber das Unternehmen machte 2020 einen Umsatz (nicht Gewinn) von 1339 Milliarden Taiwandollar, was bei heutigem Kurs 48 Milliarden USD macht. Der Gewinn beläuft sich auf 508 NT$ bzw 18 US$.

Und da sollen sie von den 48 2021 gleich 30 Milliarden investieren? Wobei ich nicht weiss, ob man hier nicht eher die Ausgaben vom Gewinn abziehen muss. Es ist ja das nächste Jahr und die 48 Milliarden sind quasi Brutto.

Ja, wegen der Marktsituation und dem technischen Vorsprung. Die extrem hohe Nachfrage, die wir gerade haben soll noch eine Weile anhalten. TSMC hätte dieses Jahr viele Millarden mehr Umsatz machen können, wenn sie rechtzeitig genug Kapazitäten bereitgestellt hätten. Das konnte man vorher kaum voraussehen, aber diesmal lässt es sich eben vorhersehen, dass weiter sehr hohe Nachfrage bestehen wird. Wie das mit der Geldbeschaffung aussieht, davon habe ich ehrlich gesagt keine Ahnung.

Und bezüglich 2022: Da im Artikel steht ja, dass die prognostizierten Ausgaben für 2022 mit 26.3 Milliarden höher sind, wie der prognostizierte Umsatz von 24 Milliarden. Ich rede ja nur von diesem Jahr.

Wo hast du die 24 Milliarden her? Der Umsatz liegt dieses Jahr wahrscheinlich schon bei über 50 Milliarden ...

Ich glaube, du unterschätzt TSMC gewaltig. ;)

amdfanuwe

2021-04-27, 16:20:42

Da schaut man doch einfach mal bei TSMC vorbei und schaut sich die Bilanzen an:
https://investor.tsmc.com/english/encrypt/files/encrypt_file/reports/2021-04/cf13f8bbe93d30e1c654a8711ca3aa5ebcfdcd39/1Q21Presentation%28E%29.pdf
Umsatz Q1/21: 12,9 Milliarden US$
Gewinn Q1/21: ~5 Milliarden US$

Platos

2021-04-27, 16:26:37

Ach, das mit den 26 Milliarden und den 24 Milliarden habe ich falsch gelesen, sehe ich gerade. Da steht, sie gehen davon aus, dass man 26.3 Milliarden bräuchte und aber aus den 100 Milliarden, die investiert werden sollen, nur 24 Milliarden verfügbar sind für das Jahr 2022.

Aber ich verstehe grad nicht, woher die Zahl 26.3 Milliarden kommt. Die 24 Milliarden sind aus den 100 Milliarden gerechnet, aber woher sie die Zahlen für die Kosten haben, weiss ich nicht. Also die kommen da aus dieser Tabelle, aber keine Ahnung, wer die erstellt hat.

Distroia

2021-04-27, 16:34:31

Aber ich verstehe grad nicht, woher die Zahl 26.3 Milliarden kommt. Die 24 Milliarden sind aus den 100 Milliarden gerechnet, aber woher sie die Zahlen für die Kosten haben, weiss ich nicht. Also die kommen da aus dieser Tabelle, aber keine Ahnung, wer die erstellt hat.

Über der Tabelle steht ja: "Figure 2 illustrates our view of TSMC’s capital spending by node for 7nm, 5nm, 3nm and 2nm."

Also haben die von SemiWiki die Zahlen für die Nodes ≤ 7 nm wohl selbst geschätzt.

Platos

2021-04-27, 16:46:57

Ja gut, dann kann man den Artikel auch rauchen. Habe ihn nur überflogen. Was will man mit so einer Milchmädchenrechnung schon. Aber es gab irgendwie keine Erklärung, wie man auf diese Zahlen gekommen ist. Das hätte man schon noch darlegen können.

Distroia

2021-04-27, 17:00:34

So genau hab ich mich nicht mit dem Artikel beschäftigt, aber bei SemiWiki glaube ich schon, dass solche Zahlen nicht völlig aus der Luft gegriffen sind. Die haben Kontakte, die mehr Informationen haben als das, was sonst an die Öffentlichkeit kommt.

smalM

2021-04-27, 19:06:39

Die Analysen von Scotten Jones sind mit das Beste, was es öffentlich überhaupt zu haben gibt.
-----

TSMC Update: 2nm in Development, 3nm and 4nm on Track for 2022 (https://www.anandtech.com/show/16639/tsmc-update-2nm-in-development-3nm-4nm-on-track-for-2022)

Mortalvision

2021-04-27, 20:30:04

Aua, 2nm soll wirklich wahr werden können? Das ist technisch ein riesiger Faktor, so ungefähr wie vom ollen XT 8086 zum Pentium 1!

Badesalz

2021-04-27, 22:08:35

Ich weiß garnicht wozu sie soviel Gas geben. Ich schätze mit 2nm ist auch erstmal Ende oder? Und dann? Erstmal alles (Designs) breitflächig auf 7nm und drunter "migrieren" und zu TSMC rennen? Wäre noch halbwegs ok.

Gibt es dann auch mal Nvme Controller die nicht das Trägerboard anschmelzen? Mit Flashspeicher was bei Last über der "Anfassgrenze" kommt?
2.5/5 Nics die ohne Kühlkörper auskommen? VDSL-Router deren Gehäuse nicht so groß wie ein ordentliches Frühstückbrett ist? Chipsätze die wieder wie zu Sandys Zeiten gekühlt werden können?

Nur so erwähnt :tongue: Ist nicht sarkatsich gemeint. Eher leicht ironisch ;) Ich würde mir Shrinks halt an vielen anderen Stellen ebenfalls wünschen als für Petaflops auf GPUs. Die sind mir langsam zu langweilig, weil die Leistung heute schon brachial ist und trotzdem immernoch größtenteils auf GFX draufgeht.

Distroia

2021-04-27, 22:22:02

Selbstverfreilich wird es den geben, und auch noch einiges danach. Bei 2nm werden mit GAA und High-NA-EUVL wahrscheinlich zwei neue große Technologien eingeführt. Da kann man davon ausgehen, dass es auch danach noch viel zu optimieren geben wird (so ähnlich wie 7 nm EUVL auch mehr oder weniger ein Pipecleaner für EUVL war). Bei GAA soll es auch noch einiges an Potential geben, wenn man mehr Channels überein ander stapelt, also die feinsten Strukturen mehr in die Höhe baut.

Das sind die Technologien, von denen wir jetzt wissen, dass sie kommen werden und dass sie viel bringen werden. Das muss noch lange nicht das Ende der Fahnenstange sein ...

davidzo

2021-04-27, 22:34:17

Und da sollen sie von den 48 2021 gleich 30 Milliarden investieren? Wobei ich nicht weiss, ob man hier nicht eher die Ausgaben vom Gewinn abziehen muss. Es ist ja das nächste Jahr und die 48 Milliarden sind quasi Brutto.

Investitionen haben in der Regel nur sehr wenig mit den eigenen Liquiden Mitteln zutun. Die stemmt man in der Regel über Loans und Investoren bzw. Aktienausgaben. Die Frage ist nicht was man aus eigener Kraft reinvestieren kann, sondern wo man hin will und ob der Markt lohnenswert ist. Wenn er das ist und das analysten auch so sehen, dann kriegt man das Geld immer zusammen, auch anderweitig falls man gerade zu wenig cash hat.
Es wäre aber auch sehr verwunderlich wenn TSMC bei der aktuellen Marktsituation nicht jeden Cent reinvestieren würde. Kein Aktionär pocht in so einer Situation wo der Markt gerade drastisch wächst auf Dividende, wo die Kursgewinne in 1-2 Jahren doch viel gewaltiger sein dürften. TSMC ist Marktführer und trotzdem ist di Nachfrage für fast doppeltsoviele Kapazitäten da. Welcher Aktionär würde da nicht seine aktuen gerne mit Wachsen sehen?

Die 100Mrd sind außerdem nur eine Marketing- Zahl. Das ist zu keinem Zeitpunkt irgendwo auf dem Konto, bzw. wir auf einen Schlag ausgegeben. Das sind ja Maßnahmen über einen langen Zeitraum, d.h. Für die mittleren bis letzten Chargen hat man wahrscheinlich noch gar nicht entschieden ob man die aus dem Cashflow bezahlen kann oder Anleihen bzw. neue Aktien ausgibt, das ist natürlich alles noch im Fluss. Da sind außerdem auch die Subventionen mit drin die man für eine neue Fab eintreibt.

Ich weiß garnicht wozu sie soviel Gas geben. Ich schätze mit 2nm ist auch erstmal Ende oder? Und dann? Erstmal alles (Designs) breitflächig auf 7nm und drunter "migrieren" und zu TSMC rennen? Wäre noch halbwegs ok.

Das habe ich schon bei 180nm gehört dass nach 90nm nichts mehr kommt da dann die Leckströme zu groß werden.
Und ja, 7nm bzw 6nm wird weiterhin einer der Massenprozesse sein, genau wie 28nm, 45nm und 65nm, 90, 180, 250 weiterhin ihre Abnehmer haben. Die wenigsten Chips brauchen überhaupt cutting edge Prozesse. Stichwort Automotive und so...

Platos

2021-04-28, 01:40:39

@Badesalz: Auf jeden Fall wirds nicht fertig sein, oder denkst du, in ein paar Jahren bricht der Fortschritt einfach so schlagartig ein? Der Fortschritt wird eher langsam abflachen (was er ja gerade tut).

@Davidzo: Vor allem wäre es äusserst unwahrscheinlich, dass der Fortschritt einfach so extrem schlagartig einbricht. Immerhin ist 3nm "schon" für Ende 2022 geplant (vermutlich dann bei Apple im Einsatz). Und da soll dann nach 2nm (welcher vermutlich dann ~2024 kommt) sofort Schluss sein? Glaube ich kaum. Da wird noch locker ein Jahrzent (langsam abflachender) Fortschritt kommen (auf basis der heute "normalen" Fertigung). Der Fortschritt muss ja nicht immer nur mit kleineren Transistoren kommen.

Da spricht doch schon die pure Logik dagegen, dass der Fortschrit so plötzlich einbricht.

=Floi=

2021-04-28, 03:27:09

.

Sicher muss jeder investierte € irgendwann refinaziert werden. Wie kommst du denn auf die schnapsidee, dass man solche investitionen aus dem nichts finanziert?!

--
Die neuen fertigugnsstufen werden auch immer teurer und für viele sachen wird es sich auch irgendwann weniger lohnen früh umzusteigen.
Bei NV sieht man ja sehr schön, dass das transistorbudget stärker wächst und somit auch der energieverbrauch, wie durch die fertigung oder architektur eingesparrt werden konnte. AMD hat nur der hohe takt gerettet. (und RDNA)

Auf dem desktop wird es irgendwann auch richtung 12-16 kerne gehen, es wachsen auch die caches und die gpu.
Irgendwann wird es auch dem kunden zu teuer, wenn durch größer chips die kosten unweigerlich steigen müssen. Auch bei den CPUs wird es längerfristig auf 400mm2 und mehr hinauslaufen.

amdfanuwe

2021-04-28, 04:59:11

Da wird noch locker ein Jahrzent (langsam abflachender) Fortschritt kommen
Seh ich auch so.
HPC kann nie genug Leistung bekommen und bezahlt gut dafür. Letztendlich fallen für uns dann auch noch gute CPUs dabei ab.

Tobalt

2021-04-28, 06:13:00

amdfanuwe

2021-04-28, 06:57:50

Statt super neuer nodes ist es für die foundries jetzt rentabler, mehr Fabs mit bestehenden nodes hochzuziehen wegen Meganachfrage.
Und wer garantiert dir in 3 Jahren, wenn die neue FAB mit altem Node steht, dass dann noch die Nachfrage besteht?
Mining kann schnell vorrüber sein und der Corona bedingte Home Office Bedarf an Notebooks dürfte auch bald gesättigt sein.

Badesalz

2021-04-28, 10:10:51

Das habe ich schon bei 180nm gehört dass nach 90nm nichts mehr kommt da dann die Leckströme zu groß werden.
Haha... Da haben wir uns noch mit Maschendrahtzäunen beschäftigt.. Nun sind wir bei Teppichen die aus Einzelhaaren gefertigt werden.
Wie alt ist denn FinFET und SOI, was immernoch gefeiert wird?

Der Fortschritt wird sich bald nicht in Shrinks messen, sondern, daß das meiste auch in 7nm und kleiner gemacht wird. Nerds und Freaks haben noch nie irgendeinen Kohl fett gemacht und die brechen eh langsam weg, da die (An)Forderungen stagnieren.
Wie bei Fernsehern. Es hörte so wirklich nie auf, aber wenn man jetzt eine
aktuelleren OLED/HDR Glotze hat, dann denkt man nicht mehr darüber nach.
Da sind auch GPUs nicht mehr weit von entfernt, wenn man BookOfTheDead und Nanite verheiratet.

20 Foristen pro Forum in 2000 Foren weltweit möchten das zwar nie Wahr haben, aber ihre Existenz fällt dem Rest der Menschheit noch nichtmal auf.

Platos

2021-04-28, 10:47:24

Also viel Argumentation steckt da jetzt nicht gerade in deinem Text.

Skysnake

2021-04-28, 12:29:21

Seh ich auch so.
HPC kann nie genug Leistung bekommen und bezahlt gut dafür. Letztendlich fallen für uns dann auch noch gute CPUs dabei ab.

Das hättest du wohl gerne. HPC bewegt sich wieder weiter weg von Consumer/Enterprise Hardware

Badesalz

2021-04-28, 17:24:32

Also viel Argumentation steckt da jetzt nicht gerade in deinem Text.Für was oder gegen was? Komm wieder runter, nicht alles ist sofort Competition...
Ich hatte schon Probleme zu schnallen was genau davidzo von mir will ;) Ich glaub der wollte auch sofort competiton machen :rolleyes: Fehlte nur noch der gute alte Billy mit seinen 640KB. Das war trotzdem bestimmt verdammt knapp, daß der nicht gepullt wurde...

Und wer garantiert dir in 3 Jahren, wenn die neue FAB mit altem Node steht, dass dann noch die Nachfrage besteht?
Mining kann schnell vorrüber sein und der Corona bedingte Home Office Bedarf an Notebooks dürfte auch bald gesättigt sein.Weißt du wieviele "Produkte" (Chips) es gibt, die gar auch direkt was mit EDV zu tun haben, die man noch mehrfach Shrinken könnte? BEVOR man sie dann mal und am Ende, in 7nm rausbringt?

Zossel

2021-04-28, 19:05:14

Voodoo6000

2021-04-28, 19:38:30

Da gibt es ein Tool(habe gerade keinen Link) mit dem man berechnen kann wie viele brauchbare Chips es pro Wafer ca. gibt.

Die Yield Calculator (https://caly-technologies.com/die-yield-calculator/)

CrazyIvan

2021-04-28, 19:40:45

Platos

2021-04-28, 19:48:14

"Verschwendet" ;D

CrazyIvan

2021-04-28, 20:18:25

"Verschwendet" ;D
Kommt halt auf den Standpunkt an ;)

arcanum

2021-04-28, 20:23:25

Das habe ich schon mehrfach erwähnt. AMD hat das Luxusproblem, von zwei OEMs bzgl. Liefervereinbarungen geknebelt zu sein und kann daher "noch" lukrativere Märkte nicht ausreichend bedienen.
Man muss sich das mal auf der Zunge zergehen lassen: Sie mussten die 7nm Kapazitäten für mehr als 10 Mio riesig große Dies verschwenden und hatten deswegen für Dies mit einem Bruchteil der Fläche und massiv höherer Marge nur ca. 1,x Mio. Stück an Kapazität. Die zweite Zahl hatte ich mal irgendwann irgendwo aufgeschnappt - also bitte nicht nach der Quelle fragen.

ich schätze dass amd ohne microsoft/sony navi gar nicht in seiner aktuellen form hätte auf die beine stellen können. daher war das zum damaligen zeitpunkt mehr eine notwendig um heute da zu sein wo man ist als luxus. die frage ist auch, ob amd ohne konsolen überhaupt so lukrative verträge mit tsmc abschließen könnte wie es jetzt der fall ist.
man kann viel mutmaßen was wäre wenn, aber in jedem anderen szenario ohne konsolen würde es amd heute wahrscheinlich deutlich schlechter gehen.

CrazyIvan

2021-04-28, 20:56:42

Platos

2021-04-28, 21:36:21

Das ist aber ein Vertrag mit Microsoft und Sony, der mindestens 150Millione Stück ergibt, quasi garantiert. Der diy Markt ist klein und im OEM Bereich ist AMD noch ein Winzling. Und garantierte Absätze gibt es da auch nicht. Abgesehen davon ist es nicht nur die verkaufte Stückzahl, die für AMD von Vorteil ist. Mit 150 Millionen Konsolen im Markt gibt es auch Gründe, auf AMD zu optimieren. Die eigene Verbreitung ist dadurch im Gaming einfach riesig.

Wörns

2021-04-28, 21:51:36

einen Chip mit 308qm Fläche

Etwa 2,5 mal so groß wie meine Wohnung für eine 4 köpfige Familie.:freak:
MfG

Piefkee

2021-04-28, 23:01:40

Bisher wurden 7,8 Millionen PS5 verkauft: https://www.computerbase.de/2021-04/quartalszahlen-sony-verdoppelt-den-gewinn-dank-der-playstation-5/

Wer rechnet das mal auf Wafer und die Kapazitäten von TSMC um?

https://twitter.com/iancutress/status/1387461817186889730?s=21

Es sind grob 56000 Wafer nur für die Ps5 aktuell

Badesalz

2021-04-29, 08:16:31

(erledigt)

Sunrise

2021-04-29, 09:46:01

Man darf nicht vergessen wie die Konkurrenzsituation vor 5 Jahren war und wie sie jetzt ist.

Glofo aus dem Rennen und Intel überholt. Da könnte es TSMC nun etwas ruhiger angehen lassen. also das gleiche wie nach Sandy Bridge bei den CPUs.

Statt super neuer nodes ist es für die foundries jetzt rentabler, mehr Fabs mit bestehenden nodes hochzuziehen wegen Meganachfrage.
Das ist ziemlich kurzsichtig gedacht...

Mal davon ab, dass TSMC sich diesen Vorteil erarbeitet hat, weil sie sich eben nicht ausruhen und Apple ihnen die Brötchen schmiert, ist Intel weiterhin im Nacken. Sofern 7nm dann irgendwann mal läuft, werden sie einen ordentlichen Sprung machen (Marge, Energieffizienz). Was Intel aus 14nm herausgeholt hat, ist schon ziemlich beachtlich.

Wenn TSMC genau so weitermacht, und zwar stetig zeitig liefern, werden sie weiterhin ungeschlagen sein.

Mal davon an, dass Intel immer mehr Kunden wegrennen (ARM) und das eher TSMC- und Samsung Semi-Business ist, müssen sie bald liefern.

arcanum

2021-04-29, 10:39:28

@arcanum
Ja, damit hast Du natürlich völlig recht. Das wollte ich auch überhaupt nicht in Abrede stellen. Mein Punkt ist folgender: Wenn AMD einen Chip mit 308qmm Fläche für eine Konsole mit Verkaufspreis 500€ halbwegs kostendeckend produzieren lassen kann, wie unglaublich hoch muss dann der Deckungsbeitrag eines Zen3 CCD mit einem Viertel der Größe eines EPYC Milan sein.

klar. deswegen finde ich auch die preise für 5600x/5800x richtig dreist was mich davon abgehalten hat zuzuschlagen. solche margen gibt es sonst nirgends im DIY-bereich.

Zossel

2021-04-29, 11:06:36

Mal davon an, dass Intel immer mehr Kunden wegrennen (ARM) und das eher TSMC- und Samsung Semi-Business ist, müssen sie bald liefern.

Intel rennen schon seit 10 Jahren die Kunden davon, weil Handys & Co relevanter gegenüber X86/X64 werden.

TSMC hat dieses neue Marktsegment genutzt und Intel eben nicht.

Wörns

2021-04-29, 11:58:48

Ich sehe Intel eher als ein Unternehmen, das Geld verdienen will.
Die jüngsten Prozesse sind handhabbar, allein - man kann mit den alten wie 14nm mehr Geld verdienen.
Wenn es bei Intel heißt, dass der 7nm Prozess noch nicht so weit ist, dann vor allem in diesem Sinne: dass man damit noch nicht mehr Geld verdienen kann als mit 10nm, 14nm, etc.
In der Vergangenheit hatte Intel immer eine exorbitante Marge. Gegen die muss die Konkurrenz erst einmal anstinken, was u.a. AMD derzeit tut, bevor sich Intel das Geldverdienen vermiesen lässt. Schließlich sind momentan alle fertigungstechnisch limitiert.
Man solle Intel technologisch nicht abschreiben.
MfG

Badesalz

2021-04-29, 12:58:21

@Wörns
Bin ich der einzige dem es damals schon auffiel, daß Intels 14nm sich schon 1 Jahr verspätet haben?

Intel hat imho massiv entweder Leute und Knowhow oder allgemein Boden verloren, nach 22nm schon.
Die sind irgendwann auf dem Stand von GloFo gelandet... Nur hat GloFo grad noch rechtszeitig beschlossen, statt sich mit anderen zu duellieren, bei ihrem realen Leisten zu bleiben.

Wenn Herstellungsprozesse "noch nicht soweit" sind, heißt das zu aller allermeist - außer angeblich bei Intel jetzt - daß die Ausbeute noch nicht hoch genug sind.
NICHT, daß man mit älteren Prozessen noch genug Geld verdienen kann.
Wenn AMDs Umsatz um 94% steigt, dann ist das eine Summe die man Intel abluchsen konnte. Auch wenn ein Teil davon GPUs sind, wollte Intel da auch schon längst mitmischen. Man darf also ruhig die ganze Summe als solche betrachten.

Deine Auslegung ist eine wohlwollende Interpretation. Intel abschreiben sollte man noch lange nicht. Sowas hat aber, auch allgemein, keinen Zusammenhang mit der Beurteilung einer aktuellen Situation.

Zossel

2021-04-29, 13:00:05

Ich sehe Intel eher als ein Unternehmen, das Geld verdienen will.MfG

Jetzt oder auch in Zukunft?

Wörns

2021-04-29, 13:09:36

Sowohl jetzt als auch in Zukunft.

Intel würde ich nicht direkt mit Glofo vergleichen, die ja nicht selbst designen.
Intel hat sich ausgemalt, mit monolithischen Ansätzen gegen AMDs Chiplet Ansatz bestehen zu können. Technologisch wäre das vielleicht noch gegangen, aber wirtschaftlich eben nicht. Mich würde auch mal interessieren, welche Yields die monolithischen Konsolenchips haben. Gerne wüsste ich auch, wer bezahlt, wenn der noch nicht so prickelnd ist. Immerhin sind ja schon einige Konsolen verkauft worden, so dass man einen Mindestyield annehmen kann.
MfG

Zossel

2021-04-29, 13:13:22

Mich würde auch mal interessieren, welche Yields die monolithischen Konsolenchips haben. Gerne wüsste ich auch, wer bezahlt, wenn der noch nicht so prickelnd ist. Immerhin sind ja schon einige Konsolen verkauft worden, so dass man einen Mindestyield annehmen kann.
MfG

Die GPUs in den Konsolen haben Reserve Cores mit im Design, und das ist ein Feld auf dem Intel überhaupt nicht mitspielt

Zossel

2021-04-29, 13:35:37

Sowohl jetzt als auch in Zukunft.

Dann hätte Intel schon vor Jahren auf die von mir angesprochenen Veränderungen der Märkte reagieren müssen.

Badesalz

2021-04-29, 13:41:02

Technologisch wäre das vielleicht noch gegangen, aber wirtschaftlich eben nicht.Das verzahnt sich jetzt aber grad... so bisschen... unglücklicherweise. Das würde ja wirtschaftlich gehen, wenn man das technologisch gut beherrschen würde. Es stellte sich aber heraus, daß Intel das nicht konnte.

Die Notwendigkeiten ergeben sich aber aktuell nicht mehr so ganz... Für Server/HPC bleibt das ein Thema, aber selbst für Zocker - damit sind nicht irgendwelche Pseudonerds gemeint die rumheulen, 4k geht noch nicht in 120Hz - die 8c/16t mehr als fett.

Und die, die kann man nun mono bauen ;)

Zossel

2021-04-29, 14:38:05

Das verzahnt sich jetzt aber grad... so bisschen... unglücklicherweise. Das würde ja wirtschaftlich gehen, wenn man das technologisch gut beherrschen würde. Es stellte sich aber heraus, daß Intel das nicht konnte.

Mit Mesh und Ring statt Fabric ist Intel da den falschen Weg gegangen, und das zeigt wieder das Intel da einiges verpennt hat.

Die Märkte wird auch im Zweifelsfall jemand anders bedienen und Shareholder sind nicht treu, die interessieren sich nur für die Kohle und gehen in Millisekunden woanders hin.

Zossel

2021-04-29, 18:24:04

https://twitter.com/iancutress/status/1387461817186889730?s=21

Es sind grob 56000 Wafer nur für die Ps5 aktuell

Kann das jemand zu den <= 7nm Gesamtkapazitäten von TSMC in Relation setzen?
Ich schätze das die PS5 Chips seit Sommer letzten Jahres produziert werden, also seit 10 Monaten. Das wären also 5600 Wafer pro Monat.

Badesalz

2021-04-29, 19:36:42

Mit Mesh und Ring statt Fabric ist Intel da den falschen Weg gegangen, und das zeigt wieder das Intel da einiges verpennt hat.Das mag stimmen, aber so wriklich zu dem Quote passt das nicht ;)

Trotzdem:
Also ehrlich gesagt, ich weiß es nicht. Da Intel erstmal schon mit 14nm stolperte und sich dann mit 10nm komplett langlegte, und alles erstmal über den Haufen geworfen werden müsste, weiß ich nicht was da so gekommen wäre. Oder gibts da eindeutige Folien zu?

Ringbus performt für mich bis zu 10c/20t tadellos. Wenn nicht irgendeine Revolution passiert was Compiler und Programmiertechniken / Entwicklungsumgebungen / Programmiersprachen bezüglich MT passiert, ist das für mich noch 2030 mehr als genug.

Wenn man mehr haben will, was meist eher Server angeht, wirds natürlich doof. Sah man am 22c/44t Broadwell. Daher Mesh.

Ist Mesh jetzt doof für den Kunden oder für Intel? (Kosten. Ausbeute.) Mesh ist/war imho auch das wo man NICHT drauf achten musste - OS wie Anwendung - wie man welche Threads auf CCXs und CCDs verteilt.

Ab wann ist das eigentlich stressfrei? Ich weiß MS hat da was nachoptimiert diesbezüglich.
Jetzt wo sich wohl ausreichend viele auf IF und cIOD eingeschossen haben, ist das auch für Intel als Nachzügler eine Option.

Distroia

2021-04-29, 20:45:13

Bisher wurden 7,8 Millionen PS5 verkauft: https://www.computerbase.de/2021-04/quartalszahlen-sony-verdoppelt-den-gewinn-dank-der-playstation-5/

Wer rechnet das mal auf Wafer und die Kapazitäten von TSMC um?

Da hat Dr. Ian Cutrass anscheinend deine Frage gelesen.

PAOnHq9Wx7I

Zossel

2021-04-29, 21:42:53

Da hat Dr. Ian Cutrass anscheinend deine Frage gelesen.

Die Frage liegt ja auf der Hand :-)

Ok, jetzt der der ganz grobe Vergleich mit Apple und Intel:

Apple verhökert 15*10**6/Monat Iphones, typische Handy-SOCs liegen bei ?1cm2?, also 3-4 mal so viele Chips pro Wafer als für Consolen-SOCs.

Die Xbox verkauft sich sicherlich ähnlich wie die PS5 und der Kram den AMD unter seinem eigenen Brand verkauft, also 30*10**3 Wafer/Monat für AMD.

Die Waferabnahme von Apple könnte bei > 50*10**3/Monat liegen. Tablets sind ja ziemlich aus der Mode gekommen.

-> AMD spielt bei TSMC keine kleine Geige.

Jetzt zu Intel:

AMD hat 1/5 Marktanteil bei X64. AMD nimmt 1/5 aller Wafer von TSMC ab. > 1/3 der Wafer die AMD abnimmt werden unter dem AMD-Brand verhökert. Also 1/15 der der Kapazität von TSM geht in den X64 Markt. (Große GPUs sind ein Minderheitenprodukt)

-> AMD und TSMC können Intel also ziemlich auf die Pelle rücken und TSMC kann mehr Skaleneffekte mit nehmen als Intel. -> Times are changing.

Anmerkung und Fehler dazu: Immer her damit.

BTW: Ich rechne lieber mit sinnvoll gerundeten Brüchen und 10ner Potenzen als mit Prozenten. Habe ich so in der Schule gelernt und geht schneller und ist verständlicher.

prinz_valium_2

2021-04-30, 12:12:27

Das einzig gut ist halt, dass Apple bald weg von 7nm ist (zum Großteil) und somit mehr frei wird für alle anderen.

Wobei der M1 in allen varianten auch noch 7nm ist, oder?
Der wird noch länger produziert

aceCrasher

2021-04-30, 12:20:46

Wobei der M1 in allen varianten auch noch 7nm ist, oder?
Der wird noch länger produziert

Der M1 wird in 5nm gefertigt.

prinz_valium_2

2021-04-30, 12:28:46

Der M1 wird in 5nm gefertigt.

Ui, dann hat Apple da aber bald Probleme.
Wenn iPhone, iPad und Mac sales weiter so steigen und fast alles in 5nm bei TSMC produziert wird.

Aber die Dimensionen der Chips sind natürlich überschaubar.
Trotzdem kommt da einiges an Wafern zusammen bei weit über 100m Chips in Jahr.

Sunrise

2021-04-30, 13:14:38

Es werden sehr viele Probleme bekommen, aber Apple hat mehr als genug Finanzpolster und mit Sicherheit sehr gute Verträge, in welchen sie entschädigt werden, wenn TSMC die sicher schon vor Jahren vereinbarten Verträge nicht einhält. Ob man dafür externe Umstände verantwortlich machen kann ist fraglich, da TSMC selbst dafür verantwortlich ist, ihre Kapazität und Lieferfähigkeit zu managen, auch in diesen Zeiten. Apple und TSMC arbeiten am Cutting-Edge, das hat mit einer allgemeinen Knappheit (auf 7nm oder darunter) jetzt auch nichtmehr soviel zu tun. Wenn es allerdings ums Packaging usw. geht (die eigentliche Logistik dahinter auch), oder extern benötigte Komponenten, kann es sie natürlich dennoch treffen.

Apple buchte ja bereits letztes Jahr 3nm bei TSMC, die wissen schon recht genau, wofür. Das wird mit zu 99% Sicherheit sowohl iPhone und auch die (neuen) M-SoCs betreffen.

ZeXes

2021-04-30, 17:32:51

Lehdro

2021-04-30, 17:37:25

Wenn ich mir den gesteigerten Energiebedarf der jetzigen Grafikkartengenerationen so anschaue, dann macht man sich ja schon etwas sorgen. Große Sprünge kann man in Sachen Effizienz bei 5,4,3,2nm nicht mehr erwarten, oder?

Ich habe so langsam das wir anfangen gegen eine Mauer zu laufen und man mal schleunigst anfangen zu überlegen sollte, wie man diese Mauer überwinden kann..
Du kannst die Effizienz hochdrehen, allerdings verlierst du dann die teilweise die ganz großen Steigerungen gegenüber vorherigen Generationen. Im Moment kriegen wir leichte Effizienzgewinne, trotz höherer TDPs. Wenn man die jeweiligen Topdogs um 10-20% TDP beschneidet, verliert man vielleicht ~10% Leistung - die Effizienz würde dann aber massiv besser aussehen. Wir befinden uns quasi schon weit außerhalb des Sweetspots, aufgrund der guten Yields scheint das eben gangbar zu sein.

Um die Effizienz der Architekturen und Fertigungen fair zu beurteilen würde ich eher Richtung mobile schauen. Da hat sich gewaltig etwas getan, gerade AMD mit Renoir und Cezanne sind im 15W Bereich krass, besonders im Vergleich zu vorherigen Generationen.

Distroia

2021-04-30, 18:45:10

Es ist auch einfach Quatsch, Stromverbrauch und Leistung alleine zu betrachten, wenn man verschiedene Prozesse vergleicht. Wenn man Prozesse wirklich sauber auf ihre Effizienz untersuchen wollte, müsste man Leistung, Stromverbrauch und Chipfläche vergleichen. Man könnte zwei Werte festpinnen und hätte an dem dritten Wert den Vergleich zwischen den Prozessen. Sie könnte man jeweils Leistung, Energieeffizienz und Flächeneffizenz vergleichen. Das ist in der Praxis selten wirklich möglich, weil mein einfach sehr selten zweimal die selbe Architektur auf unterschiedlichen Prozessen hat.

Deswegen sehen wir auch manchmal, dass ein neuer Fertigungsprozess scheinbar fast keine Vorteile bei der Effizienz bringt. Man vergleicht dann aber einen neuen Prozess, der die selbe Leistung bei viel weniger Chipfläche bringt und dabei bei der Stromeffizienz eben nur ein kleines bisschen besser ist. Würde man den Chip näher am Sweetspot betreiben, könnte man auch mehr Energieeffizenz herausholen, aber Leistung ist nunmal wichtiger als Energieeffizenz und deswegen entfernt man sich eben wieder vom Sweetspot.

Wörns

2021-04-30, 18:57:25

Für letzteres muss man dann auch das Design mit einbeziehen.
Gleiche Designs auf verschiedenen Prozessen sind selten geworden.
Das gab es früher durchaus schon, aber es fällt mir dazu kein aktuelles Beispiel ein.
MfG

Brillus

2021-04-30, 19:35:09

Zossel

2021-04-30, 21:14:26

Naja Apple bekommt das was sie bestellt haben, wenn das nicht reicht ist es nicht TSMCs problem.

Weil die Alternativen zu TSMC im Taka-Tuka-Land von Apple einfach so vom Himmel fallen?

KarlKastor

2021-05-01, 11:18:08

Hat jetzt was mit dem Zitat zu tun?

Badesalz

2021-05-01, 13:49:04

Ui, dann hat Apple da aber bald Probleme.
Wenn iPhone, iPad und Mac sales weiter so steigen und fast alles in 5nm bei TSMC produziert wird.Wie von mir vorausgesagt ;) steuern wir auf den Peak wo die Jünger nach und nach alles in x86 mit M1 ersetzen. Das läuft dank der wirklich ausgezeichneten Rosetta2 und der HighEnd Entwicklerumgebung (was die Quali des Kompilats angeht) diesmal gar besser als damals von PowePC auf x86.

Das wird sich aber weider legen und einpendeln. Man wird den Marktanteil auch steigern können, aber am Ende wird keiner überrollt... Es gibt eben viel zu viele Leute die einen OSX-Rechner eben nicht mögen oder es auf nichts umrechnen als auf reine Anschaffungspreise. Die bleiben samt der Industrie beim Winx86.

Auch wenn MS mit dieser Ausgeburt von Win10 leider alles mögliche tut um Apple zu helfen, wird das nicht funktionieren.

Brillus

2021-05-01, 14:59:30

Weil die Alternativen zu TSMC im Taka-Tuka-Land von Apple einfach so vom Himmel fallen?
Wie du selbst geschrieben hast wurden die Mengen schon vor Jahren bestellt und zugesagt. Das aktuelle Problem ist aber das Nachfrage steigt, da wird TSMC keinen Cent bezahlen nur weil die eine Bestellung von Apple ablehnen.

Wörns

2021-05-06, 16:49:17

The Register: IBM Chips In To Drive 2 Nanometer Semiconductor Manufacturing (https://www.nextplatform.com/2021/05/06/ibm-chips-in-to-drive-2-nanometer-semiconductor-manufacturing/)
MfG

Platos

2021-05-06, 17:32:08

https://www.computerbase.de/2021-05/halbleiterfertigung-ibm-hat-ersten-2-nm-chip-entwickelt/

Hier auch noch mit weniger Blabla und Packungsdichte in der Tabelle (von Anandtech)

Und hier noch 2 Bilder

https://pics.computerbase.de/9/8/4/8/5-1340f2529979439d/5-1260.4111e9c5.jpg

https://pics.computerbase.de/9/8/4/8/5-1340f2529979439d/6-1080.6848de37.jpg

basix

2021-05-06, 17:34:06

The Register: IBM Chips In To Drive 2 Nanometer Semiconductor Manufacturing (https://www.nextplatform.com/2021/05/06/ibm-chips-in-to-drive-2-nanometer-semiconductor-manufacturing/)
MfG

Single Exposure EUV :eek:
The experimental process also includes more widespread use of EUV technologies, and includes EUV patterning on the front end of the chip process, not just in the middle and at the back end, where EUV is being used with 7 nanometer processes today, and importantly, all critical features will be etched with EUV lithography and IBM has also figured out how to use single exposure EUV to reduce the number of optical masks used to etch chips. The net effect is that it will take many fewer steps to create a 2 nanometer chip than it does for a 7 nanometer chip, which should boost the throughout of fabs and perhaps reduce the cost of a finished wafer some, too. (We shall see.)

Bis anhin hat man bei 3nm und darunter immer von Double Exposure oder High-NA gesprochen. Das wäre ein riesen Konkurrenzvorteil für IBM. Oder der Foundry, welche diesen Prozess umsetzt. Samsung zum Beispiel. Intel wurde ja letztens auch Partner von IBM in Bezug auf Lithographieprozesse (Link (https://www.nextplatform.com/2021/03/24/the-once-the-future-and-the-fabulous-intel/)) ;)

Auch die -75% Energiverbrauch sehen gegenüber der Konkurrenz sehr gut aus (z.B. TSMC liegt bei -50% zwischen ihren 3nm und 7nm Prozessen). Ich nehme hier an, dass Samsung 7nm die Basis ist, da IBM diesen Prozess nutzt.

Platos

2021-05-06, 17:37:45

Was ist denn Single Exposure? Kann mir das jemand kurz erklären?

basix

2021-05-06, 17:39:39

Exposure = Belichtung. Single / Double / Triple Exposure oder Patterning usw. ist einfach die Anzahl an Belichtungen, die man benötigt. Mehr Belichtungen = Mehr Masken = Mehr Prozessschritte = Längere Durchlaufzeit + geringeren Yield = Teurer. Speziell weil EUV an sich schon teuer ist, würde das viel ausmachen.

Siehe auch hier: https://de.wikipedia.org/wiki/Mehrfachstrukturierung

Entweder geht man also auf Multi Exposure/Patterning (teuer) oder High-NA (man weiss noch gar nicht, ob das bis 2023/2024 ready ist --> grosses Risiko für Delays)

Zossel

2021-05-06, 17:42:41

The Register: IBM Chips In To Drive 2 Nanometer Semiconductor Manufacturing (https://www.nextplatform.com/2021/05/06/ibm-chips-in-to-drive-2-nanometer-semiconductor-manufacturing/)
MfG

Schön das es da voran geht, allerdings dürften GAAs lange Zeit die letzte Innovation sein. Mehr als die Source-Drain Strecke komplett zu umschließen dürfte schwierig werden .

Distroia

2021-05-06, 17:47:56

Wow, das klingt alles fast schon zu gut, um wahr zu sein. Single exposure EUV heißt, man hat danach noch viel Potential, also erstmal High-NA-EUVL single patterning für den Nachfolger und dann wahrscheinlich High-NA double patterning. Ob mehr Masken sich danach wirtschaftlich noch lohnen, wird sich noch zeigen müssen. Außerdem wird man wahrscheinlich mehr nanosheets übereinander stapeln können ...

Platos

2021-05-06, 17:49:32

Ach so, ja.

Ab wann wird eig. nur noch mit EUV belichet? Also momentan werden ja in 7nm z.B nicht alle Layers mit EUV belichtet. Bin da nicht wirklich grad auf dem neuestens Stand.

basix

2021-05-06, 17:54:49

Schön das es da voran geht, allerdings dürften GAAs lange Zeit die letzte Innovation sein. Mehr als die Source-Drain Strecke komplett zu umschließen dürfte schwierig werden .

Stacked CMOS (P/N-Channel) schaut schon um die Ecke ;)
https://www.hardwareluxx.de/index.php/news/hardware/prozessoren/54998-iedm-2020-intel-will-durch-gestapelte-transistoren-deren-dichte-verdoppeln.html

Ab wann wird eig. nur noch mit EUV belichet? Also momentan werden ja in 7nm z.B nicht alle Layers mit EUV belichtet. Bin da nicht wirklich grad auf dem neuestens Stand.

Typischerweise die unteren paar Layer: https://www.taiwannews.com.tw/en/news/4035520, z.B. bis und mit M1.
Kann dir aber nicht sagen, wie viele ein Chip total hat. Typisch 12-15 Layer und 60-80 Masken habe ich im Kopf. Anzahl Masken und Anzahl Chip Layer sind aber nicht das selbe, Layer und Maske werden aber manchmal durcheinander gewürfelt in den Medien.

TSMC’s 2nd generation 7 nm technology (N7+) uses EUV for up to four layers in order to reduce its use of multi-patterning techniques when building highly complex circuits, while the 6 nm process (N6) is for clients who looking to re-use IP designed for 1st generation 7 nm, per the report. TSMC’s 5 nm process (N5) can use EUV for up to 14 layers and is for clients who need a significant increase in transistor density in addition to performance enhancements.

Moving forward, the Taiwanese chipmaker says it plans to offer customers 2nd generation 5 nm (N5P) and 4 nm (N4) fabrication processes, which are primarily based on 5 nm technology and will have performance and power benefits. N5P is slated to become available in 2021, while N4 chips are scheduled for volume production in 2022.

When it comes to their next-generation 3 nm process (N3), it will be a full node improvement over N5. TSMC says there will be a logic density gain of up to 70 percent, an up to 15-percent performance gain, and an up to 30-percent power reduction compared to its 5-nm process. According to ASML, N3 will use EUV over 20 layers.

Zossel

2021-05-06, 17:55:18

Platos

2021-05-06, 18:00:29

Stacked CMOS (P/N-Channel) schaut schon um die Ecke ;)
https://www.hardwareluxx.de/index.php/news/hardware/prozessoren/54998-iedm-2020-intel-will-durch-gestapelte-transistoren-deren-dichte-verdoppeln.html

Wie sieht das denn mit der "Verdratung" aus? Wenn 2 Schichten übereinander sind, dann wird der Chip in der Höhe doch deutlich Dicker? Denn die eigentlichen Transistoren machen in der Höhe ja nicht viel aus.

Und wie sieht es dann mit der Wärmeentwicklung aus? Die mittlerweile so kleinen Flächen bringen immer höhere Energiedichten mit sich. Durch Stacking wird das doch nur immer schlimmer.

Eigentlich führt dann fast nichts mehr daran vorbei, dass man den Stromverbrauch senken muss (also mal den einen oder anderen Fertigungsschritt nur für niedrigere Stromverbräuche nutzt).

Edit: Ja, also die Masken werden ja genutzt um zu belichten und die Layer sind dann eben die verschiedenen "Schichten" im Chip selbst, wenn ich das richtig verstehe. Die Anzahl Layer sinkt ja nicht durch EUV (oder?). Aber die benötigten Masken werden dadurch ja reduziert.

basix

2021-05-06, 18:01:36

Benutzername

2021-05-06, 18:06:35

Wie sieht das denn mit der "Verdratung" aus? Wenn 2 Schichten übereinander sind, dann wird der Chip in der Höhe doch deutlich Dicker? Denn die eigentlichen Transistoren machen in der Höhe ja nicht viel aus.

Und wie sieht es dann mit der Wärmeentwicklung aus? Die mittlerweile so kleinen Flächen bringen immer höhere Energiedichten mit sich. Durch Stacking wird das doch nur immer schlimmer.

Eigentlich führt dann fast nichts mehr daran vorbei, dass man den Stromverbrauch senken muss (also mal den einen oder anderen Fertigungsschritt nur für niedrigere Stromverbräuche nutzt).

Edit: Ja, also die Masken werden ja genutzt um zu belichten und die Layer sind dann eben die verschiedenen "Schichten" im Chip selbst, wenn ich das richtig verstehe. Die Anzahl Layer sinkt ja nicht durch EUV (oder?). Aber die benötigten Masken werden dadurch ja reduziert.

@Platos: Alles gute Fragen, da bin ich aber überfragt :D

Hitzeentwicklung von übereinander liegenden FET-Elementen hätte ich als irrelevant eingestuft bei ca. 50-100um Dicke des Chips. Energiedichte ist ein Problem, ist es aber schon lange (Stickwort Dark Silicon)

Zu der letzten Frage des zu senkenden Stromverbauches bin Ich letztens über einen Vortrag gestolpert, in dem angekündigt wurde, daß viel mehr als aktuell in zukunft Teile der Chips abgeschaltet werden um Strom udn damit Wärmeentwicklugn zu sparen, wenn man sie nicht unbedingt braucht. Finde Ich nur gerade nicht wieder. Es wird wohl noch stärkere Energiesparmaßnahmen und Energiemanagement geben, damit sich die zukünftigen Chips nicht selbst braten.

basix

2021-05-06, 18:08:10

Genau, das Abschalten der Chipteile nennt man "Dark Silicon". Fläche die belegt ist, aber nicht gleichzeitig benutzt werden kann. Da macht man mit Power- und Clock-Gating schon sehr viel bei heutigen Chips.

Platos

2021-05-06, 18:11:10

@Platos: Alles gute Fragen, da bin ich aber überfragt :D

Hitzeentwicklung von übereinander liegenden FET-Elementen hätte ich als irrelevant eingestuft bei ca. 50-100um Dicke des Chips. Energiedichte ist ein Problem, ist es aber schon lange (Stickwort Dark Silicon)

Korrekt. Bei EUV kann man zum Teil aber bei Verdrahtungen in der 2D-Ebene bleiben, wo man ohne EUV über einen anderen Layer gehen musste. Evtl. kann man irgendwo einen einzelnen Layer einsparen, hängt vom Design ab.

Ja, also ich meinte eher durch die Verdratung. Die Hitze wird ja denke ich nicht beim Transistor selbst entstehen sondern hauptsächlich bei den Leiterbahnen (nehme ich an). Die Transistor werden ja verdrahtet und wenn die Transistoren gestapelt werden, muss folglich ja auch deutlich mehr verdrahtet werden. Der Chip müsste dann also bei selbem Node in die Höhe "wachsen".

Und ok, wusste ich nicht mit den Ebenen. So könnte man evtl. auch noch was einsparen.

Genau, das Abschalten der Chipteile nennt man "Dark Silicon". Fläche die belegt ist, aber nicht gleichzeitig benutzt werden kann.

Funktioniert dass denn auch bei z.B Serverhardware? Die arbeitet ja ständig, was soll man da also abschalten? Oder geht da trotzdem was, selbst wenn jeder Kern grad am arbeiten ist?

Ich wäre ja mal dafür, dass man die grundsätzliche Leistungsaufnahme durch 1-2 Fullnodes einfach mal drastisch senkt und danach mit Leistungssteigerung weiter macht:) Also durchgehend durch die Industrie.

basix

2021-05-06, 18:19:52

Zu den Layers gibt es hier was: https://fuse.wikichip.org/news/3320/7nm-boosted-zen-2-capabilities-but-doubled-the-challenges/

Ob die Transistoren oder Metall Stacks den Hauptverbrauch ausmachen weiss ich nicht.

Funktioniert dass denn auch bei z.B Serverhardware? Die arbeitet ja ständig, was soll man da also abschalten? Oder geht da trotzdem was, selbst wenn jeder Kern grad am arbeiten ist?

Ja das funktioniert auch bei Hardware, welche kontinuierlich auf 100% läuft. Es gibt immer Chipteile oder Teile in der Pipeline, welche gerade nicht oder nur wenig benötigt werden. Bei Bedarf werden sie wieder aktiviert.

Meine Lieblingsbilder dazu: https://youtu.be/oIG9ztQw2Gc?t=1260
Jepp, die sind toll und ich dachte im ersten Moment: Wow, krasser Aufwand für diese Interferenzmuster. Nebenbei: Toller Vortrag von Jim Keller ;)

smalM

2021-05-06, 19:39:51

Ab wann wird eig. nur noch mit EUV belichet? Also momentan werden ja in 7nm z.B nicht alle Layers mit EUV belichtet.
Gar nicht.
Die oberen Ebenen im Metal-Stack sind so grob, daß sie bequem in DUV in Single Exposure belichtet werden können. Da das viel billiger als EUV ist, wird es auch zukünftig dabei bleiben.

Anzahl Masken und Anzahl Chip Layer sind aber nicht das selbe, Layer und Maske werden aber manchmal durcheinander gewürfelt in den Medien.
Bei 'Mask Layer' verschwindet das 'Mask' halt gerne mal.

Wieviele Layer ein Chip hat, hängt neben dem Node üblicherweise auch davon ab, ob ein HD- oder ein HP-Prozeß zur Anwendung kommt, letztere haben deutlich mehr Lagen im Metal-Stack und brauchen entsprechend mehr Mask Layer.
Beispiel bei TSMC:
N7 (HD) – 78
N7 (HP) – ≥89

Die Reduktion durch den Einsatz von EUV:
N6 (HD) – ≤63 (davon 5 EUV)

Angefangen hat der Einsatz von EUV bei den Contacts (Verbindungen zwischen Transistor und Metal-Stack) und Vias (Verbindung der Ebenen im Metal-Stack).
Wenn ich mich recht entsinne, für M1 und M2.
Keine Ahnung, was TSMC mit den 14 EUV Mask-Layern in N5 (HD) alles sonst noch belichtet. Aber gegenüber N6 sparen sie nur noch maximal 4 Mask Layer ein, also nehme ich an, daß es da primär um die sauberere Belichtung geht.

Bei EUV kann man zum Teil aber bei Verdrahtungen in der 2D-Ebene bleiben, wo man ohne EUV über einen anderen Layer gehen musste. Evtl. kann man irgendwo einen einzelnen Layer einsparen, hängt vom Design ab.
Das geht bei EUV Single Exposure nur bis runter zu 36nm, 1D-Verdrahtung hingegen bis runter zu 26nm.
Bisher.
Vielleicht hat IBM nun ja auch diese Grenze verschoben?

Zu der letzten Frage des zu senkenden Stromverbauches bin Ich letztens über einen Vortrag gestolpert, in dem angekündigt wurde, daß viel mehr als aktuell in zukunft Teile der Chips abgeschaltet werden um Strom udn damit Wärmeentwicklugn zu sparen, wenn man sie nicht unbedingt braucht.
Als Apple den A13 vorgestellt hat, haben sie verlautbart, der SoC besäße mehrere Hundert Voltage Domains.

AffenJack

2021-05-06, 19:57:47

Single Exposure EUV :eek:

Bis anhin hat man bei 3nm und darunter immer von Double Exposure oder High-NA gesprochen. Das wäre ein riesen Konkurrenzvorteil für IBM.

Das ist wirklich das interessanteste an der Meldung. Bisher haben die Artikel bei Semiwiki/Wikichip ja eigentlich eher davon gesprochen, dass dies bei 3nm nicht mehr möglich ist. Wäre interessant zu wissen, wie IBM das angestellt hat. Dann könnte TSMCs 3nm Prozess doch interessanter werden, falls TSMC das auch hinkriegt.

Entweder geht man also auf Multi Exposure/Patterning (teuer) oder High-NA (man weiss noch gar nicht, ob das bis 2023/2024 ready ist --> grosses Risiko für Delays)

Man weiß doch schon längst, dass 2023/2024 kein High-NA für die Produktion verfügbar sein wird. High-NA ist erst Thema für 2025 und TSMC/Samsung 2nm.

Skysnake

2021-05-06, 21:45:29

Ach so, ja.

Ab wann wird eig. nur noch mit EUV belichet? Also momentan werden ja in 7nm z.B nicht alle Layers mit EUV belichtet. Bin da nicht wirklich grad auf dem neuestens Stand.
Wahrscheinlich nie. Oben raus zum den BGAs ist man ja immer gigantisch von den Dimensionen her.

Simon Moon

2021-05-07, 09:04:21

IBM Unveils World's First 2 Nanometer Chip Technology, Opening a New Frontier for Semiconductors (https://newsroom.ibm.com/2021-05-06-IBM-Unveils-Worlds-First-2-Nanometer-Chip-Technology,-Opening-a-New-Frontier-for-Semiconductors)
Demand for increased chip performance and energy efficiency continues to rise, especially in the era of hybrid cloud, AI, and the Internet of Things. IBM's new 2 nm chip technology helps advance the state-of-the-art in the semiconductor industry, addressing this growing demand. It is projected to achieve 45 percent higher performance, or 75 percent lower energy use, than today's most advanced 7 nm node chipsi.

Bei Golem (https://www.golem.de/news/gate-all-around-gaa-ibm-zeigt-ersten-2-nm-testchip-2105-156319.html) schreiben die dann noch etwas von 50Mrd. Transistoren / 150mm², davon find ich aber bei IBM nichts, da steht nur 50Mrd. pro Fingeragel.

Voodoo6000

2021-05-07, 09:07:03

Auf Nachfrage hat IBM gesagt, dass ein Fingernagel 150mm² groß ist.

HOT

2021-05-07, 10:23:03

Haben die überhaupt noch Fabs? Oder gibts ne Kooperation mit Intel?

Simon Moon

2021-05-07, 11:21:20

Haben die überhaupt noch Fabs? Oder gibts ne Kooperation mit Intel?

Nur noch für Forschung, der Rest ist an Global Foundries gegangen. Partner ist dann, wer die Lizenzen nimmt.

davidzo

2021-05-07, 11:49:37

Auf Nachfrage hat IBM gesagt, dass ein Fingernagel 150mm² groß ist.

300MTx

Das würde den Marketingnamen '2nm' durchaus rechtfertigen.

Die Performance / Verbrauchsangaben sind auch beeindruckend, TSMC schafft jeden fullnode Sprung 7/5/3nm nur ca. 10% performance und 15% power.
Wobei nicht klar ist auf welches 7nm sie sich beziehen. Die Ganze Aussage mit dem Fingernagel etc. wirkt eher so unprofessionell und unspezifisch als wollten gar nicht dass sich die Fachwelt dafür interessiert, sondern einfach eine Wasserstands PR Meldung für Finanzanalysten herausgeben um die Börse mal kurz zu pushen. Wenn das wirklich eine Bewerbung um Lizensierungsanfragen sein soll, dann hätte man doch wenigstens ein paar zusätzliche Daten genannt, etwa ob GAA genutzt wird, ob cobalt zum einsatz kommt, wie groß eine sram zelle ist, wieviele layer der testchip hat,...

Complicated

2021-05-07, 13:58:52

GAA wird doch genannt bei Golem
IBM hat einen Testchip mit 2 nm Strukturbreite entwickelt, welche auf die GAA-Technik (Gate All Around) mit Nanosheets setzt.

y33H@

2021-05-07, 14:10:48

IBM selbst benennt GAA nicht, wohl aber die drei gestapelten Nanosheets.

Complicated

2021-05-07, 16:13:26

Hier wird es explizit benannt von IBM:
https://www.ibm.com/blogs/research/2019/12/nanosheet-technology-ai-5g/
IBM Research’s superior device architecture utilizes Gate-All-Around (GAA) stacked nanosheets, which address several challenges incumbent to FinFETs for the true 5 nanometer (nm) node and beyond."Nanosheet" ist offensichtlich der Marketingname des GAA-Verfahrens:
A unique structural feature for GAA nanosheet technology is the formation of an Inner Spacer in the device architecture.

y33H@

2021-05-07, 17:39:50

GAA lässt sich unterschiedlich angehen, bei IBMs 2 nm und bei Samsungs 3GAE sind's gestackte Nanosheets, prinzipiell gibt's auch den Ansatz mit Nanowires.

Piefkee

2021-05-07, 21:03:09

Schöne laborstudie von IBM und mehr aber nicht. Das gleiche hab’s bei 7nm und 5nm und GAA hatte man auch schon 2016 vorgestellt. Keines der letzten IBM Vorstellung ging jemals in Serien Produktion.

y33H@

2021-05-07, 21:08:08

Wie viel der IBM Forschung wird bei GloFo und Samsung verwendet? für EUV wird ja kooperiert ...

CrazyIvan

2021-05-07, 22:19:47

IBM und Samsung kooperieren ja bereits auf einigen Feldern, wie 5G und Power10. Intel und IBM haben auch erst kürzlich ein Abkommen zwecks Halbleiterentwicklung abgeschlossen. Ich frage mich, ob sich über dieses Bindeglied gerade eine Konstellation Samsung/IBM/Intel vs. TSMC entwickelt. Und was das bedeuten würde.

HOT

2021-05-07, 23:34:01

CrazyIvan

2021-05-08, 00:21:45

IBM hatte doch bereits mit AMD kooperiert, als beide noch eigene Fabs hatten. Und später dann mit GF, bis man seine Fabs an die verkauft hat - und natürlich noch weit darüber hinaus.

Badesalz

2021-05-08, 01:07:54

GAA lässt sich unterschiedlich angehen, bei IBMs 2 nm und bei Samsungs 3GAE sind's gestackte Nanosheets, prinzipiell gibt's auch den Ansatz mit Nanowires.Ganz grob gesagt... wird das realisiert wofür ASML in der Lage ist eine Anlage zu bauen...
Powerpoint hin oder her.

y33H@

2021-05-08, 14:52:16

Mit Lasern von Trumpf und Spiegeln von Zeiss, beides deutsche Unternehmen ^^

Zossel

2021-05-08, 20:18:26

Mit Lasern von Trumpf und Spiegeln von Zeiss, beides deutsche Unternehmen ^^

Immer dieses Kasperletheater wenn da was "Deutsches" drin verbaut ist, solche Produkte sind das Ergebnis internationaler Kooperation.

Zossel

2021-05-08, 20:20:09

Ganz grob gesagt... wird das realisiert wofür ASML in der Lage ist eine Anlage zu bauen...

Und der Rest der Fab plus Zulieferer muss das auch hinkriegen.
TSMC hat wohl im Moment den Vorteil das die Masken sauber halten können oder reinigen können, weil sich in den Belichtern Metall auf den Masken ablagert.

BlacKi

2021-05-08, 20:21:29

Immer dieses Kasperletheater wenn da was "Deutsches" drin verbaut ist, solche Produkte sind das Ergebnis internationaler Kooperation.
das stimmt, auch airbus teile kommen aus zb. der türkei. aber ich glaub er meinte das nicht so.

y33H@

2021-05-08, 21:14:17

Immer dieses Kasperletheater wenn da was "Deutsches" drin verbaut ist, solche Produkte sind das Ergebnis internationaler Kooperation.Come on, das war nur eine leicht ironische Antwort auf Badesalz, mehr nicht - natürlich gehört weit mehr dazu als nur zwei Komponenten aus Deutschland einzukaufen.

Badesalz

2021-05-08, 23:49:35

Come on, das war nur eine leicht ironische Antwort auf Badesalz, mehr nicht Da ich ja nichts als nur den Firmennamen erwähnte und meinte, hat er dich sehr wohl erwischt... ;)

@Zossel
Das würde bei TSMC mehr so die Yieldraten und die sehr guten Ergebnisse auch bei <7nm erklären. Neue Technologien bezüglich Materialien und Verbindungen ist aber eine andere Sache. Da muss man was anderes, neues, lernen und beherrschen, also mehr, als nur den Swifter ordentlich zu schwingen.

Das aktuelle Tabuthema, in solchen Threads, also AppleSilicon, braucht für ihre Effizienz und Geschwidigkeit, bei 5nm, noch kein besonders neues Gezauber. Ihr versteht...
Im Gründe braucht das auch keine Sau. Mehr Takt gibts nicht (signifikant). mehr Breite als jetzt schon scheint egal. Sonst gibts ja noch SMT4 und SMT8...

Das was mehr bringen würde, wäre, wenn anderes Zeug was mit EDV zu tun hat, aber nicht auf die Namen CPU oder GPU hört, auf 14nm oder gar 7nm gebracht werden könnte. Auch die vermeintlich ganz dürftigen 7nm von Samsung wären schon ein Meilenstein dafür.
Schon alleine wenn man sich aktuelle Boards anschaut und wie sie mit Aluminium vollgepflastert sind, ist ein technologischer Scherz.

Intel produziert(e) den 1Gbit 82574L, jetzt 13 Jahre lang. In 90nm. Das Ding hat 13 Jahre lang knapp 0.73W gefressen.
Der I225-V, der 2019 entstand (der Fehler spielt hier keine Geige) und der voraussichtlich 2034 eingestelt werden soll, frisst 1.95W, wenn er 2.5Gbit schaufeln muss. Und wenn er 1Gbit schaufelt, in etwa 1.28W.
Was ist das denn für ein Fortschritt? Ist das in 110nm hergestellt? Was für ein Müll.

Wie warm werden (V)DSL-Router, also eine 24/7 Hardware, selbst wenn man nichts an ggf. USB-Ports dran hat?

Egal =) Macht ihr mal.

Zossel

2021-05-09, 10:37:01

Intel produziert(e) den 1Gbit 82574L, jetzt 13 Jahre lang. In 90nm. Das Ding hat 13 Jahre lang knapp 0.73W gefressen.
Der I225-V, der 2019 entstand (der Fehler spielt hier keine Geige) und der voraussichtlich 2034 eingestelt werden soll, frisst 1.95W, wenn er 2.5Gbit schaufeln muss. Und wenn er 1Gbit schaufelt, in etwa 1.28W.
Was ist das denn für ein Fortschritt? Ist das in 110nm hergestellt? Was für ein Müll.

Sind da die Transceiver/PHYs mit drin?

Badesalz

2021-05-09, 11:45:51

Intels Datenblätter. Da nehme ich an, daß sie es bei beiden ähnlich angeben (??) Wobei ja, n 13 Jahren kann man seine Meinung auch ändern :usweet:
Wobei beim i225 versuchen sie eh schon irgendwie zu tricksen und geben den Verbrauch 1x bei 70°C und 1x 25°C :uup:

Ich hab versucht den Wert bisschen runterzurechnen bzw. gegenüber dem 1Gbe Nic zu normalisieren. Du kannst da aber rumrechnen wie du willst. Das wird nicht wirklich besser.
Ich hab leider nicht rausfinden können im welchen Prozes sie das backen. Auch z.B. beim Samsungs Phoenix scheint das geheim zu sein (?) Wahrscheinlich verwerten sie dafür irgendwelche Anlagen dafür die schon zigfach abgeschrieben sind und die in einer verlassenen dunklen Ecke einer Halle stehen.

Wenn nur die Hälfte solchen Zeugs auch nur in diesen hier belächeltem 12LP von GF hergestellt wäre, wäre das eine größere Revolution, als wenn TSMC morgen vermelden würde, sie können alles was IBM und Intel bisher herbeischwadronierten, ab nächste Woche in 3nm produktiv umsetzen.
Aber ok. Das ist dann halt alles eben nicht so... aufregend (nein?) Mich nervts trotzdem. Ich will aber auch euch nicht damit nerven, von daher check ich hier mal aus. Machts gut. Man liest sich.

Skysnake

2021-05-09, 13:26:06

Tja und da hoffen die Leute, dass das tote Pferd 10G billiger und sparsamer wird....

https://www.nextplatform.com/2021/05/07/the-400-gb-sec-ethernet-upgrade-cycle-finally-begins/

Nur mal so als Randnotiz. 10G verschwindet wohl in den nächsten Jahren komplett. 40G ist es fast schon. Wir hatten aktuell 40G für einen Kunden auf dem Schirm. Die aktuelle Version der Hardware hat aber jetzt überall 100G. Ist zwar wohl etwas teurer als damals die 40G, aber 40G ist jetzt trotzdem teurer als 100G....

Im Privatbereich wird es also bei der geringen Durchdringung mit 10G bleiben. 25G kann ich mir da nicht vorstellen. Eher 2.5 oder 5G. Sparsam und günstig wird das aber wohl auch nicht werden.

1G wird wohl sehr sehr sehr lange noch bleiben.

CrazyIvan

2021-05-09, 14:27:18

Ehrlich gesagt sehe ich da aber auch wenig Bedarf. Es hat sich ja auch kaum jemand daran gestört, dass übliche WLAN Router nur halb so schnell sind wie das bis dato weit verbreitete 100Mbit LAN.
Abgesehen von lokalen Backups per NAS sehe ich nicht viele Anwendungsfälle, in denen GBit LAN ernsthaft limitiert - und auch das interessiert nur einen Bruchteil des Marktes. Gibt es Anwendungsfälle, die ich übersehe?

Platos

2021-05-09, 17:02:44

Die meisten Leute haben ja nicht mal 1Gbit mich eingeschlossen. Ich sehe da überhaupt keinen Bedarf für 1Gbit im Privatbereich. Was soll die Geschwindigkeit auch bringen?

Brillus

2021-05-09, 17:30:11

Wörns

2021-05-09, 18:12:54

Haben Samsung/GloFo/IBM nicht mal ne Forschungsallianz gehabt? War aber AFAIK wegen PDSOI oder war da noch mehr drin? Ist wohl nicht mehr soviel passiert in der Hinsicht. GloFo bastelt sein FDSOI als Jointventure o.Ä. mit STM.

pdSOI gibt es immer noch. In letzter Zeit sogar wieder mehr. Das ist dann aber der HPC Bereich. fdSOI wird im low power Bereich verwendet. Da machen derzeit GF (28nm, 22nm und perspektivisch 12nm), STM (28nm) und Samsung (28nm und perspektivisch 18nm) mit. TSMC, UMC und Intel sind nicht dabei und haben teils eigene Konkurrenzprozesse auf Si-Basis. Für fdSOI ist es nicht notwendig, kleinere Strukturen herzustellen, weil das weder aus (High-) Performance-Gründen Sinn macht (anderer Markt) noch wirtschaftlich sinnvoll ist. Von daher sind die Aktivitäten <22nm bisher jeweils auf Forschung beschränkt und deren Realisierung auf on-hold gestellt.
MfG

Platos

2021-05-09, 19:13:24

Wenn man sich so die Geschichte betrachtet ist der Bandbreiten bedarf immer dann gestiegen wenn die Art des konsumieren sich geändert hat (bzw manchmal auch anders rum andere Art zu konsumieren wenn man mehr Bandbreite hatte).

Zuerst war es nur Text, dann kamen Bilder, dann Audio (mp3 ole ole), dann kamen low res Videos, nun sind wir bei FullHD oder 4K Videos. Wenn man überlegt was da noch weiter kommen könnte wären das aus heutiger Sicht VR und VR mit Haptik.

Also 1-2 Sprünge im Bandbreitenbedarf könnte ich mir noch vorstellen aber dann kann ich mir eher nicht vorstellen warum noch. Evtl. noch Cloudspeicher aber was will man da noch verschieben das mehr Bandbreite braucht wie oben genannte Sachen zum Konsumieren.

Dafür braucht es aber nicht mehr wie 1Gbit, für 4k Streaming reicht 40Mbit locker auf Netflix etc. Selbst wenn man in Zukunft 4k bei 120Hz auf ner VR Brille streamt, bräuchte das hochgerechnet 160Mbit. Also 1Gbit reicht da mit Abstand. Selbst für 8K @ 120Hz reicht 1Gbit wenn man sich die benötigte Bandbreite für 4K Streaming anschaut.

Abgesehen davon dass 8k@ 120Hz bei Filmen noch Jahrzente entfernt sind (hier bei uns).Und Gaming hat bisher ja (zum Glück) kläglich verkackt beim Streaming. Und bis das soweit ist, wird man sicherlich noch besser komprimieren können.

Brillus

2021-05-09, 19:32:45

Dafür braucht es aber nicht mehr wie 1Gbit, für 4k Streaming reicht 40Mbit locker auf Netflix etc. Selbst wenn man in Zukunft 4k bei 120Hz auf ner VR Brille streamt, bräuchte das hochgerechnet 160Mbit. Also 1Gbit reicht da mit Abstand. Selbst für 8K @ 120Hz reicht 1Gbit wenn man sich die benötigte Bandbreite für 4K Streaming anschaut.

Abgesehen davon dass 8k@ 120Hz bei Filmen noch Jahrzente entfernt sind (hier bei uns).Und Gaming hat bisher ja (zum Glück) kläglich verkackt beim Streaming. Und bis das soweit ist, wird man sicherlich noch besser komprimieren können.

Sehe ich ja ähnlich, für mich ist so aktuell ~50MBit beim Internet was so in der Masse vorhanden ist. da sind dann 1-2 Sprünge auch im Bereich von 1Gbit. Sorry wenn es etwas missverständlich war.

PS: Gaming habe ich extra nicht erwähnt weil es für die Bandbreite ziemlich egal ist ob das gebotene vordefiniert ist, oder man Interaktion hat. Die paar Bytes für Maus, Keyboard später evtl. was Haptisches in die andere Richtung sind vernachlässigbar.

Badesalz

2021-05-09, 19:37:02

Die meisten Leute haben ja nicht mal 1Gbit mich eingeschlossen. Ich sehe da überhaupt keinen Bedarf für 1Gbit im Privatbereich. Was soll die Geschwindigkeit auch bringen?Wenn man alleine auf dem Dachboden lebt ist das fast egal. Wenn man aber z.B. "Storage" für die Familie unterhält, ist das schon ein Unterschied, ob jenes mit 10MB/s oder 100MB/s angebunden ist. Sehr viele brauchen keine 100MB/s, weil sie auch nicht rumheulen und es auch garnicht bemerken, wenn ihr BilligNAS nur 78MB/s hinbekommt statt 110MB/s, aber 10MB/s sind eindeutig extrem lahm, wenn man die Netzwerstrippe nicht nur zur Anbindung an einen ADSL-Router nutzt.

Sunrise

2021-05-09, 19:41:57

1GBit sind pro Haushalt sicher noch eine ganze Weile ausreichend. Alles andere ist Semi-Pro und es fängt auch an viel teurer zu werden, da muss schon ein Anwendungsfall existieren, um das zurechtfertigen.

Für mich vollkommen logisch und auch nachvollziehbar, dass man hier nicht noch weiter optimiert.

Ich bin allerdings auch wie viele hier ein Bastler und habe gern mehr von allem, wenn ich mal etwas testen möchte. 100MBit mag beim reinen Internet-Anschluss noch OK sein, für alles andere IMHO Lebenszeitverschwendung.

Platos

2021-05-09, 21:35:05

Was ist denn alles andere? Also für ein NAS hast du ja 1 GBit und für Homeserver (mit Webseite) sind vor allem schnelle Zugriffszeiten wichtig und für alles darüber ist man auch keine normale Privatperson mehr.

Wenn man alleine auf dem Dachboden lebt ist das fast egal. Wenn man aber z.B. "Storage" für die Familie unterhält, ist das schon ein Unterschied, ob jenes mit 10MB/s oder 100MB/s angebunden ist. Sehr viele brauchen keine 100MB/s, weil sie auch nicht rumheulen und es auch garnicht bemerken, wenn ihr BilligNAS nur 78MB/s hinbekommt statt 110MB/s, aber 10MB/s sind eindeutig extrem lahm, wenn man die Netzwerstrippe nicht nur zur Anbindung an einen ADSL-Router nutzt.

"Ich sehe überhaupt keinen Bedarf für mehr als 1Gbit im Privatbereich".

So war es gemeint, siehe andere Posts von mir.

Platos

2021-05-09, 21:43:55

Sehe ich ja ähnlich, für mich ist so aktuell ~50MBit beim Internet was so in der Masse vorhanden ist. da sind dann 1-2 Sprünge auch im Bereich von 1Gbit. Sorry wenn es etwas missverständlich war.

PS: Gaming habe ich extra nicht erwähnt weil es für die Bandbreite ziemlich egal ist ob das gebotene vordefiniert ist, oder man Interaktion hat. Die paar Bytes für Maus, Keyboard später evtl. was Haptisches in die andere Richtung sind vernachlässigbar.

Ja, genau. Ich kann mir gut vorstellen, dass im nächsten Jahrzent bei Filmen eine höhere Framerate zum Standart wird (jenachdem wie gut Avatar in den Kassen klingelt z.B). D.h doppelte Framerate= doppellte Bandbreite. Also 100 MBit würden reichen. Und da könnte auch ne ganze Familie gleichzeitig jeder für sich Streamen. Und man schaut sich mal die neuen EU Energielabels an. In 2023 (glaub ich) müssten 8K Fernseher fast den Stromverbrauch halbieren um noch auf dem Markt sein zu dürfen. Also 8K sehe ich erst in einer weit, weit entfernten Galaxis :D

Filme auf VR halte ich aber auch für Zukunftsmusik (als Standart/weit verbreited). Auch stelle ich mir da die akzeptanz bei z.B Familienfilmabenden schwierig vor. Das ist dann eher was für Junggesellen oder Gaming-Sessions in dieser Form, wie sie jetzt auf dem Markt ist.

Badesalz

2021-05-09, 22:58:03

Platos, ich bins. Erzähl mir also keinen.
Ich habs gequotet und was ich gequotet habe ist:
"Die meisten Leute haben ja nicht mal 1Gbit mich eingeschlossen. Ich sehe da überhaupt keinen Bedarf für 1Gbit im Privatbereich. Was soll die Geschwindigkeit auch bringen?"

Schreib einfach direkt wie du was meinst dann braucht keiner deuten welche Wörter du verschluckt hast...

1GBit sind pro Haushalt sicher noch eine ganze Weile ausreichend. Alles andere ist Semi-Pro und es fängt auch an viel teurer zu werden, da muss schon ein Anwendungsfall existieren, um das zurechtfertigen.2.5Gbit wird 1Gbit jetzt langsam aber fliessend mit neuer HW ersetzen und irgendwann wird man nicht mehr darüber nachdenken, ob man das benötigt. War ja mit 100Mbit nach 1Gbit nicht anders oder?
Irgendwann bekam man auch keine brauchbaren Switche mehr die nur 100Mbit konnten.

Ich sehe das in Relation zu dem "Massenspeicher" der Clients. Jetzt wo man kaum noch Boards ohne Nvme bekommt, und 1.5GB/s dann eher das allerunterste sind, der Speicher auch hochgedrehtes DDR4 ist und bald DDR5 sein wird, darf das Netzwerk ruhig nicht nur über Wlan zulegen. Mit 6E wird das dann eh schon sehr knapp, wie sich 1Gbit Kupfer gefühlt noch von Radio absetzen kann. Von daher...

Wo wir aber waren, was halbwegs noch OnT war, ist die Energiemenge. Und wie lahm alles andere auf neue Prozesse umgestellt wird, während wir hier bei 3nm abgehen. Das meinte ich. Und nicht, "wer braucht 2.5 GbE" :|

smalM

2021-05-09, 23:27:00

fdSOI wird im low power Bereich verwendet. Da machen derzeit GF (28nm, 22nm und perspektivisch 12nm), STM (28nm) und Samsung (28nm und perspektivisch 18nm) mit.
[...]
Für fdSOI ist es nicht notwendig, kleinere Strukturen herzustellen, weil das weder aus (High-) Performance-Gründen Sinn macht (anderer Markt) noch wirtschaftlich sinnvoll ist.

GloFo hat 12FDX fertig und findet schlicht keinen Kunden dafür.

Badesalz

2021-05-10, 00:20:46

Das ist eigen. Das Zeug ist preiswerter als 14FinFET und geht besser bei weniger Strom.
22FDX verkauft sich aber anscheinend? Hmm...

M4xw0lf

2021-05-10, 07:20:38

https://twitter.com/chiakokhua/status/1391424722257080322

Verkäufe von ASML EUV-Geräten an die großen Hersteller. Sehr wenige an Intel. :uponder:

Badesalz

2021-05-10, 08:40:19

Passt perfekt :wink: 4 Tage alt und keiner hats vernommen :confused:

Für mich persönlich, neu: Ich wusste nicht, daß ab 3nm/GAA es nur noch so als ob Shrinks gibt
"Die „3-stack“-GAA-Zelle von IBMs 2-nm-Chip misst 75 nm in der Höhe und 40 nm in der Breite, während die Gate-Länge mit 12 nm und die Höhe der sogenannten Nanosheets mit 5 nm angegeben wird. Strukturen, die 2 nm messen, sucht man in der IBM-Folie vergebens. Die Nanometer-Bezeichnungen sind im Zeitalter der 3D-Transistoren vielmehr als Äquivalent zu einem 2D-Transistor-Design zu verstehen und geben dem Kind einen Namen."
https://www.computerbase.de/2021-05/halbleiterfertigung-ibm-hat-ersten-2-nm-chip-entwickelt/

edit:
Daß Intel dagegen nach Hilfe rief, das überraschte mich weniger...
"IBM ist vor allem ein Halbleiter-Forscher und weniger ein Halbleitermassenproduzent und hat erst im März eine Kooperation mit Intel angekündigt, die die Forschung und Entwicklung neuer Techniken umfasst."

Skysnake

2021-05-10, 09:22:27

Dass die nodes nur noch Äquivalente sind ist jetzt aber keine neuer Erkenntnis...

Und bezüglich Ethernet. Das Zeug wird halt in alten nodes gemacht, weil das billig ist und man schnell eh pin limitiert ist und nicht durch die verfügbaren Transistoren.

Deswegen wird sich da auch nicht viel ändern im Privatbereich.

Badesalz

2021-05-10, 09:27:28

@Skysnake
Die Idee vergessen, daß man mit Shrinks den Verbrauch stark senken kann, ohne an der Leistung zu drehen? :usweet:

Dass die nodes nur noch Äquivalente sind ist jetzt aber keine neuer Erkenntnis...Dachte ich hab mich da recht glasklar ausgedrückt...

Sunrise

2021-05-10, 09:54:20

https://twitter.com/chiakokhua/status/1391424722257080322

Verkäufe von ASML EUV-Geräten an die großen Hersteller. Sehr wenige an Intel. :uponder:
Auch ich bin leicht verwirrt...Wie passt das zusammen mit Intels kommendem 7nm usw.?

Entweder sind die Schätzungen totaler Quatsch oder aber Intel wird weitaus mehr fremdfertigen (hat komplett gepennt) selbst in Zukunft. Wer soll dann noch den Fab-Business auslasten, den sie jetzt jahrelang an die Wand gefahren haben?

Badesalz

2021-05-10, 11:08:11

Sie werden mit Hilfe von IBM, auf Samsung setzen. Bei Samsung haben sie imho diesbezüglich auch schon einen Fuß in der Tür.

Habt ihr das eh nicht kommen sehen, als sie schon mit 14nm 1 Jahr zu spät kamen?
Klar haben sie einen bekanntlich und bisher, höheren Anspruch an die Packdichte und deren Namensgebung entspricht eher dem realen Shrink ;) aber die kriegen das nicht mehr wirklich hin. Also, wirtschaftlich gesehen.

Ich denke die 10nm werden sie noch gut durchschaukeln und es ggf. auch nach + und ++ bringen - weil man damit auch noch ewig recht feine Sachen machen kann - aber wenn man gegen AMD/TSMC und AppleSilicon/TSMC halten will, dann kriegen sie das nicht mehr hin.

Sehe ich so was 7nm und 5nm angeht. Entweder überbrücken sie die beiden nur um danach wieder einzusteigen oder sie geben das in der bisherigen Form eben auf.

Zossel

2021-05-10, 11:54:27

https://twitter.com/chiakokhua/status/1391424722257080322

Verkäufe von ASML EUV-Geräten an die großen Hersteller. Sehr wenige an Intel. :uponder:

Ich hätte mehr Belichter bei den Herstellern von DRAM erwartet.

Wörns

2021-05-10, 12:45:59

GloFo hat 12FDX fertig und findet schlicht keinen Kunden dafür.

Richtig. Warum ist das so?
Man sollte an die Kosten/Transistor im jeweiligen Node denken. Da gibt es ein Minimum irgendwo zwischen 28-22nm, ab da gehen die Kosten mit zunehmender Verkleinerung wieder in die Höhe. Das betrifft fdSOI genauso wie einfaches Silizium.
Die Treiber, warum mit einfachem Silizium trotzdem kleinere Nodes gewählt werden, fehlen bei fdSOI. Es geht dort nicht darum, Chips mit immer mehr Transistoren als bei der Konkurrenz hinzubekommen. Der meistverkaufte fdSOI Chip ist ein winziger GPS-Chip von Sony in 28nm.
Es geht bei fdSOI darum, deren technologische Möglichkeiten auszuschöpfen. Globalfoundries bietet z.B. Back-Biasing in 22nm FDX an, was vor allem eine Design Möglichkeit ist, weiter Strom zu sparen. Eine andere Möglichkeit besteht darin, Chips für größere Temperaturbereiche zu zertifizieren, wie es z.B. in der Automobilindustrie gefordert ist.
Da ist nirgendwo die Notwendigkeit vorhanden, mit kleineren Nodes die Kostenkurve wieder hinaufzuklettern.
MfG

Simon Moon

2021-05-10, 13:07:40

Richtig. Warum ist das so?
Man sollte an die Kosten/Transistor im jeweiligen Node denken. Da gibt es ein Minimum irgendwo zwischen 28-22nm, ab da gehen die Kosten mit zunehmender Verkleinerung wieder in die Höhe. Das betrifft fdSOI genauso wie einfaches Silizium.
Die Treiber, warum mit einfachem Silizium trotzdem kleinere Nodes gewählt werden, fehlen bei fdSOI. Es geht dort nicht darum, Chips mit immer mehr Transistoren als bei der Konkurrenz hinzubekommen. Der meistverkaufte fdSOI Chip ist ein winziger GPS-Chip von Sony in 28nm.
Es geht bei fdSOI darum, deren technologische Möglichkeiten auszuschöpfen. Globalfoundries bietet z.B. Back-Biasing in 22nm FDX an, was vor allem eine Design Möglichkeit ist, weiter Strom zu sparen. Eine andere Möglichkeit besteht darin, Chips für größere Temperaturbereiche zu zertifizieren, wie es z.B. in der Automobilindustrie gefordert ist.
Da ist nirgendwo die Notwendigkeit vorhanden, mit kleineren Nodes die Kostenkurve wieder hinaufzuklettern.
MfG

Genau, hier gibts einen guten Clip zu dem Thema

https://www.youtube.com/watch?v=tvVobTtgss0

U.a. auch mit dieser Grafik

https://abload.de/img/screenshot_2021-05-10rskcw.png

Platos

2021-05-10, 13:34:01

D.h bis wir nicht eine quasi komplett neue Technologie haben, die nicht nur für die Leistungsspitze lohnenswert ist, wird die Energieeffizienz gerade in solchen Bereichen vermutlich nicht sonderlich steigen.

Simple Fertigungsfortschritte reichen also nicht aus, da sie nie genutzt werden würden. Die Technologien, die so als Nachfolger in der Wolke schweben, schneinen mir aber alle nicht wirklich günstiger zu sein, also auch wieder nur an der Leistungsspitze lohnenswert zu sein.

Oder gibt es da was Vielversprechendes ?

smalM

2021-05-10, 17:36:24

Es geht bei fdSOI darum, deren technologische Möglichkeiten auszuschöpfen. Globalfoundries bietet z.B. Back-Biasing in 22nm FDX an, was vor allem eine Design Möglichkeit ist, weiter Strom zu sparen.
Hatte ich nicht gerade erst gelesen, daß auch das kaum Anwender findet?

Auch ich bin leicht verwirrt...Wie passt das zusammen mit Intels kommendem 7nm usw.?

Es ist teuer und schwierig, aber nicht unmöglich – man kann dann mit den relativ wenigen Maschinen halt nur die kritischten DUV Mask Layer ersetzen. Und man sollte nicht vergessen, Intel wird ganz langsam mit der Produktion starten, während zu dem Zeitpunkt die Masse der Dies in 10nm hergestellt werden wird; und die Trennung der CPUs in Compute- und I/O-Die – mit letzterem in irgendwas >7nm und/oder fremd-fabriziert – wird den Bedarf senken und den Yield erhöhen.

Ich hätte mehr Belichter bei den Herstellern von DRAM erwartet.
Wenn ich mich recht entsinne, geht es bei den DRAM-Herstellern eher um den Logik-Teil als um die Speicherbänke selbst. Der Bedarf scheint da wohl nicht sehr hoch zu sein. Interessant auch, daß Micron erst 3 Jahre nach Hynix einsteigt.

Zossel

2021-05-10, 17:51:19

Wenn ich mich recht entsinne, geht es bei den DRAM-Herstellern eher um den Logik-Teil als um die Speicherbänke selbst. Der Bedarf scheint da wohl nicht sehr hoch zu sein. Interessant auch, daß Micron erst 3 Jahre nach Hynix einsteigt.

Ach, schlägt DRAM mittlerweile auch an Grenzen die sich mit verkleinern nicht lösen lassen?

Wörns

2021-05-10, 17:52:00

Hatte ich nicht gerade erst gelesen, daß auch das kaum Anwender findet?

Da würde mich ein Zitat interessieren.
Back-Biasing auf 22FDX ist relativ neu (viel neuer als 12nm FDX), so dass man bisher kaum vermuten kann, wie viele das machen (wollen).
MfG

Wörns

2021-05-10, 18:03:25

Ich meine das ABB: adaptive back-biasing (https://www.design-reuse.com/news/49528/cea-leti-dolphin-design-fd-soi-breakthrough.html), das CEA-Leti zusammen mit der SoiTec Tochter Dolphin Design entwickelt und das afaik Eingang in Globalfoundries 22FDX gefunden hat.
MfG

mboeller

2021-05-10, 18:28:18

Ach, schlägt DRAM mittlerweile auch an Grenzen die sich mit verkleinern nicht lösen lassen?

der Kondensator soweit ich weiß.
Deshalb gibt es bei den neuen Prozessen kein eDRAM mehr.

Skysnake

2021-05-10, 18:29:28

Da würde mich ein Zitat interessieren.
Back-Biasing auf 22FDX ist relativ neu (viel neuer als 12nm FDX), so dass man bisher kaum vermuten kann, wie viele das machen (wollen).
MfG
Naja, das gab es vor 6 Jahren auch schon auf 28nm und wurde da auch nicht wirklich genutzt soweit ich weiß. Ist halt definitiv nicht einfach sinnvoll zu verwenden...

Ach, schlägt DRAM mittlerweile auch an Grenzen die sich mit verkleinern nicht lösen lassen?
Mittlerweile? Die dram Zellen profitieren schon länger nur bedingt. Man dreht halt an der Packdichte und der Load der Zuleitungen und optimiert die Treiber, aber der Vorteil ist schon länger weit weg von dem was man bei Logik sieht.

Badesalz

2021-05-10, 18:33:24

Zossel

2021-05-10, 18:40:13

Mittlerweile? Die dram Zellen profitieren schon länger nur bedingt. Man dreht halt an der Packdichte und der Load der Zuleitungen und optimiert die Treiber, aber der Vorteil ist schon länger weit weg von dem was man bei Logik sieht.

Wieder mal schlauer geworden, deswegen stapeln die DRAM-Hersteller wohl schon länger?

Distroia

2021-05-10, 18:55:29

https://twitter.com/chiakokhua/status/1391424722257080322

Verkäufe von ASML EUV-Geräten an die großen Hersteller. Sehr wenige an Intel. :uponder:

7nm bei Intel nicht vor 2024 confirmed. :freak:

Skysnake

2021-05-10, 18:56:02

Das hat aber eher was mit wollen zu tun. MOM und MIM Caps gibt es ja weiterhin für hohe Kapazitäten pro Fläche. Aber muss man halt charakterisieren und die zusätzlichen Layer bezahlen. Der Bedarf ist dafür wohl eher nicht gegeben.

Skysnake

2021-05-10, 19:11:26

Wieder mal schlauer geworden, deswegen stapeln die DRAM-Hersteller wohl schon länger?
Das meint in dem Fall aber Stacking von Chips und nicht von dran Caps innerhalb von einem Chip wie man es von Flash her kennt. Also zumindest meines Wissens nach. Bin da jetzt aber auch nicht soo drin.

Meines Wissens sind bei DRAM Prozessen die Caps quasi hochkant gestellt. Das kann man mit Logikorozessen wohl nicht mischen. Ich kann es mir zumindest nur schwerlich vorstellen. Es gibt aber wie gesagt schon auch Caps im Metal layer die ich für edram nutzen würde statt der normalen si Caps. Aber ist halt nen ziemlicher Aufwand und man versaut sich teils das Routing...

Wörns

2021-05-10, 19:16:32

Naja, das gab es vor 6 Jahren auch schon auf 28nm und wurde da auch nicht wirklich genutzt soweit ich weiß. Ist halt definitiv nicht einfach sinnvoll zu verwenden...

Dann reden wir von zwei verschiedenen Dingen. Was ich meinte, ist von diesem Jahr.
MfG

Zossel

2021-05-10, 19:54:34

Das meint in dem Fall aber Stacking von Chips und nicht von dran Caps innerhalb von einem Chip wie man es von Flash her kennt. Also zumindest meines Wissens nach. Bin da jetzt aber auch nicht soo drin.

Ja, das scheint im Moment wohl das Mittel der Wahl zu sein. Und bei DRAMs geht es mit den Kapazitäten pro Riegel/Package ja durchaus voran. Und jetzt ist auch klar warum.

Meines Wissens sind bei DRAM Prozessen die Caps quasi hochkant gestellt.

Eine Bildersuche nach "dram capacitor" fördert wilde Strukturen zu Tage :-)

Skysnake

2021-05-10, 21:04:34

Ja man versucht da halt mittels hohem aspect ratio und Faltung viel Kapazität auf kleiner Fläche zu bekommen. Die hohen aspect ratios gibt es in Logik Prozessen halt nicht in der Form. Das meiste ist halt noch die fins oder die vias, aber die kann man halt auch nur bedingt stacken und hat dann halt nicht die Materialien. Ich denke wie gesagt in nem normalen Prozess sind das wahrscheinlich noch die interessantesten Kandidaten. Wobei zumindest soweit ich das kenne das extra Layer waren, was dem widerspricht was man so allgemein im Netz findet an Aussagen. Ist also alles nicht mehr so einfach heutzutage

Badesalz

2021-05-10, 21:15:24

Aus welchen Gründen (technischen, physikalischen...?) ist die bis dahin eher erwartete Verdopplung irgendwo zwishen 28nm und 22nm eingebrochen?
(kann man auch an der "28nm for ever" imho recht gut sehen)

Oder deute ich das falsch? :freak:

smalM

2021-05-11, 09:23:12

@Badesalz
In der Tabelle ist von Gates die Rede: Gate ≠ Transistor

Badesalz

2021-05-11, 09:59:56

Ah ok. Korreliert beides so garnicht?

Skysnake

2021-05-11, 15:11:47

Ein Transistor kann aus vielen Gates bestehen, ein Gate allein macht aber noch keinen Transistor. Dazu braucht es noch die Diffusion etcpp.

Wenn du z.b. nur einen einzige. NMOS Transistor in einem Meer von PMOS bauen musst, dann ist der einzelne Transistor so groß wie sonst auch. Mit die nötigen Dotierungen sind aber eher 1umx1um groß. Die genauen Zahlen hängen natürlich vom Prozess ab.

Badesalz

2021-05-11, 17:37:36

Ein Transistor kann aus vielen Gates bestehen, ein Gate allein macht aber noch keinen Transistor.Soweit weg ist das also nicht...

Skysnake

2021-05-11, 19:15:31

Naja, wenn man davon ausgeht, dass das Gate LÄNGE nicht die bestimmende Größe für die Dichte sind, dann macht es halt schon nen großen Unterschied.

Gates sind mehrere Faktoren breiter als länger bei den minimalen Dimensionen...

basix

2021-05-11, 19:40:07

Ein Transistor kann aus vielen Gates bestehen, ein Gate allein macht aber noch keinen Transistor.

Ich vermute, dass hier nicht das Transistor-Gate sondern das Gate als Gatter und somit Logikelement gemeint ist (NOT, OR, AND, NAND, NOR, XOR, ...). Sonst wären die genannten Densities viel zu niedrig. Ein einfaches Gatter besteht typischerweise aus 2-6 MOSFETs (CMOS). Die 17 Mio Gates/mm2 bei 7nm passen gut mit den 50-60 MTr/mm2 von Zen 2/3 sowie RDNA1/2 zusammen. Bei 5*17 = 85 liegt man im Bereich von den knapp 90 MTr/mm2 welche TSMCs 7nm theoretisch ermöglichen würde.

Skysnake

2021-05-11, 21:03:07

Nein ich meine schon Gates, wenn ich Gate schreibe.

Je nachdem was der Transistor treiben muss nimmt man nicht minimale Transistoren und beginnt dann relativ schnell diese zu falten. Dann besteht jeder Transistor aus mehr als einem Gate. Wird aber tendenziell eher im Analog bzw den Highspped paths gemacht und nicht bei normaler synthetisierter Logik gemacht.

Wie gesagt. Du hast z.b. einen Transistor der 15nm lang ist, aber mindestens 90nm breit ist. Das sind durchaus zu erwartende Werte. Auch wenn ich sie nur für 64 und 28nm explizit kenne. Die genauen Werte stehen aber eh unter NDA. Genau wie die Werte, welche Dimensionen die besten Transistoren erzeugen.

Nur soviel dazu. Es sind nicht die schmaleren und kürzesten Transistoren in solchen neuen Nodes.

Wenn man nicht nur nen fanout von 2-3 minimalen Gates treiben muss, dann geht man schnell weg davon.

Sprich selbst in synthetisierter Logik sollten zu einem relevanten Anteil andere Transistoren verwendet werden.

Das bekommst man im Normalfall nicht man als normaler Kunde einer FAB zu sehen, wie deren Standardzellen aussehen...

basix

2021-05-11, 23:11:44

Nein ich meine schon Gates, wenn ich Gate schreibe.

Ich weiss schon, dass du Transistor-Gates meinst und den Unterschied kennst. Aber beim vorhergehenden Gates != Transistor Thema sind Gates eben Logikgatter (Gates/mm2 Angabe auf der Folie ein paar Posts vorher). Nur dass hier keine Missverständnisse entstehen ;) So gesagt sind Gates != Gates :D

Skysnake

2021-05-12, 06:19:42

Ok ja, da hast du Recht. Das ist im Englischen leider wirklich unglücklich. Das logic lässt man ja meist einfach weg...

Mir ja jetzt auch nicht klar, das es sich um logic Gates und nicht um Gates gedreht hat...

Badesalz

2021-05-12, 07:54:18

Also war die Fragestellung so oder so halbwegs brauchbar? ;)

ZeXes

2021-05-13, 22:57:03

Südkorea öffnet die Brieftasche. Bis 2030 sollen 450 MRD US Dollar für die Herstellung von Chips investiert werden.

https://finance.yahoo.com/news/korea-unveils-450-billion-push-060000144.html

Seeehr interessante Entwicklung. Die USA und China pushen ja auch ordentlich. Scheint ja regelrecht zu einem Rennen auszuarten. Ob das TSMC lange gegenhalten kann..?

smalM

2021-05-15, 22:32:25

@ZeXes
Der weitaus dickste Brocken mit über 200 Mrd.$ kommt von SK Hynix.
Ich sehe das als einen Versuch sich bei RAM und Flash ganz vorne zu positionieren, mit der Stoßrichtung in erster Linie gegen Samsung, Kioxia/WD und Micron und in zweiter Linie gegen Chinas Speicherchip-Entwicklungsprogramm.
Und es ist stark zu vermuten, daß der Löwenanteil von Samsungs 150 Mrd.$-Ausgaben bei Samsung Memory landen wird und nicht bei Samsung Foundry.
Also sollte einem um TSMC nicht bange werden, deren eigenes 100 Mrd.$-Programm alleine für die nächsten drei Jahre ist ja auch kein Pappenstiel und bei TSMC ist das ausschließlich für Logic.

Platos

2021-05-15, 22:53:53

Während dem tut die EU was ? ;D

CrazyIvan

2021-05-16, 00:24:07

Na ebenfalls heftig werben. Aber Pat Gelsinger hat ja schon verkündet, dass dafür ein paar Milliarden an Zuschüssen fällig wären.

amdfanuwe

2021-05-16, 00:35:29

Während dem tut die EU was ? ;D
Wohl die Schulen mit Chromebooks ausstatten. Sind ja günstiger und werden aktuell so schön beworben.

Platos

2021-05-16, 01:49:32

Schulen sind was IT anbelangt sowieso erstaunlich "faszinierend" :freak:

reaperrr

2021-05-16, 02:47:15

Während dem tut die EU was ? ;D
Sich noch zwei, drei Jahre drüber streiten, wer wieviel Anteil an den Milliarden für die 2nm-Pläne übernehmen soll, um dann irgendwann viel zu spät und zu halbherzig anzufangen und nach fünf Jahren zu merken, dass das alles zu spät und zu wenig war und das ganze wieder einzustellen, natürlich nachdem die Milliarden trotzdem schon verpulvert wurden.

Anstatt z.B. 2018, als 7nm dort noch nicht eingestellt war (oder als es noch nicht zu spät war, die Entscheidung zu revidieren), GloFo mit einem EU-Fonds zu kaufen und ordentlich Kohle in R&D und den Bau einer zusätzlichen europäischen Fabrik zu pumpen, dann hätte man jetzt technologiemäßig zumindest schon an Samsung dran sein können.

Naja, wird eh alles nichts.

Platos

2021-05-16, 03:24:45

Stimmt, GloFo zu kaufen wäre sicherlich eine gute Idee gewesen.

Aber hiess es nicht zuletzt, die EU will die Gelder in TSMC pumpen, damit sie in Europa eine Fab bauen bzw. ihnen eine "schenken" ?

Also so viel ich weiss, sind keine echten Pläne für eine eigene Industrie da. Es muss ja nicht mal zwingend ein Leading_Edge Prozess sein. Es ginge z.B auch für die Autoproduktion.

smalM

2021-05-16, 11:55:14

Während dem tut die EU was ? ;D
Rettet den Dativ.
Der Genetiv ist ja bereits verloren... :biggrin:

AffenJack

2021-05-16, 12:50:54

Aber hiess es nicht zuletzt, die EU will die Gelder in TSMC pumpen, damit sie in Europa eine Fab bauen bzw. ihnen eine "schenken" ?

Also so viel ich weiss, sind keine echten Pläne für eine eigene Industrie da. Es muss ja nicht mal zwingend ein Leading_Edge Prozess sein. Es ginge z.B auch für die Autoproduktion.

TSMC hat sich glaube negativ geäußert sowohl in USA, als auch Europa vertreten zu sein. Da hat man mit Intel und ihrem Irlandstandort schon bessere Chancen, wenn Intel sich mehr als Fertiger öffnet. Für die Autoindustrie reicht ja auch GF für das meiste. Auch da muss man schon hoffen, dass 7nm nach einiger Zeit kommt, wenn nur mit den alten Prozessen wird man auf Dauer auch kaum überleben können.

Sunrise

2021-05-16, 12:57:45

Die sollen einfach GloFo wieder aufpumpen, damit die Entwicklung dort auch weitergehen kann, bzw. Kapazität ausbauen. Ich frage mich immer was deren Problem ist, wir haben im eigenen Land Fabs und dann werden Verträge mit dem Ausland mit Inland-Steuergelder vereinbart. Wird zwar wohl deutlich teurer, aber wenn DE sich technologisch nicht mehr so abhängig machen will, was ja schon vor Jahrzehnten hätte vermieden werden können, dann soll dort mal jemand den Hintern hochbekommen und mal etwas investieren…

Ich kann diesem politischen Geschwätz jedenfalls nichtmehr folgen. Unser Geld wandert immer mehr ins Ausland, anstatt im Inland unseren Export zu stärken, siehe auch Automobilindustrie, die Pfeifen.

Platos

2021-05-16, 13:08:41

Das meine ich doch. Anstatt dass man GloFo aufkauft (alles andere ist ja genau so eine Investition ins Ausland) versucht man Industrie hier anzusiedeln. Also so wie bei Tesla.

@smalM: Ja, mag den Dativ lieber. Genitiv gibts nicht bei uns ;)

basix

2021-05-16, 21:55:21

WSA-8 von AMD und GloFo: https://www.anandtech.com/show/16677/amd-and-globalfoundries-update-wafer-share-agreement-through-2024

Keine Prozessexklusivität mehr auch >= 12nm

smalM

2021-05-17, 10:34:29

Als AMD vor drei Wochen ihren Firmensitz nach Malta, NY verlegt hat, haben sie verlautbart, daß sie die Kapazität der dortigen Fab 8 in den nächsten Jahren verdoppeln wollen (z.Z. 60K WPM), in partnership with our customers, local, state and federal governments.
Sieht erstens so aus, als würden sie gerne was vom warmen US-Subventionsregen abbekommen, und zweitens, daß ein eventueller Weggang von AMD nach 2024 sie nicht besonders beunruhigt.

CrazyIvan

2021-05-17, 11:12:53

@smalM
Du meinst sicher GF?
Kommt ja für die wenig überraschend, dass AMD nicht für die nächsten 10 Jahre großen Bedarf an 12nm und schlechter hat. Die scheinen sich vollends in (sinnvolle) Nischen zu verabschieden
Ich hätte ja angenommen, dass sie zumindest einen 7nm Prozess o.ä. lizensieren - aber danach sieht es überhaupt nicht aus.
Ich frage mich nur, wofür AMD 12nm oder höher abseits GF benötigen könnte?

Wörns

2021-05-17, 12:50:37

Rettet dem Dativ!
Sonst bringt der Aufruf ja nichts.

Was hier so fabuliert wird, wie Deutschland/Europa sich positionieren soll...
Soweit ich weiß, stand Globalfoundries überhaupt nicht zum Verkauf.
Wie soll man den Laden dann aufkaufen?

Ich habe gar kein Problem damit, dass es Abhängigkeiten in der Weltwirtschaft gibt, solange eine gewisse Auswahl herrscht. Dass man sehr viel aus Taiwan und Südkorea beziehen muss, ist natürlich auf Dauer nicht gut. Aber wenn TSMC jetzt tatsächlich in den USA Fabriken baut, Samsung sowieso und Intel seit jeher, dann muss nicht viel mehr passieren. Ich brauche keine biodeutsche Halbleiterfertigung mit staatlichen Milliardensubventionen.
Ist jemandem mal aufgefallen, dass wir bei Bananen auch eine fürchterliche Abhängigkeit vom Ausland haben?
MfG

HOT

2021-05-17, 13:09:44

Damals hat man den hier noch verstanden

https://youtu.be/Nq0XSDNKJBY

CrazyIvan

2021-05-17, 13:40:15

@Wörns
+1
Hier wird von Verstaatlichung geredet - sowas kann man bei kritischer Infrastruktur und Dingen des Gemeinwohls machen, aber bei der Halbleiterindustrie? Nix aus der DDR gelernt?

HOT

2021-05-17, 13:58:42

Also DDR ist glaub ich nicht der richtige Vergleich ;). Ich halte DDR-Vergleiche eigentlich zu 99% für einigermaßen hirnlos.
Sowas kostet derart viel Geld, dass du einfach keine Wahl hast als das staatlich oder überstaatlich aufzuziehen.

Wenn man das wirklich ernst meinen würde, müsste man GloFo kaufen und ein 100 Milliarden € Investitionsprogramm für Fabbau und Prozessentwicklung und vor allen Dingen für die Ausbildung des entsprechenden Personals und die Förderung der Zulieferer bereitstellen und gleichzeitig noch 5LPP lizenzieren, damit du mit irgendwas starten kannst. Das geht privat nicht.

Dieses staatlich ist besser oder privat ist besser halte ich für pure Ideologie. Was der richtige Weg ist steht ja nicht fest, man kann das halt nur nach bestem Wissen und Gewissen entscheiden. Man braucht natürlich Mut dafür. Aber mit dem Personal, was i.Ü. ja auch so denkt, dass privat alles besser geht, kannste das schlichtweg vergessen. Die bekommen für viel Geld ne Fab hier hingestellt, von der weder die EU-Bürger noch unsere Staaten überhaupt irgendwas haben - wir zahlen da ja immer drauf und bekommen kein KnowHow, keine Patente usw. Ich halte sowas für vollständig sinnlos. Entweder wir starten eine eigene Fertigung mit allen Konsequenzen oder eben nicht. Und das wird mit dem "eben nicht" enden und wir haben ne Fab für Milliarden in der EU stehen, von der die EU nix hat.

Wuge

2021-05-17, 15:28:43

Mit dem Staat als Geschäftsführer wirste Du die teuersten Wafer der Geschichte bekommen, dafür aber spät und leistungsschwach ;) Der Staat ist der schlechteste Kaufmann, ist nun mal leider so. Deshalb gibt man nur überlebenskritische Sachen bzw. solche bei denen eh kein Wettbewerb funktioniert in Staatshand.

HOT

2021-05-17, 15:30:54

Aha, Themenwechsel würd ich sagen. Über Ideologien müssen wir hier nicht diskutieren.

Trotz des Waferagreements Stufe 8 wird wird AMD mMn trotzdem bei 12LP+ bleiben. Ich glaub auch nicht, dass die IODs jetzt von TSMC kommen. Das ist einfach ein Kostenfaktor.

basix

2021-05-18, 07:29:33

Ja, 12LP+ ist mMn naheliegend. Kosten und Waferkapazität sind dort wichtiger als das letzte Quäntchen Performance oder Effizienz. Bei letzterem soll 12LP+ laut Prozessdaten auch nicht sooo weit weg liegen.

CrazyIvan

2021-05-18, 08:00:24

Deswegen frage ich ja, wofür AMD die Möglichkeit braucht, Legacy Prozesse auch bei anderen Foundries ordern zu dürfen. Mir fallen da beim besten Willen nur Interposer/Packaging-Geschichten ein. Ich mutmaße, dass die diversen TSMC-Lösungen auf dem Gebiet nicht mit Silizium anderer Foundries realisiert werden können oder dürfen.
Möglicherweise deute ich da aber auch einfach zu viel rein.

Wörns

2021-05-18, 12:41:02

M.E. könnte AMD noch tonnenweise Picassos in 12nm bei Globalfoundries herstellen. Die können noch lange mit Celeron & Co. konkurrieren.
MfG

HOT

2021-05-18, 12:59:08

Ist ja auch so:
https://geizhals.de/?cat=cpuamdam4&xf=2_12nm
12nm, kein Problem.

AMD hätte mMn gut daran getan Zen3 zurückzuporten. Das reicht für viele aus und wäre modern.

CrazyIvan

2021-05-18, 17:09:33

Das ist mir alles klar.
Möglicherweise habt Ihr nicht ganz verstanden, was ich meine:
Das neue WSA stellt es AMD frei, auch Prozesse >7nm bei anderen Foundries zu ordern. Bisher durften sie das nur bei Prozessen, die GF nicht in vergleichbarer Güte besaß - AKA <=7nm.
Und für ein paar Picassos und IODs werden die doch die Kapazität nicht erweitern müssen. Warum also? Ist das reine Symbolik?

stinki

2021-05-18, 17:31:18

Das erlaubt AMD nach der Übernahme von Xilinx deren FPGAs in >7nm weiter bei TSMC zu fertigen.

CrazyIvan

2021-05-18, 18:38:27

Alles klar, Danke.

ZeXes

2021-05-18, 20:29:13

TSMC macht große Fortschritte in Richtung "1nm" Fertigung.

https://www.verdict.co.uk/tsmc-trumps-ibms-2nm-chip-tech-hyperbole-with-1nm-claim/

Die in der internationalen Fachzeitschrift Nature veröffentlichten Forschungsergebnisse zeigen, dass die Verwendung des Halbmetalls Bismut (Bi) als Kontaktelektrode des zweidimensionalen (2D) Materials den Widerstand stark reduzieren und den Strom erhöhen kann. Dadurch kann eine Energieeffizienz erreicht werden, die nahe an den bestehenden physikalischen Grenzen der Halbleitergrößen liegt.

Also, wenn man davon ausgehen kann das die 3nm Fertigung 2022 auf den Weg kommt und die 2nm Fertigung bei optimalen Verlauf im Jahr 2024, dann kann man von der 1nm Fertigung bei TSMC um den Zeitraum 2026-2028 rechnen, aber das ist nur meine wage Einschätzung.

Problem ist halt..., sollte die "1nm Fertigung" wirklich an der physikalischen Grenze liegen, dann wird uns diese Fertigung noch lange verfolgen, bis man einen Siliziumersatz gefunden hat.

reaperrr

2021-05-18, 20:51:57

Deswegen frage ich ja, wofür AMD die Möglichkeit braucht, Legacy Prozesse auch bei anderen Foundries ordern zu dürfen.
Kapazität.
So wahnsinnig viele 14/12nm-Produktionslinien hat GloFo nun auch wieder nicht.

Wenn die Marktanteile im Server und Desktop so weiterwachsen, braucht AMD noch mehr I/O-Dies.

Ich vermute sogar, dass die plötzlich verschlechterte Verfügbarkeit und Preissteigerung von Desktop-Picasso trotz vorhandener Nachfrage letztes Jahr u.a. damit zusammenhing, dass man die verfügbare Kapazität für OEM-Verträge (Microsoft Surface etc.) und IO-Dies brauchte.

Platos

2021-05-18, 21:32:18

TSMC macht große Fortschritte in Richtung "1nm" Fertigung.

https://www.verdict.co.uk/tsmc-trumps-ibms-2nm-chip-tech-hyperbole-with-1nm-claim/

Also, wenn man davon ausgehen kann das die 3nm Fertigung 2022 auf den Weg kommt und die 2nm Fertigung bei optimalen Verlauf im Jahr 2024, dann kann man von der 1nm Fertigung bei TSMC um den Zeitraum 2026-2028 rechnen, aber das ist nur meine wage Einschätzung.

Problem ist halt..., sollte die "1nm Fertigung" wirklich an der physikalischen Grenze liegen, dann wird uns diese Fertigung noch lange verfolgen, bis man einen Siliziumersatz gefunden hat.

Ja, bis dahin ist nicht mehr sooo viel Zeit. Gut möglich, dass man ab 2030 nicht mehr solche grossen Fortschritte macht, sofern man bis dahin nicht einen Ersatz für Silizium gefunden hat. Zumindest nicht mehr durch reine Strukturverkleinerung. Man kann ja auch noch durch Architektur und evtl. Technologien wie 3D Stacking etc. ordentlich was her machen.

Also wenn man es schafft, 2 Lagen übereinander zu stapeln, dann gehen irgendwann vlt. auch 3, 4 usw. Man wird natürlich nicht wie bei Flash-Speicher hunderte schaffen, aber ich denke nicht, dass man ohne Siliziumalternative 2030 gegen eine Wand fährt und der Fortschritt abrupt abfällt. Der Fortschritt geht aber jetzt schon runter, der wird natürlich weiter sinken, aber ich denke, er wird nicht Ende 2030 abstürzen (wie gesagt, selbst ohne Siliziumersatz).

Ich denke, 15-20 Jahre wird man schon noch Zeit haben für einen Siliziumersatz, bevor man auf eine "Mauer" trifft.

Edit: Und man schaut sich mal IBM's Forschungsfortschritt bei 2nm an. Die Leistungssteigerung sieht deutlich besser aus, wie beim 3nm Prozess von TSMC. Also ich denke, die Luft ist da noch nicht raus bis ~ Ende der 30-er Jahre (ohne Siliziumalternative).

ChaosTM

2021-05-18, 22:08:36

Es wird halt immer zäher. Ein Silizium Atom hat einen Van-der-Waals-Radius von ~ 210 picometer. Das ergibt bei 1nm Strukturen nur mehr eine Breite von nicht mal mehr 5 2 Atomen.

Teurer wird es auch mit jedem Shrink. Die Wand ist schon recht nahe befürchte ich.

Platos

2021-05-18, 22:49:02

Das ist ja nur ein Marketingname. 2nm IBM hat auch nirgendswo 2nm Strukturen.

Aber stimmt natürlich trotzdem vom Prinzip. Bei 2nm ist die kleinste Grösse 5nm.

Zossel

2021-05-18, 22:52:12

Teurer wird es auch mit jedem Shrink. Die Wand ist schon recht nahe befürchte ich.

Die Wand wird eine wirtschaftliche sein, siehe auch das allgemeine Gejammer über die Preise, auch schon vor Corona.

amdfanuwe

2021-05-19, 05:16:08

Man kann ja auch noch durch Architektur und evtl. Technologien wie 3D Stacking etc. ordentlich was her machen.

Also wenn man es schafft, 2 Lagen übereinander zu stapeln, dann gehen irgendwann vlt. auch 3, 4 usw.
TDP, TDP, TDP
Wenn sie Strukturen nicht kleiner werden, sinkt auch nicht der Verbrauch.
Da bringt das Stapeln nichts, wenn schon eine Lage die TDP ausreizt.

Teurer wird es auch mit jedem Shrink. Die Wand ist schon recht nahe befürchte ich.
10 Jahre werden wir noch Spaß haben. Dann gibt es fixed Funktions die die Effizienz in bestimmten Bereichen weiter steigern etc.

Das Problem seh ich eher in den Zielgruppen.
Jahrelang wurde die Technik durch Bürobedarf getrieben. Für Office reicht aber ein guter sparsamer 4 Core. Mit mittlerweile 10+ Stunden Laufzeit bei Notebooks beteht da kaum noch Bedarf an Innovation.

Zum Glück schreit der HPC Bereich immer nach mehr Leistung, von der wir als Gamer oder Creativ Schaffende auch profitieren.

KI, autonomes Fahren treibt die Entwicklung auch noch voran.
Aber die Zeiten als man noch jedes Jahr seinen Rechner aufrüstete weil es doppelte Leistung zum gleichen Preis gab, sind vorbei.

mboeller

2021-05-19, 08:21:38

TDP, TDP, TDP
Wenn sie Strukturen nicht kleiner werden, sinkt auch nicht der Verbrauch.
Da bringt das Stapeln nichts, wenn schon eine Lage die TDP ausreizt.

Reversible Computing und Adiabatic Computing sollen da helfen. Es ist aber unsicher wie viel das wirklich bringt.

CrazyIvan

2021-05-19, 08:42:42

Was ist darunter zu verstehen? Hat das was mit der Adiabatik zu tun, die man unter anderem im Geographie Unterricht kennenlernt?

Skysnake

2021-05-19, 09:12:39

TDP, TDP, TDP
Wenn sie Strukturen nicht kleiner werden, sinkt auch nicht der Verbrauch.
Da bringt das Stapeln nichts, wenn schon eine Lage die TDP ausreizt.

Jup, man muss ja aufpassen, das einem das Zeug nicht verglüht. Das ist ja einer der Gründe, warum wir sowas auch noch gar nicht sehen bei Compute.

Das Problem seh ich eher in den Zielgruppen.
Jahrelang wurde die Technik durch Bürobedarf getrieben. Für Office reicht aber ein guter sparsamer 4 Core. Mit mittlerweile 10+ Stunden Laufzeit bei Notebooks beteht da kaum noch Bedarf an Innovation.

Zum Glück schreit der HPC Bereich immer nach mehr Leistung, von der wir als Gamer oder Creativ Schaffende auch profitieren.

KI, autonomes Fahren treibt die Entwicklung auch noch voran.
Aber die Zeiten als man noch jedes Jahr seinen Rechner aufrüstete weil es doppelte Leistung zum gleichen Preis gab, sind vorbei.
Das hättet ihr Gamer nur gerne. Schminkt euch das aber mal ab. Die HPCler wären zwar an sich auch ganz glücklich damit. Es geht aber nicht und da trotzdem nach mehr Leistung geschrien wird, werden es halt immer mehr cores mit niedrigeren Taktraten und immer breitere Memory Interfaces um die real worden Performance zu steigern. Und es gibt halt immer mehr den Druck zu Spezialsystemen. Da kann man nämlich nivh optimieren.

Im privaten Bereich ist es aber kack egal, ob ich jetzt ne Wasserkühlung habe und damit weniger Energie für die Kühlung brauche die ich dann wieder in mehr Rechner stecken kann. Im HPC ist das aktuell aber mit der heiße Scheiß um die Systeme weiter zu pushen.

Brillus

2021-05-19, 09:26:37

Was ist darunter zu verstehen? Hat das was mit der Adiabatik zu tun, die man unter anderem im Geographie Unterricht kennenlernt?

Reverseable Computing sind Berechnungen bei denen aus dem Ergebniss die Eingaben wieder zurück gerechnet werden können. Theoretisch sind damit Berechnungen ohne Energieverbrauch möglich. Praktisch wurden schon Berechnungen unterhalb der Landaugrenze gezeigt.

PS: Quantencomputing ist eine Variante von reverseable computing.

mboeller

2021-05-19, 10:18:14

Was ist darunter zu verstehen? Hat das was mit der Adiabatik zu tun, die man unter anderem im Geographie Unterricht kennenlernt?

adiabatic computing verstehe ich auch nicht so recht, wird aber immer im Zusammenhang mit reversibler Logik genannt.

Link: https://www.americanscientist.org/article/computers-that-can-run-backwards

ChaosTM

2021-05-19, 11:07:23

Soweit ich das verstanden habe funktioniert das nur mit sehr simplen Algorithmen, die praktisch in der Lage sein müssen in beide Richtungen laufen zu können und der Rechner muss dabei so langsam wie möglich laufen, damit so wenig wie möglich Hitze entsteht.

Das schränkt die praktischen Anwendungen doch sehr stark ein.

mboeller

2021-05-19, 11:31:29

yein, zumindest nach diesem PDF von 2014 gibt es bis ca. 1GHz Effizienzvorteile. Der größte Vorteil wird aber wirklich bei geringen Taktraten erzielt.

https://www3.nd.edu/~lent/pdf/nd/FCN_ReversibleAndAdiabaticHanninenLentSniderBlair2014.pdf

2phil4u

2021-05-19, 21:04:19

Ich habe letztlich mal ausgerechnet, dass aktuelle spezialisierte Hardware gar nicht so viel 10 Groesse Ordnungen vom Landauer Prinzip entfernt ist und da geht es ja nur um die Ueber Schreibung von einem But, also wesentlich einfachere Rechnungen. Das dies mit einen reversible Algo gesteigert werden kann ist heftig.

Brillus

2021-05-19, 23:42:52

2phil4u

2021-05-20, 17:19:04

Ich habe die Zahlen nicht mehr im Kopf aber man schaue mal die Int8 Leistung von Apple an bei der KI Hardware.
Dann schaut man was zb 1 Terra Bitueberschreibungen mind an Energie verbrauchen.

Wörns

2021-05-21, 16:58:07

CrazyIvan

2021-05-21, 17:15:56

Da scheinen die beiden allerdings das Thema "autonomes Fahren" auszublenden. Oder sie gehen davon aus, dass sich das nie durchsetzt. Beides sehr kurzsichtig. Und nein, beim autonomen Fahren kommt man mit >20nm nicht durch die Tür - vor allem nicht, wenn es um BEVs geht.

Zossel

2021-05-21, 17:26:26

Badesalz

2021-05-21, 17:30:02

@Zossel
Ich glaub nicht, daß man die ganzen bisherigen Softwareirrwege einfach mit mehr Hardware beseitigen kann.

amdfanuwe

2021-05-21, 17:44:39

Infineon und STM meinen, die europäische Automobilindustrie braucht in den nächsten Jahren keine Chips mit Strukturen kleiner 20nm.
Meldung (https://www.heise.de/news/Europaeische-Halbleiterfertigung-Bedenken-aus-der-Autoindustrie-6052204.html) von heise.
Sehe ich genauso. Die Frage ist nur, ob es einzig um die Automobilindustrie geht.
MfG
Für Navi, Steuergeräte und einfacher Instrumentenanzeige reichen Chips >20nm von Infineon und STM sicherlich.
Bei autonomen Fahren wird wohl etwas mehr Leistung benötigt.
Für Teslas rollende Spielkonsolen kann man nicht genug Leistung haben. Da reichen zukünftig auch die 7nm nicht.

davidzo

2021-05-21, 17:55:48

Die Infotainmentsysteme, bzw. bei Tesla auch die Zentrale Steuereinheit sind zwar offensichtlich mit Halbleitern ausgestattet, aber das ist ja lange nicht das Gros dessen was in Auto verbaut ist.
Da überwiegt analoge Elektronik und mitterweile die e-Auto Leistungselektronik bei weitem das bisschen was der Nutzer zu Gesicht bekommt oder für autonomes Fahren verwendet wird.

Jede verdammte Sitzheizung, jede LED leiste, jede elektrische Sitzverstellung, jeder Lüfter und fensterheber benötigt Leistungsregler, Konstantstromquellen, PWM Controller, Servocontroller, etc.
Und um Kosten zu sparen sind die häufig nicht aus ICs sondern diskreten Bauteilen aufgebaut, nicht selten Bauteile die seit über 30 Jahren unverändert aber in immer größeren Stückzahlen produziert werden.

Ein E-Auto baucht einfach sehr fette Leistungselektronik, für den superfetten Brushless Motorcontroller, Laderegler+Balancer, Traktionskontrolle, etc.
Solche Ströme und Spannungen wie man da braucht sind in einem cutting edge Verfahren überhaupt nicht möglich.

amdfanuwe

2021-05-21, 19:35:13

Und um Kosten zu sparen sind die häufig nicht aus ICs sondern diskreten Bauteilen aufgebaut, nicht selten Bauteile die seit über 30 Jahren unverändert aber in immer größeren Stückzahlen produziert werden.

Dann nimm mal die ICs ( und auch Transistoren) aus dem Auto raus. Da bewegt sich nix mehr.
Selbst Sensoren haben einen IC mit drin um die Meßwerte zu korrigieren und digital zu übertragen, Steuergeräte mit Mikrocontroller verarbeiten die Meßdaten und geben die Ergebnisse digital an die Aktuatoren weiter.
Ein modernes Mittelklasse-Auto verfügt über bis zu 60 Mikrocontroller, die ihre Informationen aus einer Vielzahl von Sensoren beziehen.
https://www.all-electronics.de/elektronik-entwicklung/autos-im-internet-der-dinge-chancen-fuer-wireless-mikrocontroller.html
Die Zeiten des Käfers sind vorbei.

CrazyIvan

2021-05-22, 10:08:48

@davidzo
Meine Aussage besteht auch nicht darin, dass es in einem PKW gar nix an >=20nm Bedarf gibt. Klar, für den Großteil der einfacheren Komponenten reicht das.
Es geht hier aber um geopolitische Überlegungen und die Frage, wie man in Europa auch dann noch Autos baut, wenn China in Taiwan einreitet (worst case). Und bei dieser Frage sollte der Bedarf an Bleeding edge Prozessen für autonomes Fahren nicht unter den Tisch fallen.
nVidia Orin, welches von Mercedes eingesetzt werden wird, kann man sicher nicht in Legacy Prozessen fertigen: https://www.computerbase.de/2019-12/nvidia-drive-agx-orin-gtc-china/

smalM

2021-05-23, 16:17:04

@davidzo
Es geht hier aber um geopolitische Überlegungen und die Frage, wie man in Europa auch dann noch Autos baut
Wir bauen einfach bald keine Autos mehr. Problem gelöst.
Arbeitsplätze sind eh völlig überbewertet, fragt mal die zukünftige grüne Kanzlerin.

Platos

2021-05-23, 16:48:39

Das Schienennetz ausbauen und zu modernisieren in Deutschland wäre aber auch nicht verkehrt :freak: Parallel natürlich.

Nightspider

2021-05-23, 18:04:13

Alleine für die modernen 5G Modems braucht man schon mindestens 7nm.
Und die sollen ja zukünftig auch in alle Autos.

Die modernen 5G Modems von QualComm werden auch in 5nm produziert.

Zossel

2021-05-23, 18:46:46

Wir bauen einfach bald keine Autos mehr. Problem gelöst.
Arbeitsplätze sind eh völlig überbewertet, fragt mal die zukünftige grüne Kanzlerin.

Die Autoindustrie hätte sich in den letzten Jahrzehnten auf auch in Zukunft wettbewerbsfähige Produkte als auf Lobbyarbeit bei CSU Ministern konzentrieren sollen.

smalM

2021-05-23, 19:10:46

Unsere Autoindustrie wird vorsätzlich von der Politik gegen die Wand gefahren.
Das schließt nicht aus, daß die Autobosse dabei auch noch selber Gas geben.

smalM

2021-05-23, 19:11:14

Samsung Details 5nm and 4nm; Adds 8LPA, 5LPP, and 4LPP Nodes; Readies 3nm GAA For Next Year (https://fuse.wikichip.org/news/5004/samsung-details-5nm-and-4nm-adds-8lpa-5lpp-and-4lpp-nodes-readies-3nm-gaa-for-next-year/)

Es ist nicht zufällig ein wikichip-Abbonent unter uns?

Platos

2021-05-23, 19:14:40

Und da steht was ?

Raspo

2021-05-23, 19:57:24

Unsere Autoindustrie wird vorsätzlich von der Politik gegen die Wand gefahren.
Das schließt nicht aus, daß die Autobosse dabei auch noch selber Gas geben.
Sieht für mich nicht so aus, wenn ich die üppigen Dividenden sehe, die jahrzentelang ausgeschüttet wurden.
Von der einseitigen Förderung des Ajtos gegenüber ÖPNV und Bahn ganz abgesehen.

Zossel

2021-05-23, 20:15:08

Unsere Autoindustrie wird vorsätzlich von der Politik gegen die Wand gefahren.
Das schließt nicht aus, daß die Autobosse dabei auch noch selber Gas geben.

Spannend, das selbst nach 100 Jahren immer noch Leute auf den Propagandatrick der Dolchstoßlegende reinfallen.

smalM

2021-05-23, 20:33:57

Spannend, daß da immer noch welche glauben, es gebe 'die Guten' und 'die Bösen' im Spiel.

smalM

2021-05-23, 20:40:20

Und da steht was ?

Sieht so aus, als habe Samsung seine Roadmap geändert, von

7LPP → 6LPP → 5LPE → 4LPE
↓
3GAE → 3GAP

auf

7LPP → 6LPP → 5LPE → 5LPP
↓
4LPP
↓
3GAE → 3GAP

AffenJack

2021-05-23, 22:15:12

Hab mir das aus Langeweile auch mal angesehen. Hmm, David Schors Artikel waren schonmal besser. Seine Aussagen zu 3nm GAAE (10-15% Speed und 25-30% Power vs 7nm) sind schlicht unsinnig, da der Node dann schlechter als 4nm wäre und das auf Samsungs folie auch nicht steht, stattdessen gibt Samsung diese Steigerung generell bei GAA vs Finfet Transistoren an. Das sollte also eher gegen 4LPP oder so sein.

4LPE und 4LPP sieht nach Sicherheitsnodes aus, wenn man bei 3GAAE keine ordentliche Yield hinkriegt.

smalM

2021-05-23, 23:15:44

Badesalz

2021-05-24, 12:55:17

Da scheinen die beiden allerdings das Thema "autonomes Fahren" auszublenden. Oder sie gehen davon aus, dass sich das nie durchsetzt.Wenn sie "in den nächsten Jahren" sagen, warum gehen sie von NIE aus?

HOT

2021-05-24, 13:16:31

Ist 4 LPE nicht damals klammheimlich verschwunden? Und jetzt tauchen 5 LPP und 4 LPP plötzlich auf. Ist das was neues oder basiert das noch auf 7 LPP?

Platos

2021-05-24, 13:20:06

Wie die das nennen ist doch eig. völlig wurscht. Sieht danach aus, als würde 3nm nicht rechtzeitig fertig werden und man noch irgend etwas dazwischen schiebt.

Platos

2021-05-24, 13:28:25

smalM

2021-05-24, 15:35:15

Ist 4 LPE nicht damals klammheimlich verschwunden? Und jetzt tauchen 5 LPP und 4 LPP plötzlich auf. Ist das was neues oder basiert das noch auf 7 LPP?

Es sieht so aus, als hätte man 4LPE schlicht in 5LPP umbenannt; der gehört jedenfalls auch nach der neuen Roadmap noch zur 7LPP-Familie.
Der 4LPP ist nun aber als ein eigenständiger Prozeß zwischen der 7LPP- und der 3GAx-Generation eingereiht worden. Wie auch immer sich das dann auswirken mag...

Da kriegt TSMC -68% von 7 zu 3nm hin.

Nur für Logic. Über's Die eines üblichen Mobil-SoCs betrachtet werden es vielleicht so 50~55% werden.

Platos

2021-05-24, 15:43:00

Nur für Logic. Über's Die eines üblichen Mobiol-SoCs betrachtet werden es vielleicht so 50~55% werden.

Und bei Samsung ist das nicht auf die Logik bezogen? müsste dann ja auch bei Samsung weniger sein dann.

AffenJack

2021-05-24, 16:58:43

@AffenJack
Danke.
Die Angaben kommen direkt von Samsung (https://www.samsung.com/semiconductor/sustainability/super-gap-technology-turns-the-world-green/).
Tatsächlich stand "Performance 35%↑, Power 50%↓, Area 45%↓ compared to 7nm" auf einer älteren Folien.
Keine Ahnung was da los ist, aber die Samsung-Seite steht so seit einem Monat unverändert da.

Stimmt natürlich, auch da machen die Zahlen einfach keinen Sinn. Irgendwo erzählt Samsung da so komisches Zeug, dass selbst deren eigenes Marketing nicht mehr weiß, was es posten soll.

Es sieht so aus, als hätte man 4LPE schlicht in 5LPP umbenannt; der gehört jedenfalls auch nach der neuen Roadmap noch zur 7LPP-Familie.
Der 4LPP ist nun aber als ein eigenständiger Prozeß zwischen der 7LPP- und der 3GAx-Generation eingereiht worden. Wie auch immer sich das dann auswirken mag...

Nee, 4 LPE hat immernoch die Features, die es haben sollte, die 5 LPP nicht kriegen wird. 5LPP/4LPP sehen beides eher nach minimal veränderten Nodes aus. Da muss man unweigerlich an Nodes denken, die speziell an Nvidia gerichtet sind, da Nvidia Samsungs größter HP Kunde ist. 5LPE und 4LPE könnten sich dagegen eher an Mobile, also Qualcomm richten. Merkwürdig ist allerdings, dass 5LPP und 4 LPE beides im Januar fertig gewesen sein sollen und wahrscheinlich jetzt in Risk Production sind. Wozu 2 so ähnliche Nodes?

HOT

2021-05-24, 17:25:24

AffenJack

2021-05-24, 17:58:51

Aber dann ist 4 LPP ja eben nicht einfach nur ein bisschen verändert, wenn hier 7 LPP nicht als Basis dient. Sieht für mich eher nach einem Zwischenschritt und echtem N5-Konkurrenten aus.
Ich glaube auch, dass Samsung hier viel unnötiges Marketing um seine Prozesse gemacht hat. MMn wird 3GAE eh nicht vor 2024 Produkte ausspucken und mMn war das auch Samsung die ganze Zeit klar. Vielleicht hat man sich einfach nicht zugetraut, dass man einen echten N5-Konkurrenten auf die Beine zu stellen und es jetzt aber doch gepackt.

AFAIK hatte 4 LPE auch 7 LPP-Gene. Dass der jetzt doch wieder da ist und 5 LPP heißt ist für mich total plausibel.

4LPE soll sich laut Wikichip vor allem im M1 und M3 Pitch von 7nm unterscheiden. Das Zellendesign soll dagegen sehr ähnlich zu 7nm sein und deshalb kaum höherere Transistordichten erlauben.

Könnte bitte wer erklären, was für Vorteile man durch eine deutliche Verkleinerung der M1/M3 Pitches hat, wenn der Rest fast gleich ist?

Badesalz

2021-05-24, 19:00:25

Wie die das nennen ist doch eig. völlig wurscht. Sieht danach aus, als würde 3nm nicht rechtzeitig fertig werden und man noch irgend etwas dazwischen schiebt.Von Roadmpas diesbezüglich sollte man sich langsam eh verabschieden.

smalM

2021-05-24, 19:12:00

Könnte bitte wer erklären, was für Vorteile man durch eine deutliche Verkleinerung der M1/M3 Pitches hat, wenn der Rest fast gleich ist?
Man kann eventuell einen kleineren min. Metal Pitch auf die Marketingfolie schreiben? ;)
Im Ernst, keine Ahnung. Paßt vielleicht besser zum Fin Pitch und bringt deshalb Vorteile bei den Contacts?

Skysnake

2021-05-25, 00:17:28

4LPE soll sich laut Wikichip vor allem im M1 und M3 Pitch von 7nm unterscheiden. Das Zellendesign soll dagegen sehr ähnlich zu 7nm sein und deshalb kaum höherere Transistordichten erlauben.

Könnte bitte wer erklären, was für Vorteile man durch eine deutliche Verkleinerung der M1/M3 Pitches hat, wenn der Rest fast gleich ist?
Man reduziert die Routing congestion. Am Ende hat man öfters den Fall, das M1 usw einfach voll sind und man daher weiter hoch muss, was dort aber das Routing erschwert und sie Load erhöht. Zudem muss man dann auch wieder via hin packen, was Probleme mit dem Routing erzeugt und wo man sich fragen muss ob man Single oder dual via macht.

Sprich kommt halt wie immer drauf an, ob es was bringt, es kann aber komplette Designs deutlich vereinfachen und damit auch verkleinern. Also reale Designs, und nicht irgendwelchen Testpattern Schrott

Sunrise

2021-05-27, 17:52:53

smalM

2021-05-28, 12:13:26

Globalfoundries: Börsengang für 30 Milliarden US-Dollar angestrebt

Im Original (https://www.bloomberg.com/news/articles/2021-05-26/globalfoundries-is-said-to-tap-morgan-stanley-for-jumbo-ipo) steht, es könnte sich durch den Börsengang eine Bewertung von 30 Mrd.$ ergeben. Wie groß das Volumen des IPO sein soll, steht da nirgens, das hat CB dazuerfunden. Die Lesekompetenz im Englischen ist bei denen nicht immer die Beste...

Complicated

2021-05-28, 22:55:52

Der mögliche IPO wird mit 30 Mrd. beziffert in er Original Quelle:
GlobalFoundries is working with Morgan Stanley on an initial public offering that could value the chipmaker at about $30 billion, according to a person familiar with the matter.

smalM

2021-05-28, 23:04:34

Schön, daß Du den Text so nett fett gemacht hast. Hier meine Version:
"GlobalFoundries is working with Morgan Stanley on an initial public offering that could value the chipmaker at about $30 billion, according to a person familiar with the matter."

Da steht nichts davon, daß Aktien für 30 Mrd.$ an die Börse gebracht werden sollen.
Wenn der IPO bspw. ein Volumen von 10% der Aktien umfaßt und nur dieser Anteil an der Börse mit 3 Mrd.$ bewertet wird, wird die ganze Firma mit 30 Mrd.$ bewertet.
Ist es jetzt verständlicher?
Es gibt keinerlei Angabe, wieviele Aktienanteile am IPO beteiligt sein werden.

Complicated

2021-05-28, 23:12:10

Das Unternehmen könnte für 30 Mrd. IPO an die Börse kommen. Das wird meist kurz vor IPO erst genau festgelegt, daher ist ein konjunktiv hier auch zwingend. Du schreibst da steht nichts von IPO - das ist falsch.
"Beteilgte Aktienanteile" am IPO - was soll das denn bitte sein? Wie viele Anteile und wie hoch der Anteilswert, spielt zu diesem Zeitpunkt überhaupt keine Rolle.
Solange nichts anderes verkündet wird, wird eben vom IPO des gesamten Unternehmens ausgegangen, um eben solche Diskussionen, die du gerade eröffnest zu vermeiden.

Auch der Aktienanteil der nicht rausgegeben wird von den Eigentümern, ist Teil des IPO, da das gesamte Unternehmen zunächst einmal in Aktien bewertet wird.

smalM

2021-05-29, 00:34:16

Solange nichts anderes verkündet wird, wird eben vom IPO des gesamten Unternehmens ausgegangen, um eben solche Diskussionen, die du gerade eröffnest zu vermeiden.
Solange nichts anderes verkündet wird, ist der Umfang des IPO schlicht unbekannt, nichts anderes.

Und das Volumen des IPO ist einfach festgelegter Aktienpreis mal der Anzahl der angebotenen bzw. verkauften Aktien. Dabei ist es egal, ob die angebotenen Aktien 1% oder 100% aller Aktien entsprechen.
Die Bewertung der Firma erfolgt mit dem Ende des ersten Handelstages, ist dabei unabhängig vom Anteil der Aktien, die beim IPO auf den Markt kamen und bezieht sich immer auf die gesamte Firma.

Aramco brachte 2019 beim IPO 3 Mrd. Aktien auf den Markt, das IPO-Volumen betrug 25,6 Mrd.$, die Erstbewertung war 1880 Mrd.$. Zu keinem Zeitpunkt hat irgend jemand angenommen, beim IPO würde mehr als ein kleiner Bruchteil der Firmenanteile angeboten werden.

Zossel

2021-05-29, 09:14:04

Solange nichts anderes verkündet wird, ist der Umfang des IPO schlicht unbekannt, nichts anderes.

Und selbst wenn es Zahlen geben wird sind diese Zahlen auch nichts anderes als Phantasie-"Werte".

Seit mehreren Jahrzehnten höre ich mittlerweile dieses undifferenzierte Geblubber vom Markt als ultimative Metrik und Lösung für alles, und fast genauso lange vermisse ich die versprochenen realen Lösungen, es gibt eigentlich im wesentlichen nur weiteren glitzernden Tinnef.

smalM

2021-06-01, 23:16:34

TSMC Manufacturing Update: N6 to Match N7 Output by EOY, N5 Ramping Faster, Better Yields Than N7 (https://www.anandtech.com/show/16732/tsmc-manufacturing-update)
"Stay tuned as we write up more on N3, N2 and more."

Und:
"TSMC confirmed that's they've had an in-house EUV pellicle all along, contrary to many industry commenters saying that they've not used any till now. This might explain their utter yield dominance over Samsung."

Update 1:
TSMC soll die Ausweitung von Fab18 auf 8 Phasen planen.
Neu wäre Phase 4 für N5, die bisherigen Phasen 4-6 für N3 würden zu 5-7 und bekämen noch Nummer 8 dazu. [Seltsam, TSMC nummeriert seine Phasen nach der Baureihenfolge, nicht nach den darin produzierten Nodes]
(via wccftech (TSMC Shares Major EUV Chipmaking Lead and Plans For 2nm Production Plant))
Hmm, auf dem Gelände nördlich an die Fab 18 (https://maps.google.de/maps?ll=23.118056,120.2625&z=17&t=h&q=23.118056,120.2625) anschließend, wo bisher nur Bauschutt und Erdaushub gelagert wird, wäre genau Platz für 2 Phasen.

Update 2:
Reuters: TSMC says has begun construction at its Arizona chip factory site (https://www.reuters.com/technology/tsmc-says-construction-has-started-arizona-chip-factory-2021-06-01/)

HOT

2021-06-03, 08:23:42

https://www.computerbase.de/2021-06/tsmc-technology-symposium-feuer-aus-allen-rohren-n3-n4-n5hpc-n6-n7hpc-und-mehr/

Jetzt gehts ab bei TSMC:

HPC Prozesse für N7, N5 und N3.

Für AMD stelle ich mir da Fragen:
Warhol N7HPC und gecancelt? AMD dürfte diese Pläne ja schon seit Jahren kennen, N7HPC soll zügig verfügbar sein, das geht ja nur mit jahrelanger Vorarbeit seitens TSMC. Zen4 N5HPC und deshalb so lange verzögert?

amdfanuwe

2021-06-03, 12:09:42

Jetzt gehts ab bei TSMC:

HPC Prozesse für N7, N5 und N3.

Für AMD stelle ich mir da Fragen:

Ich mir auch.
In wie weit ist AMD an den HPC Processen mitverantwortlich?
N7 HPC Ende des Jahres Massenproduktion,
AMD stacked Cache Ende des Jahres in Massenproduktion
ob es da einen Zusammenhang gibt?
Kann man sein N7 Design durch einen HPC compiler jagen und profitiert man dann schon vom HPC oder sind da Designänderungen nötig?
Ich meine, wenn ZEN3 durch HPC Prozess noch einiges an Performance gewinnen kann und dann noch den stacked Cache oben auf gibt das ein hübsches ++ für Milan.

Thunder99

2021-06-03, 12:10:37

Finde, das gehört auch hier rein. 3D Stack:
https://www.computerbase.de/2021-06/tsmc-3d-packaging-ist-das-naechste-grosse-ding/

AMDs Ankündigung ist da ja der erste Chip mit dem 3D Cache.

smalM

2021-06-03, 14:48:04

In wie weit ist AMD an den HPC Processen mitverantwortlich?
AMD ist der Entwicklungspartner für die HPC-Varianten der Prozesse, während Apple der Entwicklungspartner für neue Prozesse ist.

Und der dritte Artikel von CB (https://www.computerbase.de/2021-06/kapazitaetsausbau-ueberblick-zu-tsmcs-neuen-fabs-und-ausbaustufen/)

Fab 12A: Was im letzten Jahr noch als neues R&D-Center ausgewiesen wurde, wird jetzt als Phase 8 und 9 bezeichnet. Die Bauarbeiten sind bereits im Gange.
Fab 14: Phase 8 wird nun größer geplant.
Fab 18: Bekommt Phase 7 (N5) und Phase 8 (N3) dazu. Nördlich von P7 ist bereits eine weitere Phase eingezeichnet, an der Stelle befindet sich z.Z. noch eine Investitionsruine.
Update: Phase 4 ist äußerlich fast fertiggestellt, siehe hier, Bildmitte (https://scr3.golem.de/screenshots/2106/TSMC-Technology-Symposium-2021/TSMC-2021-23.png). Am rechten Bildrand: Dacin hat mit den Bauarbeiten an Phase 7 bereits begonnen!
Fab 20: Das ist die geplante Fab in 4 Phasen für N2, keine Änderung gegenüber letztem Jahr, außer daß sie nun eben Fab 20 heißt.
Fab 21: Das ist die Arizona Fab, mit Phase 1 in Bau. TSMC hat in diesem Gelände (https://www.gannett-cdn.com/presto/2020/12/09/PPHX/8ecdaa25-5b59-4898-8fc6-0fec93e4ece7-concept.jpg?width=2560) 4½ km² gekauft. Hier das offizielle Bild (https://scr3.golem.de/screenshots/2106/TSMC-Technology-Symposium-2021/TSMC-2021-26.png).